1.一種移位寄存器，包括：
上拉驅(qū)動電路，連接信號輸入端、第一電壓端和上拉節(jié)點，被配置以在信號輸入端的輸入信號處于有效輸入電平時，將第一電壓端的電壓信號輸出至上拉節(jié)點；
存儲電路，其第一端與上拉節(jié)點連接，其第二端與輸出端連接，被配置當?shù)谝浑妷憾说碾妷盒盘杺鬟f到上拉節(jié)點時，對存儲電路進行充電；
上拉電路，連接時鐘信號端、上拉節(jié)點和輸出端，被配置以在上拉節(jié)點處的上拉信號處于有效上拉電平時將時鐘信號端的時鐘信號輸出到輸出端；
復位電路，連接復位信號端、第二電壓端和上拉節(jié)點，被配置以在復位信號端的復位信號處于有效控制電平時將上拉節(jié)點的上拉信號下拉至第二電壓端的電壓信號；
驅(qū)動下拉電路，連接第二電壓端、第三電壓端、上拉節(jié)點和下拉節(jié)點，被配置為控制下拉電路是否進行操作；
下拉電路，連接第二電壓端、下拉節(jié)點、上拉節(jié)點和輸出端，被配置以在下拉節(jié)點處的下拉信號處于有效下拉電平時將所述輸出端和所述上拉節(jié)點下拉至所述第二電壓端的電壓信號；
干擾去除電路，連接幀起始信號端和控制信號端之一、下拉節(jié)點，被配置以在幀起始信號端輸出的幀起始信號或控制信號端輸出的控制信號處于有效控制電平時將有效幀起始信號或控制信號傳遞到下拉節(jié)點以對下拉節(jié)點進行充電。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其中，上拉驅(qū)動電路包括上拉驅(qū)動晶體管，上拉驅(qū)動晶體管的柵極與信號輸入端連接，上拉驅(qū)動晶體管的第一極與第一電壓端相連，上拉驅(qū)動晶體管的第二極與上拉節(jié)點連接。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其中，上拉電路包括輸出晶體管，輸出晶體管的柵極與上拉節(jié)點連接，輸出晶體管的第一極與時鐘信號端連接，輸出晶體管的第二極與輸出端連接。
4.根據(jù)權(quán)利要求3所述的移位寄存器，其中，復位電路包括：
復位晶體管，其柵極與復位信號端連接，第一極與上拉節(jié)點連接，第二極與第二電壓端連接。
5.根據(jù)權(quán)利要求4所述的移位寄存器，其中，驅(qū)動下拉電路包括：
第一驅(qū)動下拉晶體管，其柵極和第三驅(qū)動下拉晶體管的第二極連接，第一極與第三電壓端連接，第二極與下拉節(jié)點連接；
第二驅(qū)動下拉晶體管，其柵極與上拉節(jié)點連接，第一極與下拉節(jié)點連接，第二極與第二電壓端連接；
第三驅(qū)動下拉晶體管，其柵極和第一極與第三電壓端連接；
第四驅(qū)動下拉晶體管，其柵極與上拉節(jié)點連接，第一極與第三驅(qū)動下拉晶體管的第二極連接，第二極與第二電壓端連接。
6.根據(jù)權(quán)利要求5所述的移位寄存器，其中，下拉電路包括：
節(jié)點下拉晶體管，節(jié)點下拉晶體管的柵極與下拉節(jié)點連接，節(jié)點下拉晶體管的第一極與上拉節(jié)點連接，節(jié)點下拉晶體管的第二極與第二電壓端連接；以及
輸出下拉晶體管，輸出下拉晶體管的柵極與下拉節(jié)點連接，輸出下拉晶體管的第一極與輸出端連接，輸出下拉晶體管的第二極與第二電壓端連接。
7.根據(jù)權(quán)利要求6所述的移位寄存器，其中，干擾去除電路包括干擾去除晶體管，干擾去除晶體管的柵極和第一極都與幀起始信號端或控制信號端連接，干擾去除晶體管的第二極與下拉節(jié)點連接。
8.根據(jù)權(quán)利要求1-7中任一項所述的移位寄存器，其中，在移位寄存器的輸出信號出現(xiàn)異常后，新時序到來前，幀起始信號或控制信號為有效控制電平信號。
9.根據(jù)權(quán)利要求8所述的移位寄存器，其中，所述晶體管均為N型晶體管。
10.根據(jù)權(quán)利要求9所述的移位寄存器，其中，第二電壓端是低電壓端；第一電壓端和第三電壓端是高電壓端。
11.一種柵極驅(qū)動電路，包括N個級聯(lián)的如權(quán)利要求1-10的任意一項所述的移位寄存器，其中N為自然數(shù)，
其中，第一級移位寄存器的信號輸入端連接幀起始信號端，第一級移位寄存器的復位信號端連接下一級移位寄存器的輸出端，
最后一級移位寄存器的信號輸入端連接上一級移位寄存器的輸出端，最后一級移位寄存器的復位信號端連接幀起始信號端，
對于除了第一級移位寄存器和最后一級移位寄存器之外的其它移位寄存器，其信號輸入端連接上一級移位寄存器的輸出端，復位信號端連接下一級移位寄存器的輸出端，
在柵極驅(qū)動電路中，將幀起始信號或控制信號接入每一級移位寄存器。
12.如權(quán)利要求11所述的柵極驅(qū)動電路，其中，第n級移位寄存器的時鐘信號端接收第一時鐘信號，第n+1級移位寄存器的時鐘信號端接收第二時鐘信號，n為大于0小于N的整數(shù)。
13.如權(quán)利要求12所述的柵極驅(qū)動電路，其中，在移位寄存器的輸出信號出現(xiàn)異常后，新時序到來前，幀起始信號或控制信號為有效控制電平信號。
14.一種顯示裝置，包括如權(quán)利要求11-13的任意一個所述的柵極驅(qū)動電路。
15.一種移位寄存器的驅(qū)動方法，所述方法包括：
第一階段，上拉驅(qū)動電路在信號輸入端所輸入的信號的控制下，將第一電壓端的電壓信號輸出至上拉節(jié)點，并對存儲電路進行充電，使得上拉電路將時鐘信號端的時鐘信號輸出至輸出端；由于將第一電壓端的電壓信號輸出至上拉節(jié)點，使得驅(qū)動下拉電路將下拉節(jié)點下拉至第二電壓端的電壓信號，從而下拉電路截止；
在第二階段，在信號輸入端所輸入的信號的控制下，上拉驅(qū)動電路截止，上拉節(jié)點繼續(xù)保持第一電壓端的電壓信號；上拉電路保持導通狀態(tài)，時鐘信號通過上拉電路輸出至輸出端；上拉節(jié)點仍為第一電壓端的電壓信號，通過驅(qū)動下拉電路對下拉節(jié)點進行放電，從而下拉電路繼續(xù)保持截止；
在第三階段，在復位信號端輸入的復位信號的控制下，復位電路導通，以將上拉節(jié)點處的上拉信號下拉至第二電壓端的電壓信號；由于上拉節(jié)點處于第二電壓端的電壓信號，截止上拉電路；
在第四階段，驅(qū)動下拉電路在第三電壓端的電壓信號的控制下，將第三電壓端的電壓信號輸出至下拉節(jié)點；當下拉節(jié)點電平為第三電壓端的電壓信號時，導通下拉電路以將上拉節(jié)點和輸出端下拉至第二電壓端的電壓信號，對上拉節(jié)點及輸出端進行放噪；
在第五階段，當一幀結(jié)束時，下一幀到來之前，通過有效電平的幀起始信號或控制信號導通干擾去除電路以對下拉節(jié)點進行充電。
16.根據(jù)權(quán)利要求15所述的操作方法，其中，第二電壓端是低電壓端；第一電壓端和第三電壓端是高電壓端。