本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種像素電路及其驅(qū)動方法、顯示裝置。

背景技術(shù)：

CMOS(Complementary Metal-Oxide Semiconductor，互補性金屬氧化物半導(dǎo)體)圖像傳感器可以將純粹邏輯運算的功能轉(zhuǎn)變?yōu)榻邮胀饨绻饩€后轉(zhuǎn)變?yōu)殡娔懿鬟f出去。作為最常見的CMOS圖像傳感器的檢測電路，有源式像素傳感器(Active Pixel Sensor，簡稱APS)電路在感光器件光電轉(zhuǎn)換過程中，由于源極跟隨薄膜晶體管(Thin Film Transistor，TFT)自身工藝差異所導(dǎo)致的末端輸出電流不均一，源極跟隨薄膜晶體管的輸出電流會受到其自身的閾值電壓的影響，從而使得顯示畫面失真。

技術(shù)實現(xiàn)要素：

為解決上述問題，本發(fā)明提供一種像素電路及其驅(qū)動方法、顯示裝置，至少部分解決現(xiàn)有的源極跟隨薄膜晶體管的末端輸出電流不均一，導(dǎo)致顯示畫面失真的問題。

為此，本發(fā)明提供一種一種像素電路，包括感光器件、重置單元、充電單元、補償單元、讀取單元以及發(fā)光器件，所述感光器件的第一極接地，所述感光器件的第二極與所述充電單元連接，所述發(fā)光器件的第一極與所述讀取單元連接，所述發(fā)光器件的第二極接地；

所述重置單元分別與第一信號端、第一電壓端、第二信號端、第一節(jié)點、第二節(jié)點以及第三節(jié)點連接，用于根據(jù)所述第一信號端和所述第二信號端的輸入信號控制所述第一節(jié)點、所述第二節(jié)點以及所述第三節(jié)點的電位；

所述充電單元分別與所述第二信號端和所述第二節(jié)點連接，用于根據(jù)所述第二信號端的輸入信號控制所述第二節(jié)點的電位；

所述補償單元分別與所述第二節(jié)點、所述第一節(jié)點、第二電壓端、所述第三節(jié)點、第四節(jié)點、第三電壓端、第三信號端、第五節(jié)點以及第六節(jié)點連接，用于根據(jù)所述第三信號端的輸入信號和所述第二節(jié)點的電位控制所述第一節(jié)點和所述第三節(jié)點的電位；

所述讀取單元分別與所述第一電壓端、所述第四信號端、所述第四節(jié)點、所述第五節(jié)點、所述第六節(jié)點以及讀取端連接，用于根據(jù)所述第四信號端的輸入信號控制所述發(fā)光器件的第一極和所述讀取端的輸出信號。

可選的，所述重置單元包括第四晶體管、第一晶體管以及第七晶體管；

所述第四晶體管的柵極與所述第一信號端連接，所述第四晶體管的第一極與所述第一電壓端連接，所述第四晶體管的第二極與所述第二節(jié)點連接；

所述第一晶體管的柵極與所述第二信號端連接，所述第一晶體管的第一極接地，所述第一晶體管的第二極與所述第一節(jié)點連接；

所述第七晶體管的柵極與所述第二信號端連接，所述第七晶體管的第一極接地，所述第七晶體管的第二極與所述第三節(jié)點連接。

可選的，所述充電單元包括第五晶體管和第二電容；

所述第五晶體管的柵極與所述第二信號端連接，所述第五晶體管的第一極與所述感光器件的第二極連接，所述第五晶體管的第二極與所述第二節(jié)點連接；

所述第二電容的第一極與所述第二節(jié)點連接，所述第二電容的第二極接地。

可選的，所述補償單元包括第三晶體管、第二晶體管、第八晶體管、第九晶體管、第十一晶體管、第一電容以及第三電容；

所述第三晶體管的柵極與所述第一節(jié)點連接，所述第三晶體管的第一極與所述第二節(jié)點連接，所述第三晶體管的第二極與所述第六節(jié)點連接；

所述第二晶體管的柵極與所述第三信號端連接，所述第二晶體管的第一極與所述第一節(jié)點連接，所述第二晶體管的第二極與所述第六節(jié)點連接；

所述第八晶體管的柵極與所述第三信號端連接，所述第八晶體管的第一極與所述第三節(jié)點連接，所述第八晶體管的第二極與所述第五節(jié)點連接；

所述第九晶體管的柵極與所述第三節(jié)點連接，所述第九晶體管的第一極與所述第四節(jié)點連接，所述第九晶體管的第二極與所述第五節(jié)點連接；

所述第十一晶體管的柵極與所述第三信號端連接，所述第十一晶體管的第一極與所述第四節(jié)點連接，所述第十一晶體管的第二極與所述第三電壓端連接；

所述第一電容的第一極與所述第一節(jié)點連接，所述第一電容的第二極與所述第二電壓端連接；

所述第三電容的第一極與所述第二電壓端連接，所述第三電容的第二極與所述第三節(jié)點連接。

可選的，所述讀取單元包括第十晶體管、第十二晶體管以及第六晶體管；

所述第十晶體管的柵極與所述第四信號端連接，所述第十晶體管的第一極與所述第一電壓端連接，所述第十晶體管的第二極與所述第四節(jié)點連接；

所述第十二晶體管的柵極與所述第四信號端連接，所述第十二晶體管的第一極與所述第五節(jié)點連接，所述第十二晶體管的第二極與所述發(fā)光器件的第一極連接；

所述第六晶體管與所述第四信號端連接，所述第六晶體管的第一極與所述第六節(jié)點連接，所述第六晶體管的第二極與所述讀取端連接。

可選的，所述晶體管全部為N型晶體管或者P型晶體管。

可選的，所述感光器件包括光電二極管。

本發(fā)明還提供一種顯示裝置，包括任一所述的像素電路。

本發(fā)明還提供一種像素電路的驅(qū)動方法，所述像素電路包括任一所述的像素電路，所述第一電壓端為高電平，所述第二電壓端為公共電壓，所述第三電壓端為數(shù)據(jù)信號電壓；

所述像素電路的驅(qū)動方法包括：

第一階段，所述第一信號端的輸入信號為低電平，所述第二信號端的輸入信號為低電平，所述第三信號端的輸入信號為高電平，所述第四信號端的輸入信號為高電平；

第二階段，所述第一信號端的輸入信號為高電平，所述第二信號端的輸入信號為低電平，所述第三信號端的輸入信號為高電平，所述第四信號端的輸入信號為高電平；

第三階段，所述第一信號端的輸入信號為高電平，所述第二信號端的輸入信號為高電平，所述第三信號端的輸入信號為低電平，所述第四信號端的輸入信號為高電平；

第四階段，所述第一信號端的輸入信號為低電平，所述第二信號端的輸入信號為高電平，所述第三信號端的輸入信號為高電平，所述第四信號端的輸入信號為低電平。

本發(fā)明具有下述有益效果：

本發(fā)明提供的像素電路及其驅(qū)動方法、顯示裝置之中，像素電路包括感光器件、重置單元、充電單元、補償單元、讀取單元以及發(fā)光器件，重置單元用于根據(jù)第一信號端和第二信號端的輸入信號控制第一節(jié)點、第二節(jié)點以及第三節(jié)點的電位，充電單元用于根據(jù)第二信號端的輸入信號控制第二節(jié)點的電位，補償單元用于根據(jù)第三信號端的輸入信號和第二節(jié)點的電位控制第一節(jié)點和第三節(jié)點的電位，讀取單元用于根據(jù)第四信號端的輸入信號控制發(fā)光器件的第一極和讀取端的輸出信號。本發(fā)明提供的技術(shù)方案通過對有源像素傳感器電路的源極跟隨晶體管進行補償，解決了由于源極跟隨晶體管自身差異導(dǎo)致的輸出電流不均一的問題，使得輸出電流與所述源極跟隨晶體管的閾值電壓無關(guān)。另外，本發(fā)明提供的技術(shù)方案將補償電路和有源像素傳感器電路整合在一起，通過信號共用的方式，實現(xiàn)兩者的功能整合，不僅滿足硅基顯示功能，還具備環(huán)境監(jiān)測功能。

附圖說明

圖1為本發(fā)明實施例一提供的一種像素電路的結(jié)構(gòu)示意圖；

圖2為圖1所示像素電路的具體結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例三提供的一種像素電路的驅(qū)動方法的流程圖；

圖4為本發(fā)明實施例三提供的一種像素電路的工作時序圖；

圖5為實施例三中像素電路在第一階段的電流流向示意圖；

圖6為實施例三中像素電路在第二階段的電流流向示意圖；

圖7為實施例三中像素電路在第三階段的電流流向示意圖；

圖8為實施例三中像素電路在第四階段的電流流向示意圖。

具體實施方式

為使本領(lǐng)域的技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖對本發(fā)明提供的像素電路及其驅(qū)動方法、顯示裝置進行詳細(xì)描述。

實施例一

圖1為本發(fā)明實施例一提供的一種像素電路的結(jié)構(gòu)示意圖。如圖1所示，所述像素電路包括感光器件PD、重置單元101、充電單元102、補償單元103、讀取單元104以及發(fā)光器件OLED。所述感光器件PD的第一極接地，所述感光器件PD的第二極與所述充電單元102連接，所述發(fā)光器件OLED的第一極與所述讀取單元104連接，所述發(fā)光器件OLED的第二極接地。本實施例中，所述感光器件PD包括光電二極管，所述發(fā)光器件OLED為有機電致發(fā)光器件。

參見圖1，所述重置單元101分別與第一信號端Reset、第一電壓端Vdd、第二信號端Scan1、第一節(jié)點A1、第二節(jié)點A2以及第三節(jié)點A3連接，所述重置單元101用于根據(jù)所述第一信號端Reset和所述第二信號端Scan1的輸入信號控制所述第一節(jié)點A1、所述第二節(jié)點A2以及所述第三節(jié)點A3的電位。所述充電單元102分別與所述第二信號端Scan1和所述第二節(jié)點A2連接，所述充電單元102用于根據(jù)所述第二信號端Scan1的輸入信號控制所述第二節(jié)點A2的電位。所述補償單元103分別與所述第二節(jié)點A2、所述第一節(jié)點A1、第二電壓端Vcom、所述第三節(jié)點A3、第四節(jié)點A4、第三電壓端Vdata、第三信號端Scan2、第五節(jié)點A5以及第六節(jié)點A6連接，所述補償單元103用于根據(jù)所述第三信號端Scan2的輸入信號和所述第二節(jié)點A2的電位控制所述第一節(jié)點A1和所述第三節(jié)點A3的電位。所述讀取單元104分別與所述第一電壓端Vdd、所述第四信號端EM、所述第四節(jié)點A4、所述第五節(jié)點A5、所述第六節(jié)點A6以及讀取端ReadLine連接，所述讀取單元104用于根據(jù)所述第四信號端EM的輸入信號控制所述發(fā)光器件OLED的第一極和所述讀取端ReadLine的輸出信號。本實施例提供的技術(shù)方案通過對有源像素傳感器電路的源極跟隨晶體管進行補償，解決了由于源極跟隨晶體管自身差異導(dǎo)致的輸出電流不均一的問題，使得輸出電流與所述源極跟隨晶體管的閾值電壓無關(guān)。另外，本實施例提供的技術(shù)方案將補償電路和有源像素傳感器電路整合在一起，通過信號共用的方式，實現(xiàn)兩者的功能整合，不僅滿足硅基顯示功能，還具備環(huán)境監(jiān)測功能。

圖2為圖1所示像素電路的具體結(jié)構(gòu)示意圖。如圖2所示，所述重置單元101包括第四晶體管M4、第一晶體管M1以及第七晶體管N1。所述第四晶體管M4的柵極與所述第一信號端Reset連接，所述第四晶體管M4的第一極與所述第一電壓端Vdd連接，所述第四晶體管M4的第二極與所述第二節(jié)點A2連接。所述第一晶體管M1的柵極與所述第二信號端Scan1連接，所述第一晶體管M1的第一極接地，所述第一晶體管M1的第二極與所述第一節(jié)點A1連接。所述第七晶體管N1的柵極與所述第二信號端Scan1連接，所述第七晶體管N1的第一極接地，所述第七晶體管N1的第二極與所述第三節(jié)點A3連接。

參見圖2，所述充電單元102包括第五晶體管M5和第二電容C2。所述第五晶體管M5的柵極與所述第二信號端Scan1連接，所述第五晶體管M5的第一極與所述感光器件PD的第二極連接，所述第五晶體管M5的第二極與所述第二節(jié)點A2連接。所述第二電容C2的第一極與所述第二節(jié)點A2連接，所述第二電容C2的第二極接地。

參見圖2，所述補償單元103包括第三晶體管M3、第二晶體管M2、第八晶體管N2、第九晶體管N3、第十一晶體管N5、第一電容C1以及第三電容C3。所述第三晶體管M3的柵極與所述第一節(jié)點A1連接，所述第三晶體管M3的第一極與所述第二節(jié)點A2連接，所述第三晶體管M3的第二極與所述第六節(jié)點A6連接。所述第二晶體管M2的柵極與所述第三信號端Scan2連接，所述第二晶體管M2的第一極與所述第一節(jié)點A1連接，所述第二晶體管M2的第二極與所述第六節(jié)點A6連接。所述第八晶體管N2的柵極與所述第三信號端Scan2連接，所述第八晶體管N2的第一極與所述第三節(jié)點A3連接，所述第八晶體管N2的第二極與所述第五節(jié)點A5連接。所述第九晶體管N3的柵極與所述第三節(jié)點A3連接，所述第九晶體管N3的第一極與所述第四節(jié)點A4連接，所述第九晶體管N3的第二極與所述第五節(jié)點A5連接。所述第十一晶體管N5的柵極與所述第三信號端Scan2連接，所述第十一晶體管N5的第一極與所述第四節(jié)點A4連接，所述第十一晶體管N5的第二極與所述第三電壓端Vdata連接。所述第一電容C1的第一極與所述第一節(jié)點A1連接，所述第一電容C1的第二極與所述第二電壓端Vcom連接。所述第三電容C3的第一極與所述第二電壓端Vcom連接，所述第三電容C3的第二極與所述第三節(jié)點A3連接。

參見圖2，所述讀取單元104包括第十晶體管N4、第十二晶體管N6以及第六晶體管M6。所述第十晶體管N4的柵極與所述第四信號端EM連接，所述第十晶體管N4的第一極與所述第一電壓端Vdd連接，所述第十晶體管N4的第二極與所述第四節(jié)點A4連接。所述第十二晶體管N6的柵極與所述第四信號端EM連接，所述第十二晶體管N6的第一極與所述第五節(jié)點A5連接，所述第十二晶體管N6的第二極與所述發(fā)光器件OLED的第一極連接。所述第六晶體管M6與所述第四信號端EM連接，所述第六晶體管M6的第一極與所述第六節(jié)點A6連接，所述第六晶體管M6的第二極與所述讀取端ReadLine連接。

本實施例提供的像素電路之中，第一晶體管M1、第二晶體管M2、第四晶體管M4、第五晶體管M5、第六晶體管M6為開關(guān)晶體管(Switching TFT)，第三晶體管M3為源極跟隨晶體管。同樣的，第七晶體管N1、第八晶體管N2、第十晶體管N4、第十一晶體管N5、第十二晶體管N6為開關(guān)晶體管(Switching TFT)，第九晶體管N3為驅(qū)動晶體管(Driving TFT)。本實施例提供的技術(shù)方案通過對有源像素傳感器電路的源極跟隨晶體管進行補償，解決了由于源極跟隨晶體管自身差異導(dǎo)致的輸出電流不均一的問題，使得輸出電流與所述源極跟隨晶體管的閾值電壓無關(guān)。另外，本實施例提供的技術(shù)方案將補償電路和有源像素傳感器電路整合在一起，通過信號共用的方式，實現(xiàn)兩者的功能整合，不僅滿足硅基顯示功能，還具備環(huán)境監(jiān)測功能。

實施例二

本實施例提供一種顯示裝置，包括實施例一提供的像素電路，具體內(nèi)容可參照實施例一的描述，此處不再贅述。

本實施例提供的顯示裝置之中，像素電路包括感光器件、重置單元、充電單元、補償單元、讀取單元以及發(fā)光器件，重置單元用于根據(jù)第一信號端和第二信號端的輸入信號控制第一節(jié)點、第二節(jié)點以及第三節(jié)點的電位，充電單元用于根據(jù)第二信號端的輸入信號控制第二節(jié)點的電位，補償單元用于根據(jù)第三信號端的輸入信號和第二節(jié)點的電位控制第一節(jié)點和第三節(jié)點的電位，讀取單元用于根據(jù)第四信號端的輸入信號控制發(fā)光器件的第一極和讀取端的輸出信號。本實施例提供的技術(shù)方案通過對有源像素傳感器電路的源極跟隨晶體管進行補償，解決了由于源極跟隨晶體管自身差異導(dǎo)致的輸出電流不均一的問題，使得輸出電流與所述源極跟隨晶體管的閾值電壓無關(guān)。另外，本實施例提供的技術(shù)方案將補償電路和有源像素傳感器電路整合在一起，通過信號共用的方式，實現(xiàn)兩者的功能整合，不僅滿足硅基顯示功能，還具備環(huán)境監(jiān)測功能。

實施例三

圖3為本發(fā)明實施例三提供的一種像素電路的驅(qū)動方法的流程圖，圖4為本發(fā)明實施例三提供的一種像素電路的工作時序圖。如圖3和圖4所示，所述像素電路包括實施例一提供的像素電路，所述第一電壓端Vdd為高電平，所述第二電壓端Vcom為公共電壓，所述第三電壓端Vdata為數(shù)據(jù)信號電壓。

所述像素電路的驅(qū)動方法包括：

步驟1001、第一階段，所述第一信號端的輸入信號為低電平，所述第二信號端的輸入信號為低電平，所述第三信號端的輸入信號為高電平，所述第四信號端的輸入信號為高電平。

圖5為實施例三中像素電路在第一階段的電流流向示意圖。如圖5所示，第一階段為重置階段，圖中箭頭方向代表電流流向。在第一階段之中，所述第一信號端Reset的輸入信號為低電平，所述第二信號端Scan1的輸入信號為低電平，所述第三信號端Scan2的輸入信號為高電平，所述第四信號端EM的輸入信號為高電平。此時，第一晶體管M1、第四晶體管M4以及第五晶體管M5導(dǎo)通，其他晶體管斷開，此時第一節(jié)點A1重置接地，電勢為0V，第二節(jié)點A2的電勢為Vdd，第三節(jié)點A3的電勢重置為0V，同時將之前的電壓信號進行重置。

步驟1002、第二階段，所述第一信號端的輸入信號為高電平，所述第二信號端的輸入信號為低電平，所述第三信號端的輸入信號為高電平，所述第四信號端的輸入信號為高電平。

圖6為實施例三中像素電路在第二階段的電流流向示意圖。如圖6所示，第二階段為光感積累階段，感光器件PD上的箭頭代表光電反應(yīng)。在第二階段之中，所述第一信號端Reset的輸入信號為高電平，所述第二信號端Scan1的輸入信號為低電平，所述第三信號端Scan2的輸入信號為高電平，所述第四信號端EM的輸入信號為高電平。此時，只有第五晶體管M5導(dǎo)通，其他晶體管關(guān)閉，當(dāng)二極管PN結(jié)上有入射光照射時，光量子激發(fā)在PN結(jié)上產(chǎn)生電子空穴對，使得PN結(jié)電容上的電荷發(fā)生復(fù)合，從而將第二節(jié)點A2的電勢降為Vdata。本實施例將Vdata存儲在第二電容C2的兩端，從而為補償階段做好準(zhǔn)備。

步驟1003、第三階段，所述第一信號端的輸入信號為高電平，所述第二信號端的輸入信號為高電平，所述第三信號端的輸入信號為低電平，所述第四信號端的輸入信號為高電平。

圖7為實施例三中像素電路在第三階段的電流流向示意圖。如圖7所示，第三階段為補償階段，圖中箭頭方向代表電流流向。在第三階段之中，所述第一信號端Reset的輸入信號為高電平，所述第二信號端Scan1的輸入信號為高電平，所述第三信號端Scan2的輸入信號為低電平，所述第四信號端EM的輸入信號為高電平。此時，第二晶體管M2、第三晶體管M3、第五晶體管M5導(dǎo)通，第一晶體管M1、第四晶體管M4、第六晶體管M6斷開，由于之前第一節(jié)點A1接地電位為0V，因此源極跟隨晶體管M3打開，電流通過第五晶體管M5和第三晶體管M3流向第二晶體管M2，開始對第一節(jié)點A1進行充電，直到將第一節(jié)點A1充電至Vdata1-Vmth為止，第三晶體管M3的柵源兩極之間的電壓差為Vmth。充電完成之后，第一節(jié)點A1的電位將一直維持在Vdata1-Vmth。同理，本實施例按照既定的路徑對第九晶體管N3進行補償，使得第三節(jié)點A3的電位為Vdata2-Vnth，第九晶體管N3的柵源兩極之間的電壓差為Vnth。

步驟1004、第四階段，所述第一信號端的輸入信號為低電平，所述第二信號端的輸入信號為高電平，所述第三信號端的輸入信號為高電平，所述第四信號端的輸入信號為低電平。

圖8為實施例三中像素電路在第四階段的電流流向示意圖。如圖8所示，第四階段為采集信號階段，圖中箭頭方向代表電流流向。在第三階段之中，所述第一信號端Reset的輸入信號為低電平，所述第二信號端Scan1的輸入信號為高電平，所述第三信號端Scan2的輸入信號為高電平，所述第四信號端EM的輸入信號為低電平。此時，第三晶體管M3的源極接入電壓Vdd，第二節(jié)點A2的電位為Vdd，電流通過第四晶體管M4和第三晶體管M3流向第六晶體管M6，再由讀取端Readline輸出。由晶體管的飽和電流公式可以得到：

I＝K(Vgs-Vth)²＝K[Vdd-(Vdata1-Vmth)-Vmth]²＝K(Vdd-Vdata1)²

通過上述公式可以看出，此時的工作電流I已經(jīng)不受源極跟隨晶體管的閾值電壓Vth的影響，只與Vdd和Vdata1有關(guān)，其中Vdata1直接由二極管PN結(jié)的光照產(chǎn)生，從而徹底解決了源極跟隨晶體管由于工藝和操作造成閾值電壓Vth的漂移問題，保證了信號數(shù)據(jù)的準(zhǔn)確性。

同理可以得出發(fā)光電流I_oled＝K(Vdd-Vdata2)²，此時的發(fā)光電流I_oled已經(jīng)不受驅(qū)動晶體管N3的閾值電壓Vth的影響，只與Vdata2有關(guān)。從而徹底解決了驅(qū)動晶體管由于工藝和操作造成閾值電壓Vth的漂移問題，消除了閾值電壓Vth對發(fā)光電流I_oled的影響，保證了有機電致發(fā)光器件的正常工作。

本實施例提供的像素電路的驅(qū)動方法之中，像素電路包括感光器件、重置單元、充電單元、補償單元、讀取單元以及發(fā)光器件，重置單元用于根據(jù)第一信號端和第二信號端的輸入信號控制第一節(jié)點、第二節(jié)點以及第三節(jié)點的電位，充電單元用于根據(jù)第二信號端的輸入信號控制第二節(jié)點的電位，補償單元用于根據(jù)第三信號端的輸入信號和第二節(jié)點的電位控制第一節(jié)點和第三節(jié)點的電位，讀取單元用于根據(jù)第四信號端的輸入信號控制發(fā)光器件的第一極和讀取端的輸出信號。本實施例提供的技術(shù)方案通過對有源像素傳感器電路的源極跟隨晶體管進行補償，解決了由于源極跟隨晶體管自身差異導(dǎo)致的輸出電流不均一的問題，使得輸出電流與所述源極跟隨晶體管的閾值電壓無關(guān)。另外，本實施例提供的技術(shù)方案將補償電路和有源像素傳感器電路整合在一起，通過信號共用的方式，實現(xiàn)兩者的功能整合，不僅滿足硅基顯示功能，還具備環(huán)境監(jiān)測功能。

可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。