本發(fā)明涉及顯示驅(qū)動技術(shù)領(lǐng)域，尤其涉及一種移位寄存器電路、驅(qū)動方法、GOA(Gate On Array，陣列基板行驅(qū)動)電路和顯示裝置。

背景技術(shù)：

在現(xiàn)有技術(shù)中，柵極驅(qū)動芯片(Gate Driver IC)具有Xon(關(guān)機(jī)瞬間的柵線開啟)功能，Xon功能的實(shí)現(xiàn)方式為：在關(guān)機(jī)瞬間Xon信號被置于高電平，觸發(fā)柵極驅(qū)動芯片所有輸出通道同時輸出TFT(薄膜晶體管)開啟電壓，使所有行的TFT(薄膜晶體管)全部開啟，釋放像素電極上殘留的電荷。然而該技術(shù)存在一定問題，如關(guān)機(jī)瞬間所有電壓都處于下降階段，此時所有通道同時輸出開啟電壓(開啟電壓的電壓值一般與高電壓Vgh相同，約為27V)，會導(dǎo)致柵極驅(qū)動芯片驅(qū)動能力不足，不能使所有的柵線都打開，會存在線殘影等。并且，現(xiàn)有技術(shù)未在顯示面板關(guān)機(jī)時對柵極驅(qū)動電路包括的移位寄存器單元中的上拉節(jié)點(diǎn)的電位進(jìn)行復(fù)位，從而會導(dǎo)致關(guān)機(jī)后由于上拉節(jié)點(diǎn)的殘留電壓使得該被所述上拉節(jié)點(diǎn)控制的晶體管的特性漂移，從而會導(dǎo)致顯示不良發(fā)生。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于提供一種移位寄存器電路、驅(qū)動方法、GOA電路和顯示裝置，解決現(xiàn)有的柵極驅(qū)動芯片實(shí)現(xiàn)Xon功能時由于柵極驅(qū)動芯片的驅(qū)動能力不足不能使所有的柵線都打開，會存在線殘影等現(xiàn)象，并現(xiàn)有技術(shù)未在顯示面板關(guān)機(jī)時對移位寄存器電路包括的GOA子電路中的上拉節(jié)點(diǎn)的電位進(jìn)行復(fù)位，從而會導(dǎo)致關(guān)機(jī)后由于上拉節(jié)點(diǎn)的殘留電壓使得該被所述上拉節(jié)點(diǎn)控制的晶體管的特性漂移，從而會導(dǎo)致顯示不良發(fā)生的問題。

為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器電路，包括用于輸出柵極驅(qū)動信號的GOA子電路，所述GOA子電路的柵極驅(qū)動信號輸出端用于輸出柵極驅(qū)動信號，所述GOA子電路包括上拉節(jié)點(diǎn)，所述移位寄存器電路還包括關(guān)機(jī)控制單元；

所述關(guān)機(jī)控制單元分別與所述柵極驅(qū)動信號輸出端、所述上拉節(jié)點(diǎn)、開啟電壓輸出線和關(guān)閉電壓輸出線連接，用于當(dāng)接收到所述顯示面板的關(guān)機(jī)控制信號時，控制所述開啟電壓輸出線向所述柵極驅(qū)動信號輸出端施加開啟電壓，以使得與相應(yīng)行柵線連接的像素單元中的薄膜晶體管都導(dǎo)通，并控制所述上拉節(jié)點(diǎn)與所述關(guān)閉電壓輸出線連接；

所述關(guān)閉電壓輸出線為地線或負(fù)電壓輸出線。

實(shí)施時，所述關(guān)機(jī)控制單元包括：

輸出控制模塊，分別與所述柵極驅(qū)動信號輸出端和所述開啟電壓輸出線連接，用于當(dāng)接收到所述顯示面板的關(guān)機(jī)控制信號時，控制所述開啟電壓輸出線向所述柵極驅(qū)動信號輸出端施加開啟電壓。

實(shí)施時，所述關(guān)機(jī)控制單元還包括：

第一上拉節(jié)點(diǎn)控制模塊，分別與所述上拉節(jié)點(diǎn)和所述關(guān)閉電壓輸出線連接，用于當(dāng)接收到所述顯示面板的關(guān)機(jī)控制信號時，控制所述上拉節(jié)點(diǎn)與所述關(guān)閉電壓輸出線連接。

實(shí)施時，所述輸出控制模塊包括：輸出控制晶體管，柵極與用于輸出所述關(guān)機(jī)控制信號的關(guān)機(jī)控制信號輸出線連接，第一極與所述開啟電壓輸出線連接，第二極與所述柵極驅(qū)動信號輸出端連接；

所述第一上拉節(jié)點(diǎn)控制模塊包括：第一上拉節(jié)點(diǎn)控制晶體管，柵極與所述關(guān)機(jī)控制信號輸出線連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述關(guān)閉電壓輸出線連接。

實(shí)施時，所述GOA子電路包括：

第二上拉節(jié)點(diǎn)控制模塊，分別與輸入端、復(fù)位端、第一時鐘信號輸出端、下拉節(jié)點(diǎn)和所述上拉節(jié)點(diǎn)連接，用于在輸入端、復(fù)位端、第一時鐘信號輸出端、下拉節(jié)點(diǎn)和所述上拉節(jié)點(diǎn)的控制下控制所述上拉節(jié)點(diǎn)的電位；

充放電模塊，第一端與所述上拉節(jié)點(diǎn)連接，第二端與所述柵極驅(qū)動信號輸出端連接；

下拉節(jié)點(diǎn)控制模塊，分別與所述第一時鐘信號輸出端和所述上拉節(jié)點(diǎn)連接，用于在所述第一時鐘信號輸出端和所述上拉節(jié)點(diǎn)的控制下控制所述下拉節(jié)點(diǎn)的電位；以及，

輸出模塊，分別與所述柵極驅(qū)動信號輸出端、所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)、第一時鐘信號輸出端、第二時鐘信號輸出端和低電平輸出端連接，用于當(dāng)所述上拉節(jié)點(diǎn)的電位為第一電平時控制所述柵極驅(qū)動信號輸出端與所述第二時鐘信號輸出端連接，當(dāng)所述下拉節(jié)點(diǎn)的電位和/或所述第一時鐘信號輸出端輸出的第一時鐘信號為第一電平時控制柵極驅(qū)動信號輸出端與所述低電平輸出端連接。

實(shí)施時，所述GOA子電路還包括：

復(fù)位模塊，分別與所述復(fù)位端、所述柵極驅(qū)動信號輸出端和所述低電平輸出端連接，用于在所述復(fù)位端的控制下控制所述柵極驅(qū)動輸出端是否與所述低電平輸出端連接。

實(shí)施時，所述下拉節(jié)點(diǎn)控制模塊包括：

第一下拉節(jié)點(diǎn)控制晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與低電平輸出端連接；

第二下拉節(jié)點(diǎn)控制晶體管，柵極和第一極都與所述第一時鐘信號輸出端連接；

第三下拉節(jié)點(diǎn)控制晶體管，柵極與所述第二下拉節(jié)點(diǎn)控制晶體管的第二極連接，第二極與所述下拉節(jié)點(diǎn)連接；以及，

第四下拉節(jié)點(diǎn)控制晶體管，柵極所述上拉節(jié)點(diǎn)連接，第一極與所述第三下拉節(jié)點(diǎn)控制晶體管的柵極連接，第二極與所述低電平輸出端連接；

所述輸出模塊包括:

上拉晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第二時鐘信號輸出端連接，第二極與所述柵極驅(qū)動信號輸出端連接；

下拉晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述低電平輸出端連接；以及，

輸出晶體管，柵極與所述第一時鐘信號輸出端連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述低電平輸出端連接；

所述關(guān)機(jī)控制單元具體用于當(dāng)接收到所述關(guān)機(jī)控制信號時，控制所述上拉節(jié)點(diǎn)與所述關(guān)閉電壓輸出線連接，以使得所述第一下拉節(jié)點(diǎn)控制晶體管和所述上拉晶體管都關(guān)閉。

本發(fā)明還提供了一種移位寄存器電路的驅(qū)動方法，應(yīng)用于上述的移位寄存器電路，所述移位寄存器電路的驅(qū)動方法包括：

當(dāng)關(guān)機(jī)控制單元接收到顯示面板的關(guān)機(jī)控制信號時，所述關(guān)機(jī)控制單元控制開啟電壓輸出線向柵極驅(qū)動信號輸出端施加開啟電壓，以使得與相應(yīng)行柵線連接的像素單元中的薄膜晶體管都導(dǎo)通，并控制上拉節(jié)點(diǎn)與關(guān)閉電壓輸出線連接；

所述關(guān)閉電壓輸出線為地線或負(fù)電壓輸出線。

本發(fā)明還提供了一種GOA電路，包括多個級聯(lián)的上述的移位寄存器電路；

除了第一級移位寄存器電路之外，每一級移位寄存器電路包括的GOA子電路的輸入端都與相鄰上一級移位寄存器電路包括的GOA子電路的柵極驅(qū)動信號輸出端連接；

除了最后一級移位寄存器電路之外，每一級移位寄存器電路包括的GOA子電路的復(fù)位端都與相鄰下一級移位寄存器電路包括的GOA子電路的柵極驅(qū)動信號輸出端連接。

本發(fā)明還提供了一種顯示裝置，包括上述的GOA電路。

與現(xiàn)有技術(shù)相比，本發(fā)明所述的移位寄存器電路、驅(qū)動方法、GOA電路和顯示裝置，通過采用關(guān)機(jī)控制單元在顯示面板關(guān)機(jī)時控制所有的柵極驅(qū)動信號輸出端與開啟電壓輸出線連接，以使得與所述相應(yīng)行柵線連接的像素單元中的薄膜晶體管都導(dǎo)通，從而釋放像素電極上殘留的電荷，以消除關(guān)機(jī)殘影，由于本發(fā)明實(shí)施例所述的移位寄存器電路不是通過柵極驅(qū)動芯片(Gate Driver IC)來驅(qū)動所有柵線開啟，因此不存在由于柵極驅(qū)動芯片驅(qū)動能力不足，不能使所有的柵線都打開，會存在線殘影等的問題，并且本發(fā)明實(shí)施例所述的移位寄存器電路通過關(guān)機(jī)控制單元在顯示面板關(guān)機(jī)時控制上拉節(jié)點(diǎn)與關(guān)閉電壓輸出線連接，防止關(guān)機(jī)后上拉節(jié)點(diǎn)的殘留電壓使得該被所述上拉節(jié)點(diǎn)控制的晶體管的特性漂移，從而在一定程度上防止不良發(fā)生。

附圖說明

圖1是本發(fā)明實(shí)施例所述的移位寄存器電路的結(jié)構(gòu)圖；

圖2是本發(fā)明另一實(shí)施例所述的移位寄存器電路的結(jié)構(gòu)圖；

圖3是本發(fā)明又一實(shí)施例所述的移位寄存器電路的結(jié)構(gòu)圖；

圖4是本發(fā)明所述的移位寄存器電路的一具體實(shí)施例的電路圖；

圖5是圖4所示的移位寄存器電路的具體實(shí)施例在正常顯示時的工作時序圖；

圖6是圖4所示的移位寄存器電路的具體實(shí)施例在關(guān)機(jī)時的工作時序圖；

圖7是本發(fā)明實(shí)施例所述的GOA電路的結(jié)構(gòu)圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

如圖1所示，本發(fā)明實(shí)施例所述的移位寄存器電路，包括用于輸出柵極驅(qū)動信號的GOA子電路10，所述GOA子電路10的柵極驅(qū)動信號輸出端Output用于輸出柵極驅(qū)動信號，所述GOA子電路10包括上拉節(jié)點(diǎn)PU，所述移位寄存器電路還包括關(guān)機(jī)控制單元11；

所述關(guān)機(jī)控制單元11分別與所述柵極驅(qū)動信號輸出端Output、所述上拉節(jié)點(diǎn)PU、開啟電壓輸出線Von和關(guān)閉電壓輸出線Voff連接，用于當(dāng)接收到所述顯示面板的關(guān)機(jī)控制信號時，控制所述開啟電壓輸出線Von向所述柵極驅(qū)動信號輸出端Output連接，以使得與相應(yīng)行柵線連接的像素單元中的薄膜晶體管(圖1中未示出)都導(dǎo)通，并控制所述上拉節(jié)點(diǎn)PU與所述關(guān)閉電壓輸出線Voff連接；

所述關(guān)閉電壓輸出線Voff為地線或負(fù)電壓輸出線。

在實(shí)際操作時，所述柵極驅(qū)動信號輸出端Output與相應(yīng)行柵線連接，由于與所述相應(yīng)行柵線連接的像素單元中的薄膜晶體管一般為n型薄膜晶體管，因此Von輸出的開啟電壓為能夠控制所述薄膜晶體管都導(dǎo)通的高電平；

由于所述GOA子電路10包括的晶體管的類型一般也為n型，因此在具體實(shí)施時，所述關(guān)閉電壓輸出線可以為地線或負(fù)電壓輸出線，以防止關(guān)機(jī)后上拉節(jié)點(diǎn)PU的殘留電壓使得該被所述上拉節(jié)點(diǎn)PU控制的晶體管打開或存在特性漂移。

本發(fā)明實(shí)施例所述的移位寄存器電路通過采用關(guān)機(jī)控制單元11在顯示面板關(guān)機(jī)時控制開啟電壓輸出線Von向柵極驅(qū)動信號輸出端Output施加開啟電壓，以使得與所述相應(yīng)行柵線連接的像素單元中的薄膜晶體管都導(dǎo)通，從而釋放像素電極上殘留的電荷，以消除關(guān)機(jī)殘影，由于本發(fā)明實(shí)施例所述的移位寄存器電路不是通過柵極驅(qū)動芯片(Gate Driver IC)來驅(qū)動所有柵線開啟，因此不存在由于柵極驅(qū)動芯片驅(qū)動能力不足，不能使所有的柵線都打開，會存在線殘影等的問題，并且本發(fā)明實(shí)施例所述的移位寄存器電路通過關(guān)機(jī)控制單元11在顯示面板關(guān)機(jī)時控制上拉節(jié)點(diǎn)PU與關(guān)閉電壓輸出線Voff連接，以防止關(guān)機(jī)后上拉節(jié)點(diǎn)PU的殘留電壓使得該被所述上拉節(jié)點(diǎn)PU控制的晶體管打開或存在特性漂移，從而在一定程度上防止不良發(fā)生。

具體的，所述關(guān)機(jī)控制單元可以包括：

輸出控制模塊，分別與所述柵極驅(qū)動信號輸出端和所述開啟電壓輸出線連接，用于當(dāng)接收到所述顯示面板的關(guān)機(jī)控制信號時，控制所述開啟電壓輸出線向所述柵極驅(qū)動信號輸出端施加開啟電壓。

具體的，所述關(guān)機(jī)控制單元還可以包括：

第一上拉節(jié)點(diǎn)控制模塊，分別與所述上拉節(jié)點(diǎn)和所述關(guān)閉電壓輸出線連接，用于當(dāng)接收到所述顯示面板的關(guān)機(jī)控制信號時，控制所述上拉節(jié)點(diǎn)與所述關(guān)閉電壓輸出線連接。

根據(jù)一種具體實(shí)施方式，如圖2所示，所述關(guān)機(jī)控制單元11可以包括：

輸出控制模塊111，分別與所述柵極驅(qū)動信號輸出端Output和所述開啟電壓輸出線Von連接，用于當(dāng)接收到所述顯示面板的關(guān)機(jī)控制信號時，控制所述開啟電壓輸出線Von向所述柵極驅(qū)動信號輸出端Output施加開啟電壓；以及，

第一上拉節(jié)點(diǎn)控制模塊112，分別與所述上拉節(jié)點(diǎn)PU和所述關(guān)閉電壓輸出線Voff連接，用于當(dāng)接收到所述顯示面板的關(guān)機(jī)控制信號時，控制所述上拉節(jié)點(diǎn)PU與所述關(guān)閉電壓輸出線Voff連接。

所述關(guān)機(jī)控制單元11可以通過其包括的輸出控制模塊111、第一上拉節(jié)點(diǎn)控制模塊112，分別在關(guān)機(jī)時控制柵極驅(qū)動信號輸出端Output的電壓狀態(tài)、上拉節(jié)點(diǎn)PU的電壓狀態(tài)。

根據(jù)一種具體實(shí)施方式，所述輸出控制模塊包括：輸出控制晶體管，柵極與用于輸出所述關(guān)機(jī)控制信號的關(guān)機(jī)控制信號輸出線連接，第一極與所述開啟電壓輸出線連接，第二極與所述柵極驅(qū)動信號輸出端連接；

所述第一上拉節(jié)點(diǎn)控制模塊包括：第一上拉節(jié)點(diǎn)控制晶體管，柵極與所述關(guān)機(jī)控制信號輸出線連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述關(guān)閉電壓輸出線連接。

如圖3所示，所述輸出控制模塊111包括：輸出控制晶體管MOC，柵極與用于輸出所述關(guān)機(jī)控制信號的關(guān)機(jī)控制信號輸出線T1連接，源極與所述開啟電壓輸出線Von連接，漏極與所述柵極驅(qū)動信號輸出端Output連接；

所述第一上拉節(jié)點(diǎn)控制模塊包括112：第一上拉節(jié)點(diǎn)控制晶體管MUC，柵極與所述關(guān)機(jī)控制信號輸出線T1連接，源極與所述上拉節(jié)點(diǎn)PU連接，漏極與所述關(guān)閉電壓輸出線Voff連接。

在具體實(shí)施時，所述GOA子電路可以包括：

第二上拉節(jié)點(diǎn)控制模塊，分別與輸入端、復(fù)位端、第一時鐘信號輸出端、下拉節(jié)點(diǎn)和所述上拉節(jié)點(diǎn)連接，用于在輸入端、復(fù)位端、第一時鐘信號輸出端、下拉節(jié)點(diǎn)和所述上拉節(jié)點(diǎn)的控制下控制所述上拉節(jié)點(diǎn)的電位；

充放電模塊，第一端與所述上拉節(jié)點(diǎn)連接，第二端與所述柵極驅(qū)動信號輸出端連接；

下拉節(jié)點(diǎn)控制模塊，分別與所述第一時鐘信號輸出端和所述上拉節(jié)點(diǎn)連接，用于在所述第一時鐘信號輸出端和所述上拉節(jié)點(diǎn)的控制下控制所述下拉節(jié)點(diǎn)的電位；以及，

輸出模塊，分別與所述柵極驅(qū)動信號輸出端、所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)、第一時鐘信號輸出端、第二時鐘信號輸出端和低電平輸出端連接，用于當(dāng)所述上拉節(jié)點(diǎn)的電位為第一電平時控制所述柵極驅(qū)動信號輸出端與所述第二時鐘信號輸出端連接，當(dāng)所述下拉節(jié)點(diǎn)的電位和/或所述第一時鐘信號輸出端輸出的第一時鐘信號為第一電平時控制柵極驅(qū)動信號輸出端與所述低電平輸出端連接。

具體的，本發(fā)明實(shí)施例所述的移位寄存器電路，所述GOA子電路還包括：

復(fù)位模塊，分別與所述復(fù)位端、所述柵極驅(qū)動信號輸出端和所述低電平輸出端連接，用于在所述復(fù)位端的控制下控制所述柵極驅(qū)動輸出端是否與所述低電平輸出端連接。

具體的，所述下拉節(jié)點(diǎn)控制模塊可以包括：

第一下拉節(jié)點(diǎn)控制晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與低電平輸出端連接；

第二下拉節(jié)點(diǎn)控制晶體管，柵極和第一極都與所述第一時鐘信號輸出端連接；

第三下拉節(jié)點(diǎn)控制晶體管，柵極與所述第二下拉節(jié)點(diǎn)控制晶體管的第二極連接，第二極與所述下拉節(jié)點(diǎn)連接；以及，

第四下拉節(jié)點(diǎn)控制晶體管，柵極所述上拉節(jié)點(diǎn)連接，第一極與所述第三下拉節(jié)點(diǎn)控制晶體管的柵極連接，第二極與所述低電平輸出端連接；

所述輸出模塊包括:

上拉晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第二時鐘信號輸出端連接，第二極與所述柵極驅(qū)動信號輸出端連接；

下拉晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述低電平輸出端連接；以及，

輸出晶體管，柵極與所述第一時鐘信號輸出端連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極與所述低電平輸出端連接；

所述關(guān)機(jī)控制單元具體用于當(dāng)接收到所述關(guān)機(jī)控制信號時，控制所述上拉節(jié)點(diǎn)與所述關(guān)閉電壓輸出線連接，以使得所述第一下拉節(jié)點(diǎn)控制晶體管和所述上拉晶體管都關(guān)閉。

在接收到關(guān)機(jī)控制信號時，關(guān)機(jī)控制單元控制將上拉節(jié)點(diǎn)的電位拉低，從而使得所述上拉晶體管和所述第一下拉控制晶體管都關(guān)閉。

下面通過一具體實(shí)施例來說明本發(fā)明所述的移位寄存器電路。

相對于傳統(tǒng)的移位寄存器電路，本實(shí)施例所述的GOA子電路的外圍控制線增加了關(guān)機(jī)控制信號輸出線T1和開啟電壓輸出線Von；

以GOA電路包括的第N級移位寄存器電路(N為奇數(shù))驅(qū)動單元為例，其電路圖如圖4所示，所述移位寄存器電路的一具體實(shí)施例包括14個TFT(Thin Film Transistor，薄膜晶體管)、1個電容、2個時鐘信號(第一時鐘信號CLK1和第二時鐘信號CLK2)、開啟電壓輸出線Von、關(guān)機(jī)控制信號輸出線T1(用于控制消除關(guān)機(jī)殘影)、輸入端INPUT，低電平輸出線VSS、復(fù)位端RESET以及柵極驅(qū)動信號輸出端Output；VSS輸出直流低電平信號，CLK1與CLK2為周期相同、幅值不同的時鐘信號(交替控制移位寄存器電路)，CLK1與CLK2反相，這里需要說明的是，第N+1級移位寄存器電路(N為奇數(shù))為偶數(shù)級移位寄存器電路，相比于第N級移位寄存器電路，結(jié)構(gòu)上CLK1與CLK2位置互換，其余基本結(jié)構(gòu)相同，這里不多做介紹。

在圖4中，標(biāo)號為PU的為上拉節(jié)點(diǎn)，標(biāo)號為PD的為下拉節(jié)點(diǎn)，標(biāo)號為PD_CN的為下拉控制節(jié)點(diǎn)。

在圖4中，關(guān)閉電壓輸出線采用低電平輸出線VSS，也即關(guān)閉電壓為低電平，所述低電平可以為地電平，也可以為負(fù)電壓。

在圖4所示的具體實(shí)施例中，M15為輸出控制晶體管，M14為第一上拉節(jié)點(diǎn)控制晶體管，M6為第一下拉節(jié)點(diǎn)控制晶體管，M9為第二下拉節(jié)點(diǎn)控制晶體管，M5為第三下拉節(jié)點(diǎn)控制晶體管，M8為第四下拉節(jié)點(diǎn)控制晶體管，M3為上拉晶體管，M11為下拉晶體管，M12為輸出晶體管；

第二上拉節(jié)點(diǎn)控制模塊包括輸入晶體管M1、復(fù)位晶體管M2、第二上拉節(jié)點(diǎn)控制晶體管M13、第三上拉節(jié)點(diǎn)控制晶體管M10；

復(fù)位模塊包括輸出復(fù)位晶體管M4；充放電模塊包括存儲電容C1。

在圖4中，所有的晶體管都為n型晶體管，當(dāng)?shù)谝粯O為源極時，第二極為漏極；當(dāng)?shù)谝粯O為漏極時，第二極為源極。

以第N級移位寄存器電路(N為奇數(shù))為例進(jìn)行正常顯示時序說明。當(dāng)液晶面板正常顯示時，第N級移位寄存器電路的工作時序如圖5所示。此時，T1輸出低電平，M14和M15都關(guān)閉，由INPUT輸入的輸入信號將M3打開，將第二時鐘信號CLK2輸入Output，產(chǎn)生輸出的柵極驅(qū)動信號。當(dāng)RESET輸出的復(fù)位信號輸入后，M1關(guān)閉，M2開啟，PU與VSS相連，PU的電位被拉至低電平，M3關(guān)閉。此時第一時鐘信號CLK1為高電平信號，M9開啟，下拉控制節(jié)點(diǎn)PD_CN的電位被置于高電平，M5開啟，PD的電位升到高電平，M11開啟，Output被VSS輸出的低電平信號置于低電平。以此類推，第N級移位寄存器電路、第N+1級移位寄存器電路、第N+2級移位寄存器電路……依次產(chǎn)生相應(yīng)的柵極驅(qū)動信號，對液晶面板進(jìn)行驅(qū)動，完成液晶面板的正常顯示。

同樣以第N級移位寄存器電路(N為奇數(shù))為例進(jìn)行關(guān)機(jī)瞬間時序說明。在液晶面板關(guān)機(jī)瞬間，第N級移位寄存器電路的工作時序如圖6所示。在關(guān)機(jī)瞬間T1輸出高電平信號，此時M14和M15都打開，PU的電位被VSS拉低，被置于低電平，M3關(guān)閉，此時Output輸出的柵極驅(qū)動信號變?yōu)閂on輸出的開啟電壓(Von輸出的開啟電壓的電壓值一般與高電壓Vgh相同，約為27V)，與相應(yīng)的柵線連接的薄膜晶體管(該薄膜晶體管為位于像素單元內(nèi)的薄膜晶體管)打開，釋放像素電極中的電荷，達(dá)到消除關(guān)機(jī)殘影的效果。以此類推，第N級移位寄存器電路、第N+1級移位寄存器電路、第N+2級移位寄存器電路……分別產(chǎn)生相應(yīng)的柵極驅(qū)動信號，液晶面板上的AA區(qū)(Active Area，有效顯示區(qū))中的與所有柵線連接的薄膜晶體管都打開，同時釋放像素電極中的電荷，達(dá)到對整個顯示面板消除關(guān)機(jī)殘影的效果。這里需要說明的是，在關(guān)機(jī)瞬間，在T1輸出的信號的控制下，M15打開，通過VSS將PU的電位拉低，不僅將M3關(guān)閉，Output輸出開啟電壓，還有一個重要作用就是在關(guān)機(jī)瞬間將PU的電位拉低，防止關(guān)機(jī)后PU的殘留電壓對移位寄存器電路內(nèi)M3、M6等TFT特性的影響。如果不對PU進(jìn)行放電，M3和M6可能被誤打開，并且M3的TFT特性和M6的TFT特性會相應(yīng)漂移，造成不良顯示，影響液晶面板的品質(zhì)。

本發(fā)明實(shí)施例所述的移位寄存器電路的驅(qū)動方法，應(yīng)用于上述的移位寄存器電路，所述移位寄存器電路的驅(qū)動方法包括：

當(dāng)關(guān)機(jī)控制單元接收到顯示面板的關(guān)機(jī)控制信號時，所述關(guān)機(jī)控制單元控制開啟電壓輸出線向柵極驅(qū)動信號輸出端施加開啟電壓，以使得與相應(yīng)行柵線連接的像素單元中的薄膜晶體管都導(dǎo)通，并控制上拉節(jié)點(diǎn)與關(guān)閉電壓輸出線連接；

所述關(guān)閉電壓輸出線為地線或負(fù)電壓輸出線。

本發(fā)明實(shí)施例所述的GOA電路包括多個級聯(lián)的上述的移位寄存器電路。

在本發(fā)明實(shí)施例所述的GOA電路中，除了第一級移位寄存器電路之外，每一級移位寄存器電路包括的GOA子電路的輸入端都與相鄰上一級移位寄存器電路包括的GOA子電路的柵極驅(qū)動信號輸出端連接；

除了最后一級移位寄存器電路之外，每一級移位寄存器電路包括的GOA子電路的復(fù)位端都與相鄰下一級移位寄存器電路包括的GOA子電路的柵極驅(qū)動信號輸出端連接。

在圖7中，S1標(biāo)示第一級移位寄存器電路，S2標(biāo)示第二移位寄存器電路，S3標(biāo)示第三移位寄存器電路，S4標(biāo)示第四移位寄存器電路，VSS為低電平輸出線，CLK1為第一時鐘信號，CLK2為第二時鐘信號,T1為關(guān)機(jī)控制信號輸出線，Von為開啟電壓輸出線；

S1的輸入端INPUT接入起始信號STV；

G1標(biāo)示第一級移位寄存器電路S1的柵極驅(qū)動信號輸出端；

S1的復(fù)位端與S2的柵極驅(qū)動信號輸出端G2連接；

G1與S2的輸入端連接；

G2與S3的輸入端連接；S2的復(fù)位端與S3的柵極驅(qū)動信號輸出端G3連接；

G3與S4的輸入端連接，G4與S3的復(fù)位端連接。

本發(fā)明實(shí)施例所述的顯示裝置包括上述的GOA電路。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。