本發(fā)明涉及集成柵極驅(qū)動(dòng)電路領(lǐng)域，特別涉及到一種實(shí)現(xiàn)GOA超窄邊框的柵極驅(qū)動(dòng)電路。

背景技術(shù)：

Gate Driver On Array，簡(jiǎn)稱(chēng)GOA，也就是利用現(xiàn)有薄膜晶體管液晶顯示器Array制程將Gate行掃描驅(qū)動(dòng)信號(hào)電路制作在Array基板上，實(shí)現(xiàn)對(duì)Gate逐行掃描的驅(qū)動(dòng)方式的一項(xiàng)技術(shù)。隨著TFT性能的提升，GOA技術(shù)目前已經(jīng)普遍應(yīng)用于我們的面板中，GOA技術(shù)具有很多的優(yōu)點(diǎn)，可以節(jié)省Gate IC，提升客戶(hù)良率等。通過(guò)GOA電路實(shí)現(xiàn)GN信號(hào)的逐級(jí)下傳，在電路中一般需要GN的下幾級(jí)對(duì)電路進(jìn)行回拉。

專(zhuān)利CN104064158B中采用Dummy電路對(duì)AA區(qū)最后幾級(jí)電路進(jìn)行回拉第N級(jí)柵極信號(hào)點(diǎn)Q(N)，這樣就需要空間放置Dummy電路。存在GOA邊框較寬，在訊號(hào)設(shè)置方面也有一定的限制。因此，提供一種能夠?qū)崿F(xiàn)GOA超窄邊框的柵極驅(qū)動(dòng)電路就很有必要。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問(wèn)題是現(xiàn)有技術(shù)中Dummy電路空間較大，不能夠?qū)崿F(xiàn)超窄邊框的GOA，并且限制訊號(hào)設(shè)置的技術(shù)問(wèn)題。本發(fā)明提供一種節(jié)省了設(shè)計(jì)空間，Panel邊框可以做到更小，且對(duì)Timming信號(hào)的設(shè)計(jì)限制也更少的傷及驅(qū)動(dòng)電路。

為解決上述問(wèn)題，本發(fā)明采用的技術(shù)方案如下：

本發(fā)明提供了一種實(shí)現(xiàn)GOA超窄邊框的柵極驅(qū)動(dòng)電路，包括級(jí)連的N個(gè)GOA單元，第N級(jí)GOA單元控制對(duì)顯示區(qū)域第N級(jí)水平掃描線(xiàn)(G(N))充電，2a個(gè)時(shí)鐘信號(hào)，下拉維持模塊，自舉電容模塊(C)以及將時(shí)鐘信號(hào)(CK)輸出為柵極信號(hào)的上拉模塊(T21)；

所述下拉維持模塊輸入直流電壓(VSS)；

所述上拉模塊(T21)、自舉電容模塊下拉維持模塊分別與第N級(jí)柵極信號(hào)點(diǎn)(Q(N))和該第N級(jí)水平掃描線(xiàn)(G(N))電性連接；

所述N個(gè)GOA單元中第N-2a級(jí)-第N級(jí)GOA單元包括控制所述上拉模塊打開(kāi)時(shí)間的上拉控制模塊(T11)以及回拉控制模塊(T71)；

所述上拉控制模塊與第N-a級(jí)水平掃描線(xiàn)(G(N-a))電性連接；

所述回拉控制模塊(T71)柵極連接高頻時(shí)鐘信號(hào)(CK(N-a+X))，源極電性連接第N級(jí)柵極信號(hào)點(diǎn)(Q(N))，漏極電性連接第N-a+X級(jí)水平掃描線(xiàn)(G(N-a+X))，用于回拉第N級(jí)柵極信號(hào)點(diǎn)(Q(N))；

其中a為自然數(shù)，X為小于a的自然數(shù)。

進(jìn)一步地，所述回拉控制模塊(T71)柵極連接高頻時(shí)鐘信號(hào)(CK(N-a+1))，源極電性連接第N級(jí)柵極信號(hào)點(diǎn)(Q(N))，漏極電性連接第N-a+1級(jí)水平掃描線(xiàn)(G(N-a+1))，用于回拉第N級(jí)柵極信號(hào)點(diǎn)(Q(N))；

其中a為自然數(shù)。

進(jìn)一步地，所述下拉維持模塊通過(guò)第N級(jí)柵極信號(hào)點(diǎn)(Q(N))與所述回拉控制模塊(T71)源極連接，由鏡像連接的第一下拉維持模塊與第二下拉維持模塊交替工作構(gòu)成，用于將第N級(jí)水平掃描線(xiàn)(G(N))輸出信號(hào)和上拉電路的第N級(jí)柵極信號(hào)點(diǎn)(Q(N))保持在負(fù)電位；

所述第一下拉維持模塊連接第一低頻時(shí)鐘信號(hào)(LC1)，第二下拉維持模塊連接第二低頻時(shí)鐘信號(hào)(LC2)；

進(jìn)一步地，所述第一低頻時(shí)鐘信號(hào)(LC1)與第二低頻時(shí)鐘信號(hào)(LC2)是兩個(gè)相位完全相反的低頻信號(hào)源。

進(jìn)一步地，所述第一下拉維持模塊與所述回拉控制模塊(T71)連接，所述第一下拉維持模塊包括：第五二晶體管(T52)；與第五二晶體管(T52)的柵極連接的第五四晶體管(T54)；與第五二晶體管(T52)漏極連接的第五一晶體管(T51)源極及第五三晶體管(T53)柵極，所述第五一晶體管(T51)柵極、漏極及第五三晶體管(T53)的漏極相連于第一低頻時(shí)鐘信號(hào)(LC1)；與第五二晶體管(T52)柵極連接的第五四晶體管(T54)的柵極；與第五三晶體管(T53)源極及第五四晶體管(T54)漏極同時(shí)連接的第三二晶體管(T32)柵極；與第三二晶體管(T32)柵極連接的第四二晶體管(T42)柵極；所述第四二晶體管(T42)漏極通過(guò)第N級(jí)柵極信號(hào)點(diǎn)(Q(N))與所述回拉控制模塊(T71)源極連接。

進(jìn)一步地，所述第二下拉維持模塊與所述回拉控制模塊(T71)連接，所述第二下拉維持模塊包括：第六二晶體管(T62)，與第六二晶體管(T62)的柵極連接的第六四晶體管(T64)；與第六二晶體管(T62)漏極連接的第六一晶體管(T61)的源極及第六三晶體管(T63)的柵極，所述第六一晶體管(T61)的柵極、漏極及第六三晶體管(T63)的漏極相連于第二低頻時(shí)鐘信號(hào)(LC2)；第六二晶體管(T62)的柵極與第六四晶體管(T64)的柵極；與第六三晶體管(T63)的源極及第六四晶體管(T64)的漏極同時(shí)連接的第三三晶體管(T33)柵極；與第三三晶體管(T33)柵極連接的第四三晶體管(T43)柵極；所述第四三晶體管(T43)漏極通過(guò)第N級(jí)柵極信號(hào)點(diǎn)(Q(N))與所述回拉控制模塊(T71)源極連接。

進(jìn)一步地，所述N個(gè)GOA單元中，第1級(jí)-第N-2a+1級(jí)GOA單元還包括下拉模塊及下傳模塊(T22)；

所述下拉模塊電性連接第N級(jí)柵極信號(hào)點(diǎn)(Q(N))及第N級(jí)水平掃描線(xiàn)(G(N))，輸入直流電壓(VSS)；

所述下傳模塊柵極連接第N級(jí)柵極信號(hào)點(diǎn)(Q(N))，漏極和源極分別輸入時(shí)鐘信號(hào)(CK)和輸出下傳信號(hào)(ST(N))。

進(jìn)一步地，所述下拉模塊包括第三一晶體管(T31)，其柵極連接第N+4級(jí)水平掃描線(xiàn)(G(N+4))，漏極和源極分別連接第N級(jí)水平掃描線(xiàn)(G(N))和輸入直流低電壓(VSS)；及第四一薄膜晶體管(T41)，其柵極連接第(N+4)級(jí)水平掃描線(xiàn)(G(N+4))，漏極和源極分別連接該柵極信號(hào)點(diǎn)(Q(N))和輸入直流電壓(VSS)。

進(jìn)一步地，所述晶體管為薄膜晶體管。對(duì)GOA電路，使用GOA內(nèi)部電路訊號(hào)對(duì)最后幾級(jí)電路進(jìn)行回拉，這樣就不需要Dummy電路，節(jié)省了設(shè)計(jì)空間，Panel邊框可以做到更小，且對(duì)信號(hào)的設(shè)計(jì)限制也更少。有效降低GOA器件的邊框?qū)挾龋瑢?shí)現(xiàn)超窄邊框設(shè)計(jì)。

本發(fā)明有益效果是，

效果一，縮小GOA的邊框?qū)挾龋?/p>

效果二，減少了器件數(shù)量，降低了成本；

效果三，訊號(hào)設(shè)置更加方便。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)及本發(fā)明a＝4時(shí)，第1級(jí)-第N-7級(jí)GOA單元電路圖；

圖2是本發(fā)明a＝4時(shí)，第N-8級(jí)-第N級(jí)GOA單元電路圖；

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明；

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

一種實(shí)現(xiàn)GOA超窄邊框的柵極驅(qū)動(dòng)電路，包括級(jí)連的N個(gè)GOA單元，包括2a個(gè)時(shí)鐘信號(hào)，a＝4，第N級(jí)GOA單元控制對(duì)顯示區(qū)域第N級(jí)水平掃描線(xiàn)G(N)充電。

如圖2，所述N個(gè)GOA單元中第N-8級(jí)-第N級(jí)GOA單元包括將時(shí)鐘信號(hào)CK輸出為柵極信號(hào)的上拉模塊T21，控制所述上拉模塊打開(kāi)時(shí)間的上拉控制模塊T11，下拉維持模塊，自舉電容模塊以及回拉控制模塊T71；

所述上拉模塊T21、自舉電容模塊下拉維持模塊分別與第N級(jí)柵極信號(hào)點(diǎn)Q(N)和該第N級(jí)水平掃描線(xiàn)G(N)電性連接，所述上拉控制模塊與第N-4級(jí)水平掃描線(xiàn)G(N-4)電性連接，所述下拉維持模塊輸入直流電壓VSS；

所述回拉控制模塊T71柵極連接高頻時(shí)鐘信號(hào)CKN-3，源極電性連接第N級(jí)柵極信號(hào)點(diǎn)Q(N)，漏極電性連接第N-3級(jí)水平掃描線(xiàn)G(N-3)，用于回拉第N級(jí)柵極信號(hào)點(diǎn)Q(N)。

所述下拉維持模塊由鏡像連接的第一下拉維持模塊與第二下拉維持模塊交替工作構(gòu)成，用于將第N級(jí)水平掃描線(xiàn)G(N)輸出信號(hào)和上拉電路的第N級(jí)柵極信號(hào)點(diǎn)Q(N)保持在負(fù)電位。

所述第一下拉維持模塊包括：第五二晶體管T52；與第五二晶體管T52的柵極連接的第五四晶體管T54；與第五二晶體管T52漏極連接的第五一晶體管T51源極及第五三晶體管柵極T53，所述第五一晶體管T51柵極、漏極及第五三晶體管T53的漏極相連于第一低頻時(shí)鐘信號(hào)LC1；與第五二晶體管T52柵極連接的第五四晶體管T54的柵極；與第五三晶體管T53源極及第五四晶體管T54漏極同時(shí)連接的第三二晶體管T32柵極；與第三二晶體管T32柵極連接的第四二晶體管T42柵極；所述第四二晶體管T42漏極連接第N級(jí)柵極信號(hào)點(diǎn)Q(N)；

所述第二下拉維持模塊包括：第六二晶體管T62；與第六二晶體管T62的柵極連接的第六四晶體管T64；與第六二晶體管T62漏極連接的第六一晶體管T61源極及第六三晶體管T63柵極，所述第六一晶體管柵極T61、漏極及第六三晶體管T63的漏極相連于第二低頻時(shí)鐘信號(hào)LC2；與第六二晶體管T62柵極連接的第六四晶體管T64的柵極；與第六三晶體管T63源極及第六四晶體管T64漏極同時(shí)連接的第三三晶體管T33柵極；與第三三晶體管T33柵極連接的第四三晶體管T43柵極；所述第四三晶體管T43漏極連接第N級(jí)柵極信號(hào)點(diǎn)Q(N)。

所述第一低頻時(shí)鐘信號(hào)LC1與第二低頻時(shí)鐘信號(hào)LC2是兩個(gè)相位完全相反的低頻信號(hào)源。

如圖1，所述N個(gè)GOA單元中，第1級(jí)-第N-8級(jí)GOA單元還包括下拉模塊及下傳模塊T22；所述下拉模塊電性連接第N級(jí)柵極信號(hào)點(diǎn)Q(N)及第N級(jí)水平掃描線(xiàn)G(N)，輸入直流電壓VSS；所述下傳模塊柵極連接第N級(jí)柵極信號(hào)點(diǎn)Q(N)，漏極和源極分別輸入時(shí)鐘信號(hào)CK和輸出下傳信號(hào)ST(N)。所述下拉模塊包括第三一晶體管T31，其柵極連接第N+4級(jí)水平掃描線(xiàn)G(N+4)，漏極和源極分別連接第N級(jí)水平掃描線(xiàn)G(N)和輸入直流低電壓VSS；及第四一薄膜晶體管T41，其柵極連接第(N+4)級(jí)水平掃描線(xiàn)G(N+4)，漏極和源極分別連接該柵極信號(hào)點(diǎn)Q(N)和輸入直流低電壓VSS。所述晶體管為薄膜晶體管。

如圖2，在實(shí)施例1的基礎(chǔ)上進(jìn)一步說(shuō)明回拉控制模塊T71的連接關(guān)系：

所述N個(gè)GOA單元中第N-8級(jí)-第N級(jí)GOA單元中，回拉控制模塊T71柵極改為連接高頻時(shí)鐘信號(hào)CK(N-2)，源極電性連接第N級(jí)柵極信號(hào)點(diǎn)Q(N)，漏極改為電性連接第N-2級(jí)水平掃描線(xiàn)G(N-2)。

如圖2，在實(shí)施例1的基礎(chǔ)上進(jìn)一步說(shuō)明回拉控制模塊T71的連接關(guān)系：

所述N個(gè)GOA單元中第N-8級(jí)-第N級(jí)GOA單元中，所述回拉控制模塊T71柵極改為連接高頻時(shí)鐘信號(hào)CK(N-1)，源極電性連接第N級(jí)柵極信號(hào)點(diǎn)Q(N)，漏極改為電性連接第N-1級(jí)水平掃描線(xiàn)G(N-1)。

盡管上面對(duì)本發(fā)明說(shuō)明性的具體實(shí)施方式進(jìn)行了描述，以便于本技術(shù)領(lǐng)域的技術(shù)人員能夠理解本發(fā)明，但是本發(fā)明不僅限于具體實(shí)施方式的范圍，對(duì)本技術(shù)領(lǐng)域的普通技術(shù)人員而言，只要各種變化只要在所附的權(quán)利要求限定和確定的本發(fā)明精神和范圍內(nèi)，一切利用本發(fā)明構(gòu)思的發(fā)明創(chuàng)造均在保護(hù)之列。