本發(fā)明屬于液晶顯示技術(shù)領(lǐng)域，尤其涉及一種GOA驅(qū)動(dòng)電路。

背景技術(shù)：

液晶顯示器TFT-LCD(Thin Film Transistor Liquid Crystal Display)是當(dāng)前平板顯示的主要品種之一，已經(jīng)成為了現(xiàn)代IT、視訊產(chǎn)品中重要的顯示平臺(tái)。近年來(lái)，為滿(mǎn)足超窄邊框及降低成本的需求，GOA(Gate On Array)技術(shù)得到飛速發(fā)展。

基于GOA驅(qū)動(dòng)架構(gòu)的液晶顯示器的如圖1所示，在陣列基板上主要包括有柵極驅(qū)動(dòng)電路集成區(qū)域(Gate Driver integrated on Array)a1，顯示區(qū)域(Display Area)a2以及扇出區(qū)域(Fan Out Area)a3，另外，設(shè)置有外圍驅(qū)動(dòng)電路的PCB板通過(guò)柔性封裝S-COF1～S-COF4與陣列基板相連接。

基于GOA驅(qū)動(dòng)架構(gòu)的液晶顯示器在實(shí)際工作時(shí)的行掃描信號(hào)如圖2所示，Input[N]表示的是驅(qū)動(dòng)電路Gate側(cè)輸出的第n行像素單元的行掃描信號(hào)，Input[N+1]表示的是驅(qū)動(dòng)電路Gate側(cè)輸出的第n+1行像素單元的行掃描信號(hào)。因?yàn)槊姘鍍?nèi)部的電容、電阻對(duì)信號(hào)的影響，當(dāng)上述行掃描信號(hào)經(jīng)由掃描線(xiàn)傳輸至掃描線(xiàn)末端時(shí)，其信號(hào)波形將會(huì)發(fā)生如圖2所示的變化，具體參見(jiàn)圖中信號(hào)End[N]與End[N+1]，其中，End[N]表示的是的傳輸至掃描線(xiàn)末端的第n行像素單元的行掃描信號(hào)，End[N+1]表示的是傳輸至掃描線(xiàn)末端的第n+1行像素單元的行掃描信號(hào)。可以看出，相比于驅(qū)動(dòng)電路Gate側(cè)剛輸出的信號(hào)Input[N]和Input[N+1]，End[N]與End[N+1]發(fā)生了嚴(yán)重的信號(hào)失真，而由于信號(hào)失真，使得信號(hào)存在重疊部分，這將導(dǎo)致相鄰兩行像素單元會(huì)同時(shí)被開(kāi)啟，進(jìn)而造成錯(cuò)充現(xiàn)象，將錯(cuò)誤的數(shù)據(jù)信號(hào)傳輸至像素單元，影響液晶顯示器的顯示。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題之一是解決由于信號(hào)失真而導(dǎo)致的像素單元的數(shù)據(jù)信號(hào)傳輸錯(cuò)誤的問(wèn)題。

為了解決上述技術(shù)問(wèn)題，本申請(qǐng)的實(shí)施例首先提供了一種GOA驅(qū)動(dòng)電路，包括相互級(jí)聯(lián)的多級(jí)GOA單元，每一級(jí)GOA單元用于驅(qū)動(dòng)一行像素單元，所述GOA單元具有第一輸出通道、第二輸出通道以及時(shí)序控制模塊：所述第一輸出通道用于接收并傳輸設(shè)定的掃描電壓信號(hào)；所述第二輸出通道用于接收并傳輸設(shè)定的延時(shí)電壓信號(hào)；所述時(shí)序控制模塊用于在不同的時(shí)序區(qū)間內(nèi)分別開(kāi)啟或關(guān)閉所述第一輸出通道與第二輸出通道，以根據(jù)所述設(shè)定的掃描電壓信號(hào)與所述設(shè)定的延時(shí)電壓信號(hào)生成所述GOA單元的行掃描信號(hào)。

優(yōu)選地，所述時(shí)序控制模塊被配置為：在交疊區(qū)對(duì)應(yīng)的時(shí)序區(qū)間內(nèi)關(guān)閉后一級(jí)GOA單元的第一輸出通道，并開(kāi)啟所述后一級(jí)GOA單元的第二輸出通道；在除所述交疊區(qū)以外的時(shí)序區(qū)間內(nèi)開(kāi)啟后一級(jí)GOA單元的第一輸出通道，并關(guān)閉所述后一級(jí)GOA單元的第二輸出通道；其中，分別對(duì)應(yīng)于相鄰兩級(jí)GOA單元的所述設(shè)定的掃描電壓信號(hào)，在到達(dá)掃描線(xiàn)末端時(shí)形成所述交疊區(qū)。

優(yōu)選地，所述時(shí)序控制模塊被配置為：根據(jù)前一級(jí)GOA單元的行掃描信號(hào)生成并輸出控制信號(hào)，所述控制信號(hào)用于在不同的時(shí)序區(qū)間內(nèi)分別開(kāi)啟或關(guān)閉所述第一輸出通道與第二輸出通道。

優(yōu)選地，所述時(shí)序控制模塊被配置為：當(dāng)前一級(jí)GOA單元的行掃描信號(hào)從高電壓切換為低電壓時(shí)，關(guān)閉所述第一輸出通道，并開(kāi)啟所述第二輸出通道；當(dāng)關(guān)閉所述第一輸出通道并開(kāi)啟所述第二輸出通道達(dá)到設(shè)定的延時(shí)時(shí)間后，開(kāi)啟所述第一輸出通道，并關(guān)閉所述第二輸出通道。

優(yōu)選地，所述設(shè)定的延時(shí)時(shí)間根據(jù)相鄰兩級(jí)GOA單元的所述設(shè)定的掃描電壓信號(hào)在到達(dá)掃描線(xiàn)末端時(shí)所形成的交疊區(qū)確定。

優(yōu)選地，所述第一輸出通道包括第一開(kāi)關(guān)元件，其輸入端連接所述設(shè)定的掃描電壓信號(hào)，其控制端連接所述控制信號(hào)；所述第二輸出通道包括第二開(kāi)關(guān)元件，其輸入端連接所述設(shè)定的延時(shí)電壓信號(hào)，其控制端連接所述控制信號(hào)；所述第一開(kāi)關(guān)元件與第二開(kāi)關(guān)元件的輸出端耦接在一起，作為所述GOA單元的行掃描信號(hào)輸出端。

優(yōu)選地，所述第一開(kāi)關(guān)元件為P型薄膜晶體管，所述第二開(kāi)關(guān)元件為N型薄膜晶體管。

優(yōu)選地，所述設(shè)定的延時(shí)電壓信號(hào)包括固定的低電壓信號(hào)。

優(yōu)選地，所述時(shí)序控制模塊設(shè)置在GOA驅(qū)動(dòng)電路一側(cè)的任意相鄰兩級(jí)GOA單元之間的扇出區(qū)域內(nèi)。

與現(xiàn)有技術(shù)相比，上述方案中的一個(gè)或多個(gè)實(shí)施例可以具有如下優(yōu)點(diǎn)或有益效果：

通過(guò)采用具有時(shí)序控制模塊的GOA單元對(duì)行掃描信號(hào)之間的交疊區(qū)進(jìn)行調(diào)整，解決了GOA構(gòu)架的液晶顯示器的數(shù)據(jù)信號(hào)的錯(cuò)充問(wèn)題，改善了產(chǎn)品的顯示效果，提升了產(chǎn)品的品質(zhì)。且該GOA驅(qū)動(dòng)電路生產(chǎn)成本低，有利于提升產(chǎn)品的競(jìng)爭(zhēng)力。

本發(fā)明的其他優(yōu)點(diǎn)、目標(biāo)，和特征在某種程度上將在隨后的說(shuō)明書(shū)中進(jìn)行闡述，并且在某種程度上，基于對(duì)下文的考察研究對(duì)本領(lǐng)域技術(shù)人員而言將是顯而易見(jiàn)的，或者可以從本發(fā)明的實(shí)踐中得到教導(dǎo)。本發(fā)明的目標(biāo)和其他優(yōu)點(diǎn)可以通過(guò)下面的說(shuō)明書(shū)，權(quán)利要求書(shū)，以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。

附圖說(shuō)明

附圖用來(lái)提供對(duì)本申請(qǐng)的技術(shù)方案或現(xiàn)有技術(shù)的進(jìn)一步理解，并且構(gòu)成說(shuō)明書(shū)的一部分。其中，表達(dá)本申請(qǐng)實(shí)施例的附圖與本申請(qǐng)的實(shí)施例一起用于解釋本申請(qǐng)的技術(shù)方案，但并不構(gòu)成對(duì)本申請(qǐng)技術(shù)方案的限制。

圖1為現(xiàn)有技術(shù)中基于GOA驅(qū)動(dòng)架構(gòu)的液晶顯示器的結(jié)構(gòu)示意圖；

圖2為現(xiàn)有技術(shù)中行掃描信號(hào)的波形發(fā)生失真的示意圖；

圖3為根據(jù)本發(fā)明第一實(shí)施例的GOA驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖4為根據(jù)本發(fā)明第二實(shí)施例的GOA驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖5為根據(jù)本發(fā)明第二實(shí)施例的GOA驅(qū)動(dòng)電路的時(shí)序圖。

具體實(shí)施方式

以下將結(jié)合附圖及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題，并達(dá)成相應(yīng)技術(shù)效果的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。本申請(qǐng)實(shí)施例以及實(shí)施例中的各個(gè)特征，在不相沖突前提下可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

第一實(shí)施例：

圖3為根據(jù)本發(fā)明第一實(shí)施例的GOA驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，該實(shí)施例的GOA驅(qū)動(dòng)電路包括多級(jí)相互級(jí)聯(lián)的GOA單元，，每一級(jí)GOA單元用于驅(qū)動(dòng)一行像素單元，圖3示出的是第N級(jí)GOA單元的結(jié)構(gòu)示意圖。如圖所示，該GOA單元具有第一輸出通道31、第二輸出通道32以及時(shí)序控制模塊33。

第一輸出通道31接收驅(qū)動(dòng)電路Gate側(cè)輸出的，即設(shè)定的掃描電壓信號(hào)Input[N]，并可以在該第一輸出通道31開(kāi)啟后，將設(shè)定的掃描電壓信號(hào)傳輸至輸出端Output[N]。

第二輸出通道32接收驅(qū)動(dòng)電路Gate側(cè)輸出的，即設(shè)定的延時(shí)電壓信號(hào)VGL，并可以在該第二輸出通道32開(kāi)啟后，將設(shè)定的延時(shí)電壓信號(hào)VGL傳輸至輸出端Output[N]。

時(shí)序控制模塊33分別與第一輸出通道31與第二輸出通道32相連接，用于在不同的時(shí)序區(qū)間內(nèi)分別開(kāi)啟或關(guān)閉第一輸出通道31與第二輸出通道32。

第一輸出通道31與第二輸出通道32的共同的輸出端Output[N]作為該GOA單元的行掃信號(hào)輸出端，其輸出的行掃描信號(hào)為在不同時(shí)序區(qū)間，由第一輸出通道31輸出的設(shè)定的掃描電壓信號(hào)Input[N]與由第二輸出通道32輸出的設(shè)定的延時(shí)電壓信號(hào)VGL共同生成。

進(jìn)一步地，時(shí)序控制模塊33可以根據(jù)行掃描信號(hào)由于失真而產(chǎn)生的交疊區(qū)來(lái)對(duì)第一輸出通道31與第二輸出通道32進(jìn)行控制。

如圖2所示，由于信號(hào)失真，導(dǎo)致在信號(hào)End[N]與信號(hào)End[N+1]之間存在交疊區(qū)T。由于在交疊區(qū)T內(nèi)，信號(hào)End[N]與信號(hào)End[N+1]均為高電平信號(hào)，因此，將發(fā)生數(shù)據(jù)信號(hào)的錯(cuò)沖現(xiàn)象。在本實(shí)施例中，使在該交疊區(qū)內(nèi)的一個(gè)信號(hào)不輸出，則可以消除信號(hào)End[N]與信號(hào)End[N+1]之間的交疊現(xiàn)象。

在本發(fā)明的一個(gè)具體的實(shí)施例中，可以在交疊區(qū)對(duì)應(yīng)的時(shí)序區(qū)間內(nèi)，關(guān)閉后一級(jí)GOA單元(第N+1級(jí))的第一輸出通道31，并開(kāi)啟后一級(jí)GOA單元的第二輸出通道32，使后一級(jí)GOA單元不能輸出設(shè)定的掃描電壓信號(hào)。以及，在除交疊區(qū)以外的時(shí)序區(qū)間內(nèi)，開(kāi)啟后一級(jí)GOA單元的第一輸出通道31，并關(guān)閉后一級(jí)GOA單元的第二輸出通道32，使后一級(jí)GOA單元正常輸出設(shè)定的掃描電壓信號(hào)。

通過(guò)在每級(jí)GOA單元內(nèi)設(shè)置時(shí)序控制模塊33，并根據(jù)相鄰兩級(jí)GOA單元的設(shè)定的掃描電壓信號(hào)在到達(dá)掃描線(xiàn)末端時(shí)形成的交疊區(qū)對(duì)GOA單元的輸出進(jìn)行控制，消除了相鄰的行掃描信號(hào)之間的交疊，可以避免發(fā)生數(shù)據(jù)信號(hào)的錯(cuò)充問(wèn)題。

第二實(shí)施例：

圖4為根據(jù)本發(fā)明第二實(shí)施例的GOA驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，如圖所示，在本發(fā)明實(shí)施例中，根據(jù)前一級(jí)GOA單元的行掃描信號(hào)對(duì)后一級(jí)GOA單元的各輸出通道進(jìn)行控制，具體為，時(shí)序控制模塊33根據(jù)前一級(jí)GOA單元的行掃描信號(hào)(第N級(jí)Output[N])生成并輸出控制信號(hào)OE，控制信號(hào)OE用于在不同的時(shí)序區(qū)間內(nèi)分別開(kāi)啟或關(guān)閉第一輸出通道31與第二輸出通道32。下面結(jié)合圖4進(jìn)行說(shuō)明。

第一輸出通道31由P型薄膜晶體管A1構(gòu)成，A1的源極與GOA單元設(shè)定的掃描電壓信號(hào)Input[N+1]相連接，其漏極做為行掃描信號(hào)的輸出端，其柵極與控制信號(hào)OE相連接。

第二輸出通道32由N型薄膜晶體管A2構(gòu)成，A2的源極與設(shè)定的延時(shí)電壓信號(hào)VGL相連接，其漏極做為行掃描信號(hào)的輸出端，其柵極與控制信號(hào)OE相連接。

其中，VGL一般為一固定的低電壓信號(hào)，優(yōu)選可以為與設(shè)定的掃描電壓信號(hào)的無(wú)效掃描區(qū)間，即低電平相對(duì)應(yīng)的低電壓信號(hào)。

薄膜晶體管A1和A2的漏極耦接在一起，輸出GOA單元的行掃描信號(hào)Output[N+1]。

當(dāng)控制信號(hào)OE為高電平信號(hào)時(shí)，A1被關(guān)閉，A2被打開(kāi)，VGL經(jīng)由A2輸出到Output[N+1]，當(dāng)控制信號(hào)OE為低電平信號(hào)，A1被打開(kāi)，A2被關(guān)閉，Input[N]經(jīng)由A1輸出到Output[N+1]，即通過(guò)控制信號(hào)OE控制第一輸出通道31與第二輸出通道32的開(kāi)啟或關(guān)閉。

進(jìn)一步地，時(shí)序控制模塊33接收前一級(jí)GOA單元(第N級(jí))輸出的行掃描信號(hào)Output[N]，并根據(jù)該行掃描信號(hào)Output[N]生成控制信號(hào)OE，圖5為根據(jù)本發(fā)明第二實(shí)施例的GOA驅(qū)動(dòng)電路的時(shí)序圖，下面結(jié)合圖5進(jìn)行說(shuō)明。

當(dāng)前一級(jí)GOA單元的行掃描信號(hào)Output[N]從高電壓切換為低電壓時(shí)，時(shí)序控制模塊33輸出一個(gè)正向脈沖的控制信號(hào)OE，該控制信號(hào)OE的高電壓將P型薄膜晶體管A1關(guān)閉，將N型薄膜晶體管A2開(kāi)啟，則本級(jí)GOA單元的輸出端Output[N+1]輸出VGL的低電位。此時(shí)，本級(jí)GOA單元用于形成行掃描信號(hào)的有效區(qū)間的設(shè)定的掃描電壓信號(hào)的正常輸出被強(qiáng)制關(guān)斷，可以避免與前一級(jí)GOA單元的行掃描信號(hào)Output[N]之間發(fā)生交疊。

當(dāng)控制信號(hào)OE的高電壓持續(xù)一設(shè)定的延時(shí)時(shí)間后，控制信號(hào)OE下降為低電壓，此時(shí)P型薄膜晶體管A1開(kāi)啟，且N型薄膜晶體管A2關(guān)閉，Output[N+1]可以正常輸出設(shè)定的掃描電壓信號(hào)Input[N+1]。

通過(guò)在特定的時(shí)序區(qū)間內(nèi)關(guān)閉P型薄膜晶體管A1(即第一輸出通道31)，實(shí)現(xiàn)了Output[N]與Output[N+1]之間的間隔，使得Output[N]與Output[N+1]傳輸至掃描線(xiàn)末端時(shí)，信號(hào)End[N]與End[N+1]之間無(wú)重疊區(qū)，消除了錯(cuò)充現(xiàn)象，如圖5所示。

控制信號(hào)OE所持續(xù)的設(shè)定的延時(shí)時(shí)間可以根據(jù)相鄰兩級(jí)GOA單元的設(shè)定的掃描電壓信號(hào)在到達(dá)掃描線(xiàn)末端時(shí)所形成的交疊區(qū)來(lái)確定，具體參見(jiàn)第一實(shí)施例，此處不再贅述。

另外，由于不同的顯示面板的情況不同，因此控制信號(hào)OE的具體的作用的時(shí)間以及延時(shí)時(shí)間(即脈沖的寬度)均可以根據(jù)實(shí)際使用情況進(jìn)行調(diào)節(jié)?？梢栽跁r(shí)序控制模塊33的設(shè)計(jì)初期就對(duì)控制信號(hào)OE所持續(xù)的設(shè)定的延時(shí)時(shí)間進(jìn)行設(shè)定，設(shè)定完成后，不需要額外再添加其他的控制信號(hào)就可以利用前一級(jí)GOA單元輸出的行掃描信號(hào)對(duì)OE進(jìn)行控制。

本發(fā)明實(shí)施例的設(shè)置在GOA驅(qū)動(dòng)電路一側(cè)的任意相鄰的兩級(jí)GOA單元之間的扇出區(qū)域內(nèi)，因此可以在傳統(tǒng)的GOA架構(gòu)的面板上的Gate側(cè)的扇出區(qū)域，在每一條柵極的GOA輸出端增加額外的結(jié)構(gòu)來(lái)實(shí)現(xiàn)，電路結(jié)構(gòu)簡(jiǎn)單，有利于降低控制成本。

需要說(shuō)明的是，容易理解，第一級(jí)GOA單元不存在與其相對(duì)應(yīng)的時(shí)序控制模塊。

雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專(zhuān)利保護(hù)范圍，仍須以所附的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。