本發(fā)明涉及顯示技術(shù)領(lǐng)域，更為具體的說(shuō)，涉及一種移位寄存單元、柵極驅(qū)動(dòng)電路及顯示裝置。

背景技術(shù)：

隨著電子技術(shù)的發(fā)展，顯示裝置已被廣泛應(yīng)用于各行領(lǐng)域和各種電子產(chǎn)品中，成為人們生活和工作不可或缺的一部分，如電視、手機(jī)、電腦、個(gè)人數(shù)字助理等?，F(xiàn)有的顯示裝置中，顯示裝置包括有柵極驅(qū)動(dòng)電路，柵極驅(qū)動(dòng)電路主要用于掃描多級(jí)柵極線，以通過(guò)掃描柵極線而對(duì)與柵極線電連接的像素陣列進(jìn)行掃描，進(jìn)而配合其他線路結(jié)構(gòu)而進(jìn)行畫(huà)面的顯示。由于人們對(duì)柵極驅(qū)動(dòng)電路的多樣性的需求，因此柵極驅(qū)動(dòng)電路的設(shè)計(jì)成為開(kāi)發(fā)者現(xiàn)今主要研究趨勢(shì)之一。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種移位寄存單元、柵極驅(qū)動(dòng)電路及顯示裝置，將移位寄存單元與柵極線連接的端口和與上下級(jí)移位寄存單元連接的端口區(qū)分，即，將掃描輸出端作為連接?xùn)艠O線的端口，而將級(jí)聯(lián)輸出端作為連接上下級(jí)移位寄存單元的端口，滿足柵極驅(qū)動(dòng)電路的多樣性的設(shè)計(jì)。

為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下：

一種移位寄存單元，應(yīng)用于柵極驅(qū)動(dòng)電路，包括：輸入模塊、上拉節(jié)點(diǎn)、上拉控制模塊、第一下拉節(jié)點(diǎn)、第一下拉控制模塊、第一下拉生成模塊、第二下拉節(jié)點(diǎn)、第二下拉控制模塊、第二下拉生成模塊、掃描輸出模塊、掃描輸出端、級(jí)聯(lián)輸出模塊、級(jí)聯(lián)輸出端和電容；

其中，所述輸入模塊響應(yīng)于第一控制端的電位而控制第一電壓端與所述上拉節(jié)點(diǎn)的接通狀態(tài)，以及，響應(yīng)于第二控制端的電位而控制第二電壓端與所述上拉節(jié)點(diǎn)的接通狀態(tài)，其中，所述第一電壓端和所述第二電壓端的輸出電平極性相反；

所述上拉控制模塊響應(yīng)于所述上拉節(jié)點(diǎn)的電位而控制第三電壓端分別與所述第一下拉節(jié)點(diǎn)和所述第二下拉節(jié)點(diǎn)的接通狀態(tài)；

所述第一下拉控制模塊響應(yīng)于所述第一下拉節(jié)點(diǎn)的電位而控制所述第四電壓端與所述掃描輸出端的接通狀態(tài)，以及，控制所述第三電壓端分別與所述上拉節(jié)點(diǎn)和所述級(jí)聯(lián)輸出端的接通狀態(tài)，其中，所述第三電壓端和所述第四電壓端輸出電平相同，且所述第三電壓端輸出電壓低于所述第四電壓端輸出電壓；

所述第一下拉生成模塊響應(yīng)于第一信號(hào)端的電位而控制所述第三電壓端與所述第一下拉節(jié)點(diǎn)的接通狀態(tài)，以及，響應(yīng)于第二信號(hào)端的電位而控制所述第二信號(hào)端與所述第一下拉節(jié)點(diǎn)的接通狀態(tài)，其中，所述第一信號(hào)端和所述第二信號(hào)端的輸出信號(hào)為互補(bǔ)時(shí)鐘信號(hào)，且在所述上拉控制模塊控制所述第三電壓端與所述第一下拉節(jié)點(diǎn)接通時(shí)，所述第一下拉節(jié)點(diǎn)的電位為所述第三電壓端的輸出電位；

所述第二下拉控制模塊響應(yīng)于所述第二下拉節(jié)點(diǎn)的電位而控制所述第四電壓端與所述掃描輸出端的接通狀態(tài)，以及，控制所述第三電壓端分別與所述上拉節(jié)點(diǎn)和所述級(jí)聯(lián)輸出端的接通狀態(tài)；

所述第二下拉生成模塊響應(yīng)于所述第二信號(hào)端的電位而控制所述第三電壓端與所述第二下拉節(jié)點(diǎn)的接通狀態(tài)，以及，響應(yīng)于所述第一信號(hào)端的電位而控制所述第一信號(hào)端與所述第二下拉節(jié)點(diǎn)的接通狀態(tài)，其中，在所述上拉控制模塊控制所述第三電壓端與所述第二下拉節(jié)點(diǎn)接通時(shí)，所述第二下拉節(jié)點(diǎn)的電位為所述第三電壓端的電位；

所述掃描輸出模塊響應(yīng)于所述上拉節(jié)點(diǎn)的電位而控制時(shí)鐘信號(hào)端與掃描輸出端的接通狀態(tài)；

所述級(jí)聯(lián)輸出模塊響應(yīng)于所述上拉節(jié)點(diǎn)的電位而控制時(shí)鐘信號(hào)端與級(jí)聯(lián)輸出端的接通狀態(tài)；

以及，所述電容用于將所述掃描輸出端的電位耦合至所述上拉節(jié)點(diǎn)。

可選的，所述輸入模塊包括：第一晶體管和第二晶體管；

其中，所述第一晶體管的柵極連接至所述第一控制端，所述第一晶體管的第一端連接至所述第一電壓端，所述第一晶體管的第二端連接至所述上拉節(jié)點(diǎn)；所述第二晶體管的柵極連接至所述第二控制端，所述第二晶體管的第一端連接至所述第二電壓端，所述第二晶體管的第二端連接至所述上拉節(jié)點(diǎn)。

可選的，所述上拉控制模塊包括：第三晶體管和第四晶體管；

其中，所述第三晶體管和第四晶體管的柵極均連接至所述上拉節(jié)點(diǎn)，所述第三晶體管和第四晶體管的第一端均連接至所述第三電壓端，所述第三晶體管的第二端連接至所述第一下拉節(jié)點(diǎn)，所述第四晶體管的第二端連接至所述第二下拉節(jié)點(diǎn)。

可選的，所述第一下拉控制模塊包括：第五晶體管、第六晶體管和第七晶體管；

其中，所述第五晶體管、第六晶體管和第七晶體管的柵極均連接至所述第一下拉節(jié)點(diǎn)，所述第五晶體管的第一端連接至所述第四電壓端，所述第五晶體管的第二端連接至所述掃描輸出端，所述第六晶體管的第一端連接至所述第三電壓端，所述第六晶體管的第二端連接至所述上拉節(jié)點(diǎn)，所述第七晶體管的第一端連接至所述第三電壓端，所述第七晶體管的第二端連接至所述級(jí)聯(lián)輸出端。

可選的，所述第一下拉生成模塊包括：第八晶體管和第九晶體管；

其中，所述第八晶體管的柵極連接至所述第一信號(hào)端，所述第八晶體管的第一端連接至所述第三電壓端，所述第八晶體管的第二端連接至所述第一下拉節(jié)點(diǎn)，所述第九晶體管的柵極連接至所述第二信號(hào)端，所述第九晶體管的第一端連接至所述第二信號(hào)端，所述第九晶體管的第二端連接至所述第一下拉節(jié)點(diǎn)。

可選的，所述第二下拉控制模塊包括：第十晶體管、第十一晶體管和第十二晶體管；

其中，所述第十晶體管、第十一晶體管和第十二晶體管的柵極均連接至所述第二下拉節(jié)點(diǎn)，所述第十晶體管的第一端連接至所述第四電壓端，所述第十晶體管的第二端連接至所述掃描輸出端，所述第十一晶體管的第一端連接至所述第三電壓端，所述第十一晶體管的第二端連接至所述上拉節(jié)點(diǎn)，所述第十二晶體管的第一端連接至所述第三電壓端，所述第十二晶體管的第二端連接至所述級(jí)聯(lián)輸出端。

可選的，所述第二下拉生成模塊包括：第十三晶體管和第十四晶體管；

其中，所述第十三晶體管的柵極連接至所述第二信號(hào)端，所述第十三晶體管的第一端連接至所述第三電壓端，所述第十三晶體管的第二端連接至所述第二下拉節(jié)點(diǎn)，所述第十四晶體管的柵極連接至所述第一信號(hào)端，所述第十四晶體管的第一端連接至所述第一信號(hào)端，所述第十四晶體管的第二端連接至所述第二下拉節(jié)點(diǎn)。

可選的，所述掃描輸出模塊包括：第十五晶體管，所述第十五晶體管的柵極連接至所述上拉節(jié)點(diǎn)，所述第十五晶體管的第一端連接至所述時(shí)鐘信號(hào)端，所述第十五晶體管的第二端連接至所述掃描輸出端。

可選的，所述級(jí)聯(lián)輸出模塊包括：第十六晶體管，所述第十六晶體管的柵極連接至所述上拉節(jié)點(diǎn)，所述第十六晶體管的第一端連接至所述時(shí)鐘信號(hào)端，所述第十六晶體管的第二端連接至所述級(jí)聯(lián)輸出端。

可選的，所述第一信號(hào)端和第二信號(hào)端的電平與所述第三電壓端的電平相同時(shí)，所述第一信號(hào)端和第二信號(hào)端輸出電壓與所述第三電壓端輸出電壓相同。

可選的，所述時(shí)鐘信號(hào)端的電平與所述第四電壓端的電平相同時(shí)，所述時(shí)鐘信號(hào)端輸出電壓與所述第四電壓端輸出電壓相同。

可選的，在所述柵極驅(qū)動(dòng)電路沿第一方向掃描時(shí)，所述第一控制端輸出開(kāi)啟信號(hào)；

以及，在所述柵極驅(qū)動(dòng)電路沿第二方向掃描時(shí)，所述第二控制端輸出開(kāi)啟信號(hào)，其中，所述第一方向和第二方向相反。

可選的，所述第一信號(hào)端和第二信號(hào)端的輸出信號(hào)均為幀反轉(zhuǎn)信號(hào)。

相應(yīng)的，本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路，包括N級(jí)移位寄存單元，每級(jí)所述移位寄存單元均為上述的移位寄存單元。

可選的，定義相鄰兩級(jí)移位寄存單元為第i級(jí)移位寄存單元和第i+1級(jí)移位寄存單元，其中，

所述第i級(jí)移位寄存單元的級(jí)聯(lián)輸出端連接至所述第i+1級(jí)移位寄存單元的第一控制端，以及，所述第i+1級(jí)移位寄存單元的級(jí)聯(lián)輸出端連接至所述第i級(jí)移位寄存單元的第二控制端。

相應(yīng)的，本發(fā)明還提供了一種顯示裝置，所述顯示裝置包括上述的柵極驅(qū)動(dòng)電路。

相較于現(xiàn)有技術(shù)，本發(fā)明提供的技術(shù)方案至少具有以下優(yōu)點(diǎn)：

本發(fā)明提供了一種移位寄存單元、柵極驅(qū)動(dòng)電路及顯示裝置，應(yīng)用于柵極驅(qū)動(dòng)電路，包括：輸入模塊、上拉節(jié)點(diǎn)、上拉控制模塊、第一下拉節(jié)點(diǎn)、第一下拉控制模塊、第一下拉生成模塊、第二下拉節(jié)點(diǎn)、第二下拉控制模塊、第二下拉生成模塊、掃描輸出模塊、掃描輸出端、級(jí)聯(lián)輸出模塊、級(jí)聯(lián)輸出端和電容；其中，通過(guò)各個(gè)模塊之間的相互配合，使得掃描輸出端輸出掃描信號(hào)至與其連接的柵極線，同時(shí)，使得級(jí)聯(lián)輸出端輸出信號(hào)至與其連接的上下級(jí)移位寄存單元。由上述內(nèi)容可知，本發(fā)明提供的技術(shù)方案，將移位寄存單元與柵極線連接的端口和與上下級(jí)移位寄存單元連接的端口區(qū)分，即，將掃描輸出端作為連接?xùn)艠O線的端口，而將級(jí)聯(lián)輸出端作為連接上下級(jí)移位寄存單元的端口，滿足柵極驅(qū)動(dòng)電路的多樣性的設(shè)計(jì)。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本申請(qǐng)實(shí)施例提供的一種移位寄存單元的結(jié)構(gòu)示意圖；

圖2為本申請(qǐng)實(shí)施例提供的另一種移位寄存單元的結(jié)構(gòu)示意圖；

圖3為本申請(qǐng)實(shí)施例提供的一種沿第一方向掃描的時(shí)序圖；

圖4為本申請(qǐng)實(shí)施例提供的一種沿第二方向掃描的時(shí)序圖；

圖5為本申請(qǐng)實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖6為本申請(qǐng)實(shí)施例提供的一種顯示裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

正如背景技術(shù)所述，現(xiàn)有的顯示裝置中，顯示裝置包括有柵極驅(qū)動(dòng)電路，柵極驅(qū)動(dòng)電路主要用于掃描多級(jí)柵極線，以通過(guò)掃描柵極線而對(duì)與柵極線電連接的像素陣列進(jìn)行掃描，進(jìn)而配合其他線路結(jié)構(gòu)而進(jìn)行畫(huà)面的顯示。由于人們對(duì)柵極驅(qū)動(dòng)電路的多樣性的需求，因此柵極驅(qū)動(dòng)電路的設(shè)計(jì)成為開(kāi)發(fā)者現(xiàn)今主要研究趨勢(shì)之一。

基于此，本申請(qǐng)實(shí)施例提供了一種移位寄存單元、柵極驅(qū)動(dòng)電路及顯示裝置，將移位寄存單元與柵極線連接的端口和與上下級(jí)移位寄存單元連接的端口區(qū)分，即，將掃描輸出端作為連接?xùn)艠O線的端口，而將級(jí)聯(lián)輸出端作為連接上下級(jí)移位寄存單元的端口，滿足柵極驅(qū)動(dòng)電路的多樣性的設(shè)計(jì)。為實(shí)現(xiàn)上述目的，本申請(qǐng)實(shí)施例提供的技術(shù)方案如下，具體結(jié)合圖1至圖6所示，對(duì)本申請(qǐng)實(shí)施例提供的技術(shù)方案進(jìn)行詳細(xì)的描述。

參考圖1所示，為本申請(qǐng)實(shí)施例提供的一種移位寄存單元的結(jié)構(gòu)示意圖，其中，移位寄存單元應(yīng)用于柵極驅(qū)動(dòng)電路，移位寄存單元包括：

輸入模塊100、上拉節(jié)點(diǎn)P、上拉控制模塊200、第一下拉節(jié)點(diǎn)Q1、第一下拉控制模塊301、第一下拉生成模塊401、第二下拉節(jié)點(diǎn)Q2、第二下拉控制模塊302、第二下拉生成模塊402、掃描輸出模塊500、掃描輸出端Gout、級(jí)聯(lián)輸出模塊600、級(jí)聯(lián)輸出端Gout_sub和電容C；

其中，所述輸入模塊100響應(yīng)于第一控制端SET的電位而控制第一電壓端DIR1與所述上拉節(jié)點(diǎn)P的接通狀態(tài)，以及，響應(yīng)于第二控制端RESET的電位而控制第二電壓端DIR2與所述上拉節(jié)點(diǎn)P的接通狀態(tài)，其中，所述第一電壓端DIR1和所述第二電壓端DIR2的輸出電平極性相反；

所述上拉控制模塊200響應(yīng)于所述上拉節(jié)點(diǎn)P的電位而控制第三電壓端V3分別與所述第一下拉節(jié)點(diǎn)Q1和所述第二下拉節(jié)點(diǎn)Q2的接通狀態(tài)；

所述第一下拉控制模塊301響應(yīng)于所述第一下拉節(jié)點(diǎn)Q1的電位而控制所述第四電壓端V4與所述掃描輸出端Gout的接通狀態(tài)，以及，控制所述第三電壓端V3分別與所述上拉節(jié)點(diǎn)P和所述級(jí)聯(lián)輸出端Gout_sub的接通狀態(tài)，其中，所述第三電壓端V3和所述第四電壓端V4輸出電平相同，且所述第三電壓端V3輸出電壓低于所述第四電壓端V4輸出電壓；需要說(shuō)明的是，第三電壓端V3和第四電壓端V4輸出電平相同，是指同時(shí)輸出相比參考電壓為正性的電壓，或者負(fù)性的電壓，即電壓的相位相同。

所述第一下拉生成模塊401響應(yīng)于第一信號(hào)端Clock1的電位而控制所述第三電壓端V3與所述第一下拉節(jié)點(diǎn)Q1的接通狀態(tài)，以及，響應(yīng)于第二信號(hào)端Clock2的電位而控制所述第二信號(hào)端Clock2與所述第一下拉節(jié)點(diǎn)Q1的接通狀態(tài)，其中，所述第一信號(hào)端Clock1和所述第二信號(hào)端Clock2的輸出信號(hào)為互補(bǔ)時(shí)鐘信號(hào)，且在所述上拉控制模塊200控制所述第三電壓端V3與所述第一下拉節(jié)點(diǎn)Q1接通時(shí)，所述第一下拉節(jié)點(diǎn)Q1的電位為所述第三電壓端V3的輸出電位；

所述第二下拉控制模塊302響應(yīng)于所述第二下拉節(jié)點(diǎn)Q2的電位而控制所述第四電壓端V4與所述掃描輸出端Gout的接通狀態(tài)，以及，控制所述第三電壓端V3分別與所述上拉節(jié)點(diǎn)P和所述級(jí)聯(lián)輸出端Gout_sub的接通狀態(tài)；

所述第二下拉生成模塊402響應(yīng)于所述第二信號(hào)端Clock2的電位而控制所述第三電壓端V3與所述第二下拉節(jié)點(diǎn)Q2的接通狀態(tài)，以及，響應(yīng)于所述第一信號(hào)端Clock1的電位而控制所述第一信號(hào)端Clock1與所述第二下拉節(jié)點(diǎn)Q2的接通狀態(tài)，其中，在所述上拉控制模塊200控制所述第三電壓端V3與所述第二下拉節(jié)點(diǎn)Q2接通時(shí)，所述第二下拉節(jié)點(diǎn)Q2的電位為所述第三電壓端V3的電位；

所述掃描輸出模塊500響應(yīng)于所述上拉節(jié)點(diǎn)P的電位而控制時(shí)鐘信號(hào)端CK與掃描輸出端Gout的接通狀態(tài)；

所述級(jí)聯(lián)輸出模塊600響應(yīng)于所述上拉節(jié)點(diǎn)P的電位而控制時(shí)鐘信號(hào)端CK與級(jí)聯(lián)輸出端Gout_sub的接通狀態(tài)；

以及，所述電容C用于將所述掃描輸出端Gout的電位耦合至所述上拉節(jié)點(diǎn)P。

本申請(qǐng)實(shí)施例提供的技術(shù)方案，通過(guò)各個(gè)模塊之間的相互配合，使得掃描輸出端輸出掃描信號(hào)至與其連接的柵極線，同時(shí)，使得級(jí)聯(lián)輸出端輸出信號(hào)至與其連接的上下級(jí)移位寄存單元，其中，將移位寄存單元與柵極線連接的端口和與上下級(jí)移位寄存單元連接的端口區(qū)分，即，將掃描輸出端作為連接?xùn)艠O線的端口，而將級(jí)聯(lián)輸出端作為連接上下級(jí)移位寄存單元的端口，滿足柵極驅(qū)動(dòng)電路的多樣性的設(shè)計(jì)。

結(jié)合圖2所示，對(duì)本申請(qǐng)實(shí)施例提供的一種具體的移位寄存單元的結(jié)構(gòu)進(jìn)行詳細(xì)說(shuō)明。其中，圖2為本申請(qǐng)實(shí)施例提供的另一種移位寄存單元的結(jié)構(gòu)示意圖。

結(jié)合參考圖1和圖2所示，在本申請(qǐng)一實(shí)施例中，所述輸入模塊100包括：第一晶體管M1和第二晶體管M2；

其中，所述第一晶體管M1的柵極連接至所述第一控制端SET，所述第一晶體管M1的第一端連接至所述第一電壓端DIR1，所述第一晶體管M1的第二端連接至所述上拉節(jié)點(diǎn)P；所述第二晶體管M2的柵極連接至所述第二控制端RESET，所述第二晶體管M2的第一端連接至所述第二電壓端DIR2，所述第二晶體管M2的第二端連接至所述上拉節(jié)點(diǎn)P。

需要說(shuō)明的是，本申請(qǐng)實(shí)施例對(duì)于提供的第一晶體管M1和第二晶體管M2的導(dǎo)通類型相同，其可以為N型晶體管，還可以為P型晶體管，對(duì)此需要根據(jù)實(shí)際應(yīng)用進(jìn)行具體設(shè)計(jì)；本申請(qǐng)實(shí)施例優(yōu)選提供的第一晶體管M1和第二晶體管M2的導(dǎo)通類型相同。另外，由于需要將上拉節(jié)點(diǎn)P的電位明確，因而，對(duì)于輸入模塊100而言，在第一控制端SET控制上拉節(jié)點(diǎn)P與第一電壓端DIR1之間接通時(shí)，第二控制端RESET不能控制上拉節(jié)點(diǎn)P與第二電壓端DIR2之間接通；以及，在第二控制端RESET控制上拉節(jié)點(diǎn)P與第二電壓端DIR2之間接通時(shí)，第一控制端SET不能控制上拉節(jié)點(diǎn)P與第一電壓端DIR1之間接通；也就是說(shuō)，第一晶體管M1和第二晶體管M2不能同時(shí)導(dǎo)通。

結(jié)合參考圖1和圖2所示，在本申請(qǐng)一實(shí)施例中，所述上拉控制模塊200包括：第三晶體管M3和第四晶體管M4；

其中，所述第三晶體管M3和第四晶體管M4的柵極均連接至所述上拉節(jié)點(diǎn)P，所述第三晶體管M3和第四晶體管M4的第一端均連接至所述第三電壓端V3，所述第三晶體管M3的第二端連接至所述第一下拉節(jié)點(diǎn)Q1，所述第四晶體管M4的第二端連接至所述第二下拉節(jié)點(diǎn)Q2。

需要說(shuō)明的是，本申請(qǐng)實(shí)施例提供的第三晶體管M3和第四晶體管M4的導(dǎo)通類型相同，且本申請(qǐng)對(duì)兩者的導(dǎo)通類型不做具體限制，其均可以為N型晶體管，還可以為P型晶體管，對(duì)此需要根據(jù)實(shí)際應(yīng)用中上拉節(jié)點(diǎn)P的有效電位進(jìn)行設(shè)計(jì)。

此外，本申請(qǐng)實(shí)施例提供的第三電壓端V3和第四電壓端V4輸出的電平信號(hào)相同，其可以為高電平信號(hào)，還可以為低電平信號(hào)，對(duì)此需要根據(jù)實(shí)際應(yīng)用進(jìn)行具體設(shè)計(jì)；其中，第三電壓端V3輸出的電平信號(hào)滿足在輸出至級(jí)聯(lián)輸出端Gout_sub時(shí)，不能對(duì)與其連接的上下級(jí)移位寄存單元進(jìn)行掃描(即該信號(hào)不能使上下級(jí)移位寄存單元中晶體管導(dǎo)通)即可，以及，第四電壓端V4輸出的電平信號(hào)滿足在輸出至掃描輸出端Gout時(shí)，不能對(duì)與掃描輸出端Gout連接的柵極線進(jìn)行掃描(即該信號(hào)不能對(duì)與柵極線連接的像素陣列進(jìn)行掃描)即可。

結(jié)合參考圖1和圖2所示，在本申請(qǐng)一實(shí)施例中，所述第一下拉控制模塊301包括：第五晶體管M5、第六晶體管M6和第七晶體管M7；

其中，所述第五晶體管M5、第六晶體管M6和第七晶體管M7的柵極均連接至所述第一下拉節(jié)點(diǎn)Q1，所述第五晶體管M5的第一端連接至所述第四電壓端V4，所述第五晶體管M5的第二端連接至所述掃描輸出端Gout，所述第六晶體管M6的第一端連接至所述第三電壓端V3，所述第六晶體管M6的第二端連接至所述上拉節(jié)點(diǎn)P，所述第七晶體管M7的第一端連接至所述第三電壓端V3，所述第七晶體管M7的第二端連接至所述級(jí)聯(lián)輸出端Gout_sub。

在本申請(qǐng)一實(shí)施例中，第一下拉控制模塊301和第二下拉控制模塊302的電路結(jié)構(gòu)相同，即，所述第二下拉控制模塊302包括：第十晶體管M10、第十一晶體管M11和第十二晶體管M12；

其中，所述第十晶體管M10、第十一晶體管M11和第十二晶體管M12的柵極均連接至所述第二下拉節(jié)點(diǎn)Q2，所述第十晶體管M10的第一端連接至所述第四電壓端V4，所述第十晶體管M10的第二端連接至所述掃描輸出端Gout，所述第十一晶體管M11的第一端連接至所述第三電壓端V3，所述第十一晶體管M11的第二端連接至所述上拉節(jié)點(diǎn)P，所述第十二晶體管M12的第一端連接至所述第三電壓端V3，所述第十二晶體管M12的第二端連接至所述級(jí)聯(lián)輸出端Gout_sub。

需要說(shuō)明的是，在本申請(qǐng)其他實(shí)施例中，第一下拉控制模塊301和第二下拉控制模塊302的電路結(jié)構(gòu)還可以設(shè)計(jì)為不同，對(duì)此本申請(qǐng)不做具體限制。以及，本申請(qǐng)實(shí)施例提供的第五晶體管M5、第六晶體管M6和第七晶體管M7的導(dǎo)通類型相同，其均可以為P型晶體管，還可以為N型晶體管，對(duì)此需要根據(jù)第一下拉節(jié)點(diǎn)Q1的有效電位進(jìn)行具體設(shè)計(jì)；以及，本申請(qǐng)實(shí)施例提供的第十晶體管M10、第十一晶體管M11和第十二晶體管M12的導(dǎo)通類型相同，其均可以為P型晶體管，還可以為N型晶體管，對(duì)此需要根據(jù)第二下拉節(jié)點(diǎn)Q1的有效電位進(jìn)行具體設(shè)計(jì)。

結(jié)合參考圖1和圖2所示，在本申請(qǐng)一實(shí)施例中，所述第一下拉生成模塊401包括：第八晶體管M8和第九晶體管M9；

其中，所述第八晶體管M8的柵極連接至所述第一信號(hào)端Clock1，所述第八晶體管M8的第一端連接至所述第三電壓端V3，所述第八晶體管M8的第二端連接至所述第一下拉節(jié)點(diǎn)Q1，所述第九晶體管M9的柵極連接至所述第二信號(hào)端Clock2，所述第九晶體管M9的第一端連接至所述第二信號(hào)端Clock2，所述第九晶體管M9的第二端連接至所述第一下拉節(jié)點(diǎn)Q1。

在本申請(qǐng)一實(shí)施例中，第一下拉生成模塊401和第二下拉生成模塊402的電路結(jié)構(gòu)相同，且對(duì)于第一信號(hào)端Clock1和第二信號(hào)端Clock2的連接關(guān)系相反，即，所述第二下拉生成模塊402包括：第十三晶體管M13和第十四晶體管M14；

其中，所述第十三晶體管M13的柵極連接至所述第二信號(hào)端Clock2，所述第十三晶體管M13的第一端連接至所述第三電壓端V3，所述第十三晶體管M13的第二端連接至所述第二下拉節(jié)點(diǎn)Q2，所述第十四晶體管M14的柵極連接至所述第一信號(hào)端Clock1，所述第十四晶體管M14的第一端連接至所述第一信號(hào)端Clock1，所述第十四晶體管M14的第二端連接至所述第二下拉節(jié)點(diǎn)Q2。

需要說(shuō)明的是，本申請(qǐng)實(shí)施例提供的第八晶體管M8和第九晶體管M9的導(dǎo)通類型相同，其可以為N型晶體管，還可以為P型晶體管，對(duì)此需要根據(jù)第一信號(hào)端Clock1和第二信號(hào)端Clock2的有效電平進(jìn)行具體設(shè)計(jì)；以及，本申請(qǐng)實(shí)施例提供的第十三晶體管M13和第十四晶體管M14的導(dǎo)通類型相同，其可以為N型晶體管，還可以為P型晶體管，對(duì)此需要根據(jù)第一信號(hào)端Clock1和第二信號(hào)端Clock2的有效電平進(jìn)行具體設(shè)計(jì)。

結(jié)合參考圖1和圖2所示，在本申請(qǐng)一實(shí)施例中，所述掃描輸出模塊500包括：第十五晶體管M15；

其中，所述第十五晶體管M15的柵極連接至所述上拉節(jié)點(diǎn)P，所述第十五晶體管M15的第一端連接至所述時(shí)鐘信號(hào)端CK，所述第十五晶體管M15的第二端連接至所述掃描輸出端Gout。

以及，結(jié)合參考圖1和圖2所示，所述級(jí)聯(lián)輸出模塊600包括：第十六晶體管M16；

其中，所述第十六晶體管M16的柵極連接至所述上拉節(jié)點(diǎn)P，所述第十六晶體管M16的第一端連接至所述時(shí)鐘信號(hào)端CK，所述第十六晶體管M16的第二端連接至所述級(jí)聯(lián)輸出端Gout_sub。

需要說(shuō)明的是，本申請(qǐng)實(shí)施例提供的第十五晶體管M15和第十六晶體管M16的導(dǎo)通類型相同，其可以為N型晶體管，還可以為P型晶體管，對(duì)此需要根據(jù)上拉節(jié)點(diǎn)P的有效電位進(jìn)行具體設(shè)計(jì)。

在本申請(qǐng)一實(shí)施例中，所述第一信號(hào)端Clock1和第二信號(hào)端Clock2的電平與所述第三電壓端V3的電平相同時(shí)，所述第一信號(hào)端Clock1和第二信號(hào)端Clock2輸出電壓與所述第三電壓端V3輸出電壓相同。

其中，為了使第八晶體管M8或第十三晶體管M13在截止時(shí)的關(guān)斷效果更好，和為了使第七晶體管M7或第十四晶體管M14在截止時(shí)的關(guān)斷效果更好，本申請(qǐng)優(yōu)選的第一信號(hào)端Clock1和第二信號(hào)端Clock2的電平與所述第三電壓端V3的電平相同時(shí)，即電壓信號(hào)相位相同時(shí)，第一信號(hào)端Clock1和第二信號(hào)端Clock2輸出電壓與第三電壓端V3輸出電壓相同，進(jìn)而使得第八晶體管M8或第十三晶體管M13關(guān)斷時(shí)柵極端電壓和第一端電壓相同，和使得第七晶體管M7或第十四晶體管M14的關(guān)斷時(shí)柵極端電壓和第一端電壓相同，以提高關(guān)斷效果。具體例如，當(dāng)?shù)谝恍盘?hào)端Clock1或第二信號(hào)端Clock2輸出的電平信號(hào)為低電平時(shí)，且同時(shí)第三電壓端V3輸出的電平信號(hào)為低電平時(shí)，此時(shí)，第一信號(hào)端Clock1或第二信號(hào)端Clock2輸出電壓與所述第三電壓端V3輸出電壓相同，如均為-15V。

以及，所述時(shí)鐘信號(hào)端CK的電平與所述第四電壓端V4的電平相同時(shí)，所述時(shí)鐘信號(hào)端CK輸出電壓與所述第四電壓端V4輸出電壓相同。其中，由于在掃描輸出模塊500響應(yīng)于上拉節(jié)點(diǎn)P的電位，而控制時(shí)鐘信號(hào)端CK與掃描輸出端Gout接通時(shí)，與掃描輸出端Gout連接的柵極線的電位為時(shí)鐘信號(hào)端CK輸出的電位，故而，為了使與柵極線連接的晶體管達(dá)到更好的關(guān)斷目的，本申請(qǐng)優(yōu)選的時(shí)鐘信號(hào)端CK的電平與第四電壓端V4的電平相同時(shí)，時(shí)鐘信號(hào)端CK輸出電壓與所述第四電壓端V4輸出電壓相同，如，在時(shí)鐘信號(hào)端CK為下降沿輸出低電平、且第四電壓端V4輸出低電平時(shí)，時(shí)鐘信號(hào)端CK選擇更低的電壓值輸出，即與第四電壓端V4輸出的電壓相同。

在本申請(qǐng)一實(shí)施例中，柵極驅(qū)動(dòng)電路可以為雙向掃描的柵極驅(qū)動(dòng)電路，其中，在所述柵極驅(qū)動(dòng)電路沿第一方向掃描時(shí)，所述第一控制端SET輸出開(kāi)啟信號(hào)；

以及，在所述柵極驅(qū)動(dòng)電路沿第二方向掃描時(shí)，所述第二控制端RESET輸出開(kāi)啟信號(hào)，其中，所述第一方向和第二方向相反。

即，在柵極驅(qū)動(dòng)電路沿第一方向掃描時(shí)，移位寄存單元的第一控制端SET首先輸出開(kāi)啟信號(hào)，以使移位寄存單元開(kāi)始工作，且在開(kāi)啟信號(hào)輸出完畢后，移位寄存單元的掃描輸出端輸出掃描柵極線的信號(hào)，和級(jí)聯(lián)輸出端輸出相應(yīng)信號(hào)(相應(yīng)信號(hào)為為上一級(jí)移位寄存單元提供的關(guān)閉信號(hào)和為下一級(jí)移位寄存單元提供的開(kāi)啟信號(hào)，其中，關(guān)閉信號(hào)和開(kāi)啟信號(hào)為同一信號(hào))至上下級(jí)移位寄存單元，并在結(jié)束階段時(shí)，第二控制端RESET輸出關(guān)閉信號(hào)，以使移位寄存單元的掃描輸出端不再輸出掃描信號(hào)；

以及，在柵極驅(qū)動(dòng)電路沿第二方向掃描時(shí)，移位寄存單元的第二控制端RESET首先輸出開(kāi)啟信號(hào)，以使移位寄存單元開(kāi)始工作，且在開(kāi)啟信號(hào)輸出完畢后，移位寄存單元的掃描輸出端輸出掃描柵極線的信號(hào)，和級(jí)聯(lián)輸出端輸出相應(yīng)信號(hào)(相應(yīng)信號(hào)為為上一級(jí)移位寄存單元提供的關(guān)閉信號(hào)和為下一級(jí)移位寄存單元提供的開(kāi)啟信號(hào)，其中，關(guān)閉信號(hào)和開(kāi)啟信號(hào)為同一信號(hào))至上下級(jí)移位寄存單元，并在結(jié)束階段時(shí)，第一控制端RET輸出關(guān)閉信號(hào)，以使移位寄存單元的掃描輸出端不再輸出掃描信號(hào)。

此外，為了滿足在所述上拉控制模塊200控制所述第三電壓端V3與所述第二下拉節(jié)點(diǎn)Q2接通時(shí)，所述第二下拉節(jié)點(diǎn)Q2的電位為所述第三電壓端V3的電位，以及，在所述上拉控制模塊200控制所述第三電壓端V3與所述第一下拉節(jié)點(diǎn)Q1接通時(shí)，所述第一下拉節(jié)點(diǎn)Q1的電位為所述第三電壓端V3的輸出電位，本申請(qǐng)實(shí)施例提供的第三晶體管M3的寬長(zhǎng)比大于第九晶體管的寬長(zhǎng)比，以及，第四晶體管M4的寬長(zhǎng)比大于第十四晶體管M14的寬長(zhǎng)比。

在本申請(qǐng)一實(shí)施例中，由于第一下拉生成模塊401和第二下拉生成模塊402與第一信號(hào)端Clock1和第二信號(hào)端Clock2的連接關(guān)系相反，且第一信號(hào)端Clock1和第二信號(hào)端Clock2的輸出信號(hào)為互補(bǔ)時(shí)鐘信號(hào)，所以在移位寄存單元掃描完畢后，第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2交替為第二信號(hào)端Clock2和第一信號(hào)端Clock1輸出的有效電平信號(hào)，為了達(dá)到降低功耗的目的，本申請(qǐng)實(shí)施例優(yōu)選的所述第一信號(hào)端Clock1和第二信號(hào)端Clock2的輸出信號(hào)均為幀反轉(zhuǎn)信號(hào)，即，使得第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2在移位寄存單元掃描完畢后，其上的有效電平信號(hào)為一幀畫(huà)面交替一次。

下面結(jié)合驅(qū)動(dòng)方法對(duì)本申請(qǐng)實(shí)施例提供的移位寄存單元的各個(gè)組成模塊和組成模塊的每個(gè)晶體管的接通和截止情況進(jìn)行進(jìn)一步的描述。需要說(shuō)明的是，下面以高電平信號(hào)有效的移位寄存單元進(jìn)行描述，即，以第一晶體管M1至第十六晶體管M16均為N型晶體管為例進(jìn)行說(shuō)明，以及，以第三電壓端V3和第四電壓端V4的輸出信號(hào)為低電平信號(hào)，移位寄存單元的掃描輸出端Gout和級(jí)聯(lián)輸出端Gout_sub的輸出的有效電平為高電平為例進(jìn)行說(shuō)明。

結(jié)合圖1、圖2、圖3和圖4所示，對(duì)本申請(qǐng)實(shí)施例提供的驅(qū)動(dòng)方法進(jìn)行詳細(xì)說(shuō)明，其中，本申請(qǐng)實(shí)施例提供的驅(qū)動(dòng)方法，應(yīng)用于上述的移位寄存單元，且驅(qū)動(dòng)方法包括：第一階段T1、第二階段T2和第三階段T3。

參考圖3所示，為本申請(qǐng)實(shí)施例提供的一種沿第一方向掃描的時(shí)序圖，其中，第一電壓端DIR1的輸出電平為高電平，第二電壓端DIR2的輸出電平為低電平，在沿第一方向掃描時(shí)：

在第一階段T1，輸入模塊100響應(yīng)于第一控制端SET的電位，而控制第一電壓端DIR1與上拉節(jié)點(diǎn)P之間接通，上拉節(jié)點(diǎn)P的電位為第一電壓端DIR1輸出的高電平；其中，上拉控制模塊200響應(yīng)于上拉節(jié)點(diǎn)P的電位，而控制第三電壓端V3分別與第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2之間接通；以及，掃描輸出模塊500和級(jí)聯(lián)輸出模塊600均響應(yīng)于上拉節(jié)點(diǎn)P的電位，而控制時(shí)鐘信號(hào)端CK分別與掃描輸出端Gout和級(jí)聯(lián)輸出端Gout_sub之間接通，此時(shí)時(shí)鐘信號(hào)端CK輸出電平為低電平(即輸出信號(hào)為關(guān)閉信號(hào))。

具體結(jié)合圖2和圖3所示，在第一階段T1，第一控制端SET輸出電平為高點(diǎn)平，而控制第一晶體管M1導(dǎo)通，使得上拉節(jié)點(diǎn)P的電位為第一電壓端DIR1輸出的高電平。進(jìn)而與上拉節(jié)點(diǎn)P連接的第三晶體管M3、第四晶體管M4、第十五晶體管M15和第十六晶體管M16均導(dǎo)通，以使得第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2的電位為第三電壓端V3輸出的低電平，以及，使得掃描輸出端Gout和級(jí)聯(lián)輸出端Gout_sub的輸出信號(hào)為時(shí)鐘信號(hào)端CK輸出的電平。其中，由于第一下拉節(jié)點(diǎn)Q1和第二下拉節(jié)點(diǎn)Q2的電位均為低電平，故而，使得與兩者連通的晶體管均為截止?fàn)顟B(tài)。

在第二階段T2，掃描輸出模塊500和級(jí)聯(lián)輸出模塊600均響應(yīng)于上拉節(jié)點(diǎn)P的電位，而控制時(shí)鐘信號(hào)端CK分別與掃描輸出端Gout和級(jí)聯(lián)輸出端Gout_sub之間接通，此時(shí)時(shí)鐘信號(hào)端CK輸出電平為高電平。

具體結(jié)合圖2和圖3所示，在第二階段T2，此時(shí)電容C的一極板的電位為時(shí)鐘信號(hào)端CK輸出的高電平，故而，電容C將會(huì)將與其另一極板連接的上拉節(jié)點(diǎn)P的高電平，在第一階段T1的基礎(chǔ)上再次拉高。由于上拉節(jié)點(diǎn)P的電位保持為高電平，因而與上拉節(jié)點(diǎn)P連通的晶體管保持第一階段T1的狀態(tài)不變。以及，在第二階段T2，時(shí)鐘信號(hào)端CK輸出電平為高電平，該高電平信號(hào)分別通過(guò)第十五晶體管M15和第十六晶體管M16，傳輸至掃描輸出端Gout和級(jí)聯(lián)輸出端Gout_sub。

在第三階段T3，輸入模塊100響應(yīng)于第二控制端RESET的電位，而控制第二電壓端DIR2與上拉節(jié)點(diǎn)P之間接通，上拉節(jié)點(diǎn)P的電位為第二電壓端DIR2輸出的低電平；其中，第一下拉生成模塊401響應(yīng)于第二信號(hào)端Clock2的電位，而控制第二信號(hào)端Clock2與第一下拉節(jié)點(diǎn)Q1之間接通；或者，第二下拉生成模塊402響應(yīng)于第一信號(hào)端Clock1的電位，而控制第一信號(hào)端Clock1與第二下拉節(jié)點(diǎn)Q2之間接通。此時(shí)，第一下拉節(jié)點(diǎn)Q1控制第一下拉控制模塊301工作，或第二下拉節(jié)點(diǎn)Q2控制第二下拉控制模塊302工作，使得上拉節(jié)點(diǎn)P與第三電壓端V3之間接通、掃描輸出端Gout與第四電壓端V4之間接通和級(jí)聯(lián)輸出端Gout_sub與第三電壓端V3之前接通。

具體結(jié)合圖2和圖3所示，在第三階段T3，第二控制端RESET輸出高電平，而控制第二晶體管M2導(dǎo)通，使得上拉節(jié)點(diǎn)P的電位為第二電壓端DIR2輸出的低電平，此時(shí)與上拉節(jié)點(diǎn)P連通的晶體管均截止。由于第一信號(hào)端Clock1輸出的高電平，故而，第一信號(hào)端Clock1控制第十四晶體管M14導(dǎo)通，將第一信號(hào)端Clock1輸出的高電平傳輸至第二下拉節(jié)點(diǎn)Q2，且第一下拉節(jié)點(diǎn)Q1的電位為第三電壓端V3輸出的低電平；此時(shí)，第二下拉節(jié)點(diǎn)Q2控制第十晶體管M10、第十一晶體管M11和第十二晶體管M12導(dǎo)通，使得掃描輸出端Gout的電位為第四電壓端V4輸出的低電平、上拉節(jié)點(diǎn)P的電位為第三電壓端V3輸出的低電平和級(jí)聯(lián)輸出端Gout_sub的電位為第三電壓端V3輸出的低電平。其中，由于第三電壓端V3輸出電壓低于第四電壓端V4輸出電壓，而第十五晶體管M15此時(shí)Vgs＝第三電壓端V3的電壓值-第四電壓端V4的電壓值，即，第十五晶體管M15此時(shí)Vgs為負(fù)數(shù)，使得第十五晶體管M15的漏電流較小，提高了移位寄存單元的輸出穩(wěn)定性。此外，由于級(jí)聯(lián)輸出端Gout_sub輸出電壓值為第三電壓端V3輸出的更低的低電平，故而，能夠有效的關(guān)閉上下級(jí)移位寄存單元中相應(yīng)連通的晶體管，避免由于電壓值較高造成誤導(dǎo)通。

需要說(shuō)明的是，在第三階段T3，還可以將第一信號(hào)端Clock1設(shè)置為輸出低電平，而將第二信號(hào)端Clock2設(shè)置為輸出高電平，對(duì)此本申請(qǐng)實(shí)施例不做具體限制。

以及，結(jié)合圖1、圖2和圖4所示，圖4為本申請(qǐng)實(shí)施例提供的一種沿第二方向掃描的時(shí)序圖，驅(qū)動(dòng)方法同樣包括第一階段T1、第二階段T2和第三階段T3，其中，與沿第一方向掃描不同的是，在沿第二方向掃描時(shí)，第一電壓端DIR1輸出低電平，而第二電壓端DIR2輸出高電平；以及，第二控制端RESET在第一階段T1輸出高電平，而第一控制端SET在第三階段T3輸出高電平，除上述不同之外，沿第二方向掃描時(shí)移位寄存單元的運(yùn)行過(guò)程，與沿第一方向掃描時(shí)的運(yùn)行過(guò)程相同，故本申請(qǐng)不作多余贅述。

相應(yīng)的，本申請(qǐng)實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括N級(jí)移位寄存單元，每級(jí)所述移位寄存單元均為上述任意一實(shí)施例提供的移位寄存單元。

具體參考圖5所示，為本申請(qǐng)實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，其中，定義相鄰兩級(jí)移位寄存單元為第i級(jí)移位寄存單元1i和第i+1級(jí)移位寄存單元1(i+1)，其中，

所述第i級(jí)移位寄存單元1i的級(jí)聯(lián)輸出端Gout_sub連接至所述第i+1級(jí)移位寄存單元1(i+1)的第一控制端SET，以及，所述第i+1級(jí)移位寄存單元1(i+1)的級(jí)聯(lián)輸出端Gout_sub連接至所述第i級(jí)移位寄存單元1i的第二控制端RESET。

其中，本申請(qǐng)實(shí)施例優(yōu)選的奇數(shù)級(jí)的移位寄存單元的時(shí)鐘信號(hào)端為同一端，且偶數(shù)級(jí)的移位寄存單元的時(shí)鐘信號(hào)端為同一端。

相應(yīng)的，本申請(qǐng)實(shí)施例還提供了一種顯示裝置，具體參考圖6所示，為本申請(qǐng)實(shí)施例提供的一種顯示裝置的結(jié)構(gòu)示意圖，其中，所述顯示裝置包括具有上述任意一實(shí)施例提供的柵極驅(qū)動(dòng)電路的顯示面板10；

以及，在顯示裝置為液晶顯示裝置時(shí)，顯示裝置還包括為顯示面板10提供背光源(如箭頭所示)的背光源模組20。

需要說(shuō)明的是，本申請(qǐng)對(duì)于提供的顯示裝置的類型不做具體限制，如在本申請(qǐng)其他實(shí)施例中，顯示裝置還可以為有機(jī)發(fā)光顯示裝置。

本申請(qǐng)實(shí)施例提供了一種移位寄存單元、柵極驅(qū)動(dòng)電路及顯示裝置，應(yīng)用于柵極驅(qū)動(dòng)電路，包括：輸入模塊、上拉節(jié)點(diǎn)、上拉控制模塊、第一下拉節(jié)點(diǎn)、第一下拉控制模塊、第一下拉生成模塊、第二下拉節(jié)點(diǎn)、第二下拉控制模塊、第二下拉生成模塊、掃描輸出模塊、掃描輸出端、級(jí)聯(lián)輸出模塊、級(jí)聯(lián)輸出端和電容；其中，通過(guò)各個(gè)模塊之間的相互配合，使得掃描輸出端輸出掃描信號(hào)至與其連接的柵極線，同時(shí)，使得級(jí)聯(lián)輸出端輸出信號(hào)至與其連接的上下級(jí)移位寄存單元。由上述內(nèi)容可知，本申請(qǐng)實(shí)施例提供的技術(shù)方案，將移位寄存單元與柵極線連接的端口和與上下級(jí)移位寄存單元連接的端口區(qū)分，即，將掃描輸出端作為連接?xùn)艠O線的端口，而將級(jí)聯(lián)輸出端作為連接上下級(jí)移位寄存單元的端口，滿足柵極驅(qū)動(dòng)電路的多樣性的設(shè)計(jì)。

對(duì)所公開(kāi)的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開(kāi)的原理和新穎特點(diǎn)相一致的最寬的范圍。