一種模擬電壓源電路及顯示裝置制造方法
【專利摘要】本發(fā)明公開(kāi)了一種模擬電壓源電路及顯示裝置，用以調(diào)節(jié)液晶面板模擬電壓源輸出的電壓，進(jìn)而降低液晶面板的功耗。所述電路包括：電壓輸入端、DC-DC變換電路、電壓輸出端、占空比控制電路和輸出電壓采樣電路，輸出電壓采樣電路用于向占空比控制電路反饋輸出電壓的大小，占空比控制電路用于根據(jù)輸出電壓采樣電路的反饋而控制DC-DC變換電路的輸出電壓的大小，所述電路還包括：電壓調(diào)節(jié)電路，電壓調(diào)節(jié)電路的輸入端用于輸入電壓調(diào)節(jié)信號(hào)，電壓調(diào)節(jié)電路的輸出端與輸出電壓采樣電路相連，電壓調(diào)節(jié)電路根據(jù)電壓調(diào)節(jié)信號(hào)來(lái)控制升高或降低輸出電壓采樣電路的反饋，進(jìn)而使電壓輸出端輸出的電壓升高或降低。
【專利說(shuō)明】一種模擬電壓源電路及顯示裝置
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及顯示器【技術(shù)領(lǐng)域】，尤其涉及一種模擬電壓源電路及顯示裝置。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)液晶面板的功耗一直是產(chǎn)品設(shè)計(jì)、系統(tǒng)驗(yàn)證及客戶使用比較關(guān)注的要素，降低功耗也一直是產(chǎn)品設(shè)計(jì)中比較重要的環(huán)節(jié)?，F(xiàn)有技術(shù)在顯示器、筆記本、PAD或手機(jī)使用中，在設(shè)備待機(jī)一定時(shí)間后，系統(tǒng)通過(guò)降低背光亮度或其它方式實(shí)現(xiàn)面板的亮度降低，以期達(dá)到節(jié)省功耗的目的?，F(xiàn)有技術(shù)在使用eDPl.3接口標(biāo)準(zhǔn)的液晶面板時(shí)序控制芯片時(shí)，采用單芯片整合式內(nèi)存支持PSR (Panel-Self-Refresh)功能，系統(tǒng)在顯示靜止畫(huà)面時(shí)可進(jìn)入PSR模式，此時(shí)，時(shí)序控制芯片通過(guò)內(nèi)建的緩沖存儲(chǔ)器將接管繪圖處理器刷新畫(huà)面，降低繪圖處理器的負(fù)載，于是繪圖處理器與顯示接口得以進(jìn)入低功耗狀態(tài)來(lái)降低系統(tǒng)整體的功耗，系統(tǒng)也可通過(guò)繪圖處理器將新的靜止畫(huà)面更新儲(chǔ)存到緩沖存儲(chǔ)器中，或者跳出PSR模式來(lái)顯示不斷改變的影像畫(huà)面，有效的降低系統(tǒng)功耗并延長(zhǎng)筆記型計(jì)算機(jī)電池使用時(shí)間。
[0003]現(xiàn)有技術(shù)液晶面板設(shè)計(jì)中，液晶面板使用的模擬電壓源AVDD通常是由直流與直流之間的轉(zhuǎn)換器，即DC-DC變換電路輸出一定頻率的交流AC信號(hào)控制生成所需的AVDD電壓，并通過(guò)輸出電壓采樣電路向占空比控制電路反饋輸出電壓的大小，占空比控制電路根據(jù)輸出電壓采樣電路的反饋而控制DC-DC變換電路的輸出電壓，保證AVDD輸出端輸出的電壓維持在一個(gè)恒定的值。
[0004]綜上所述，現(xiàn)有技術(shù)液晶面板所需的AVDD輸出端輸出的電壓是固定不變的，在接收到系統(tǒng)指示面板降低背光或進(jìn)行PSR輸出時(shí)，由于AVDD的電壓值保持不變，不利于降低系統(tǒng)的功耗。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例提供了一種模擬電壓源電路及顯示裝置，用以調(diào)節(jié)液晶面板模擬電壓源輸出的電壓，進(jìn)而降低液晶面板的功耗。
[0006]本發(fā)明實(shí)施例提供的一種模擬電壓源電路，所述電路包括:電壓輸入端、DC-DC變換電路、電壓輸出端、占空比控制電路和輸出電壓米樣電路，所述輸出電壓米樣電路用于向所述占空比控制電路反饋所述輸出電壓的大小，所述占空比控制電路用于根據(jù)所述輸出電壓采樣電路的反饋而控制所述DC-DC變換電路的輸出電壓的大小，其中，所述電路還包括:電壓調(diào)節(jié)電路，
[0007]所述電壓調(diào)節(jié)電路的輸入端用于輸入電壓調(diào)節(jié)信號(hào)，電壓調(diào)節(jié)電路的輸出端與所述輸出電壓采樣電路相連，所述電壓調(diào)節(jié)電路根據(jù)所述電壓調(diào)節(jié)信號(hào)來(lái)控制升高或降低所述輸出電壓采樣電路的反饋，進(jìn)而使所述電壓輸出端輸出的電壓升高或降低。
[0008]由本發(fā)明實(shí)施例提供的一種模擬電壓源電路，由于該電路還包括:電壓調(diào)節(jié)電路，所述電壓調(diào)節(jié)電路的輸入端用于輸入電壓調(diào)節(jié)信號(hào)，電壓調(diào)節(jié)電路的輸出端與所述輸出電壓采樣電路相連，所述電壓調(diào)節(jié)電路根據(jù)所述電壓調(diào)節(jié)信號(hào)來(lái)控制升高或降低所述輸出電壓采樣電路的反饋，進(jìn)而使所述電壓輸出端輸出的電壓升高或降低，因此，本發(fā)明實(shí)施例提供的模擬電壓源電路，在接收到系統(tǒng)指示面板降低背光或進(jìn)行PSR輸出的CON信號(hào)時(shí)，能夠調(diào)節(jié)液晶面板模擬電壓源輸出的電壓，進(jìn)而降低液晶面板的功耗。
[0009]較佳地，所述輸出電壓采樣電路包括串聯(lián)連接于所述電壓輸出端與接地點(diǎn)之間的第一電阻和第二電阻，所述第一電阻與電壓輸出端相連，所述第二電阻與接地點(diǎn)相連，所述占空比控制電路從所述第一電阻與所述第二電阻之間的連接點(diǎn)提取電壓反饋，所述電壓調(diào)節(jié)電路具有兩個(gè)輸出端，分別與所述第一電阻的兩端相連。
[0010]這樣，由于輸出電壓采樣電路包括串聯(lián)連接于所述電壓輸出端與接地點(diǎn)之間的第一電阻和第二電阻，所述第一電阻與電壓輸出端相連，所述第二電阻與接地點(diǎn)相連，所述占空比控制電路從所述第一電阻與所述第二電阻之間的連接點(diǎn)提取電壓反饋，所述電壓調(diào)節(jié)電路具有兩個(gè)輸出端，分別與所述第一電阻的兩端相連，在實(shí)際電路設(shè)計(jì)中方便、簡(jiǎn)單。
[0011]較佳地，所述電壓調(diào)節(jié)電路包括第三電阻和開(kāi)關(guān)器件，所述開(kāi)關(guān)器件的控制極輸入有所述電壓調(diào)節(jié)信號(hào)，另兩極分別與所述第一電阻的第一端和所述第三電阻的第一端相連；所述第三電阻的第二端與所述第一電阻的第二端相連。
[0012]這樣，電壓調(diào)節(jié)電路包括第三電阻和開(kāi)關(guān)器件，在實(shí)際電路設(shè)計(jì)中方便、簡(jiǎn)單。
[0013]較佳地，所述開(kāi)關(guān)器件為晶體管，所述晶體管的柵極與所述電壓調(diào)節(jié)信號(hào)輸入端相連，源極與所述第三電阻的第一端相連，漏極與所述第一電阻的第一端相連。
[0014]這樣，當(dāng)開(kāi)關(guān)器件為晶體管時(shí)，在實(shí)際電路設(shè)計(jì)中簡(jiǎn)單、易行。
[0015]較佳地，所述輸出電壓采樣電路包括串聯(lián)連接于所述電壓輸出端與所述電壓調(diào)節(jié)電路之間的第一電阻和第二電阻，所述第一電阻與電壓輸出端相連，所述第二電阻與所述電壓調(diào)節(jié)電路相連，所述占空比控制電路從所述第一電阻與所述第二電阻之間的連接點(diǎn)提取電壓反饋，所述電壓調(diào)節(jié)電路具有兩個(gè)輸出端，分別與所述第二電阻的靠近接地點(diǎn)的一端以及接地點(diǎn)相連。
[0016]這樣，由于輸出電壓采樣電路包括串聯(lián)連接于所述電壓輸出端與所述電壓調(diào)節(jié)電路之間的第一電阻和第二電阻，所述第一電阻與電壓輸出端相連，所述第二電阻與所述電壓調(diào)節(jié)電路相連，所述占空比控制電路從所述第一電阻與所述第二電阻之間的連接點(diǎn)提取電壓反饋，所述電壓調(diào)節(jié)電路具有兩個(gè)輸出端，分別與所述第二電阻的靠近接地點(diǎn)的一端以及接地點(diǎn)相連，在實(shí)際電路設(shè)計(jì)中方便、簡(jiǎn)單易行。
[0017]較佳地，所述電壓調(diào)節(jié)電路包括第三電阻和開(kāi)關(guān)器件，所述開(kāi)關(guān)器件的控制極輸入有所述電壓調(diào)節(jié)信號(hào)，另兩極分別與所述第二電阻的靠近接地點(diǎn)的一端和所述接地點(diǎn)相連；所述第三電阻的第一端與所述第二電阻的靠近接地點(diǎn)的一端相連，所述第三電阻的第二端與所述接地點(diǎn)相連。
[0018]這樣，電壓調(diào)節(jié)電路包括第三電阻和開(kāi)關(guān)器件，在實(shí)際電路設(shè)計(jì)中方便、簡(jiǎn)單。
[0019]較佳地，所述開(kāi)關(guān)器件為晶體管，所述晶體管的柵極與所述電壓調(diào)節(jié)信號(hào)輸入端相連，源極與所述第三電阻的第一端相連，漏極與所述接地點(diǎn)相連。
[0020]這樣，當(dāng)開(kāi)關(guān)器件為晶體管時(shí)，在實(shí)際電路設(shè)計(jì)中簡(jiǎn)單、易行。
[0021]較佳地，當(dāng)所述晶體管為N型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述N型薄膜晶體管關(guān)閉，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述N型薄膜晶體管導(dǎo)通。
[0022]這樣，當(dāng)所述晶體管為N型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述N型薄膜晶體管關(guān)閉，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述N型薄膜晶體管導(dǎo)通，在實(shí)際電路中方便、簡(jiǎn)單。
[0023]較佳地，當(dāng)所述晶體管為P型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述P型薄膜晶體管導(dǎo)通，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述P型薄膜晶體管關(guān)閉。
[0024]這樣，當(dāng)所述晶體管為P型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述P型薄膜晶體管導(dǎo)通，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述P型薄膜晶體管關(guān)閉，在實(shí)際電路中方便、簡(jiǎn)單。
[0025]較佳地，所述電壓調(diào)節(jié)電路集成于所述占空比控制電路內(nèi)部。
[0026]這樣，將電壓調(diào)節(jié)電路集成于所述占空比控制電路內(nèi)部，在實(shí)際應(yīng)用中方便、簡(jiǎn)單。
[0027]本發(fā)明實(shí)施例還提供了 一種顯示裝置，所述裝置包括上述的模擬電壓源電路。
[0028]由本發(fā)明實(shí)施例提供的顯示裝置，由于該裝置包括上述的模擬電壓源電路，因此，本發(fā)明實(shí)施例提供的顯示裝置能夠降低功耗。
【專利附圖】

【附圖說(shuō)明】
[0029]圖1為本發(fā)明實(shí)施例提供的一種模擬電壓源電路結(jié)構(gòu)示意圖；
[0030]圖2為本發(fā)明實(shí)施例提供的另一種模擬電壓源電路結(jié)構(gòu)示意圖；
[0031]圖3為本發(fā)明實(shí)施例提供的第三種模擬電壓源電路結(jié)構(gòu)示意圖；
[0032]圖4 (a)、4 (b)和4 (C)分別為圖3的模擬電壓源電路的電壓調(diào)節(jié)信號(hào)、反饋電壓Vfb和輸出電壓的時(shí)序圖。
【具體實(shí)施方式】
[0033]本發(fā)明實(shí)施例提供了一種模擬電壓源電路及顯示裝置，用以調(diào)節(jié)液晶面板模擬電壓源輸出的電壓，進(jìn)而降低液晶面板的功耗。
[0034]如圖1所示，本發(fā)明具體實(shí)施例提供了一種模擬電壓源電路，所述電路包括:電壓輸入端Vin、DC-DC變換電路10、電壓輸出端AVDD、占空比控制電路11和輸出電壓采樣電路12，所述輸出電壓采樣電路12用于向所述占空比控制電路11反饋所述輸出電壓的大小，所述占空比控制電路11用于根據(jù)所述輸出電壓采樣電路12的反饋而控制所述DC-DC變換電路10的輸出電壓的大小，其中，所述電路還包括:電壓調(diào)節(jié)電路13，
[0035]所述電壓調(diào)節(jié)電路13的輸入端用于輸入電壓調(diào)節(jié)信號(hào)，電壓調(diào)節(jié)電路13的輸出端與所述輸出電壓采樣電路12相連，所述電壓調(diào)節(jié)電路13根據(jù)所述電壓調(diào)節(jié)信號(hào)來(lái)控制升高或降低所述輸出電壓采樣電路12的反饋，進(jìn)而使所述電壓輸出端AVDD輸出的電壓升高或降低。本發(fā)明具體實(shí)施例中液晶面板由正常工作狀態(tài)到節(jié)能工作狀態(tài)時(shí)，電壓輸出端AVDD輸出的電壓降低，由節(jié)能工作狀態(tài)到正常工作狀態(tài)時(shí)，電壓輸出端AVDD輸出的電壓升聞。
[0036]下面結(jié)合附圖詳細(xì)介紹本發(fā)明具體實(shí)施例提供的模擬電壓源電路由正常工作狀態(tài)到節(jié)能工作狀態(tài)時(shí)，電壓輸出端輸出的電壓降低的方法。
[0037]如圖1所示，本發(fā)明具體實(shí)施例提供的一種模擬電壓源電路中的DC-DC變換電路10、占空比控制電路11以及輸出電壓采樣電路12為目前常用的生成穩(wěn)定的AVDD電壓的電路，其中DC-DC變換電路10包括電感線圈L、二極管D和電容C，電感線圈L、二極管D和電容C構(gòu)成DC-DC變換電路10的主回路，占空比控制電路11中的引腳LX為脈沖寬度調(diào)制(Pulse width modulation, PWM)信號(hào)的引腳，引腳LX輸出的PWM信號(hào)與電感線圈L進(jìn)行耦合作用，并根據(jù)輸出電壓采樣電路12的反饋而控制DC-DC變換電路10的輸出電壓的大小；占空比控制電路11中的引腳FB為電壓采樣回路的引腳，輸出電壓采樣電路12用于向占空比控制電路11反饋輸出電壓的大??；占空比控制電路11通過(guò)引腳PGND接地。DC-DC變換電路10、占空比控制電路11以及輸出電壓采樣電路12與現(xiàn)有技術(shù)相同，因此其具體的工作原理也與現(xiàn)有技術(shù)相同，在此不予贅述。本發(fā)明具體實(shí)施例中的電壓調(diào)節(jié)電路13的輸入端與用于輸入電壓調(diào)節(jié)信號(hào)的輸入端CON相連，電壓調(diào)節(jié)電路13的輸出端與輸出電壓采樣電路12相連，電壓調(diào)節(jié)電路13根據(jù)所述電壓調(diào)節(jié)信號(hào)來(lái)控制升高或降低所述輸出電壓米樣電路12的反饋，進(jìn)而使電壓輸出端AVDD輸出的電壓升聞或降低。輸出電壓米樣電路12包括串聯(lián)連接于電壓輸出端AVDD與接地點(diǎn)之間的第一電阻Rl和第二電阻R2，第一電阻Rl與電壓輸出端AVDD相連，第二電阻R2與接地點(diǎn)相連，占空比控制電路11從第一電阻Rl與第二電阻R2之間的連接點(diǎn)提取電壓反饋，電壓調(diào)節(jié)電路13具有兩個(gè)輸出端，分別與第一電阻Rl的兩端相連。具體地，本發(fā)明具體實(shí)施例中的電壓調(diào)節(jié)電路13包括第三電阻R3和開(kāi)關(guān)器件Q，所述開(kāi)關(guān)器件Q的控制極與所述電壓調(diào)節(jié)信號(hào)輸入端CON相連，另兩極分別與所述第一電阻Rl的第一端NI和第三電阻R3的第一端N2相連；所述第三電阻R3的第二端N3與所述第一電阻的第二端N4相連，本發(fā)明具體實(shí)施例中的開(kāi)關(guān)器件Q為晶體管Q，晶體管Q的柵極與所述電壓調(diào)節(jié)信號(hào)輸入端CON相連，源極與所述第三電阻R3的第一端N2相連，漏極與所述第一電阻Rl的第一端NI相連。當(dāng)晶體管Q為N型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述N型薄膜晶體管關(guān)閉，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述N型薄膜晶體管導(dǎo)通；當(dāng)所述晶體管Q為P型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述P型薄膜晶體管導(dǎo)通，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述P型薄膜晶體管關(guān)閉。
[0038]本發(fā)明具體實(shí)施例中的晶體管Q以N型薄膜晶體管為例進(jìn)行介紹，用于輸入電壓調(diào)節(jié)信號(hào)的輸入端CON輸入的電壓調(diào)節(jié)信號(hào)來(lái)自液晶面板的系統(tǒng)端，本發(fā)明具體實(shí)施例中的電壓調(diào)節(jié)信號(hào)輸入端CON輸入的電壓調(diào)節(jié)信號(hào)為低電平信號(hào)或高電平信號(hào)，當(dāng)電壓調(diào)節(jié)信號(hào)為低電平信號(hào)時(shí)，晶體管Q關(guān)閉，電壓調(diào)節(jié)電路13不工作，此時(shí)本發(fā)明具體實(shí)施例提供的模擬電壓源電路與現(xiàn)有技術(shù)的模擬電壓源電路相同，其AVDD輸出端輸出的電壓計(jì)算公式為=Vavdd = (1+R1R2)*Vfb。當(dāng)電壓調(diào)節(jié)信號(hào)為高電平信號(hào)時(shí)，晶體管Q導(dǎo)通，電壓調(diào)節(jié)電路13開(kāi)始工作，此時(shí)，第三電阻R3與第一電阻Rl并聯(lián)連接，之后再與第二電阻R2串聯(lián)連接，此時(shí)本發(fā)明具體實(shí)施例提供的模擬電壓源電路中AVDD輸出端輸出的電壓發(fā)生變化，計(jì)算公式為:VAVDD = (1+(R1//R3)R2)*VFB，其中:R1//R3表示第一電阻Rl和第三電阻R3并聯(lián)后的電阻值。圖1中占空比控制電路11的引腳FB為電壓采樣回路的引腳，用于接收第二電阻R2兩端反饋的電壓Vfb，如果接收到的反饋電壓Vfb與占空比控制電路11中預(yù)先設(shè)定的反饋電壓基準(zhǔn)電壓不同，則通過(guò)占空比控制電路11調(diào)節(jié)接收到的反饋電壓Vfb，使得反饋電壓Vfb的值保持不變。由于第一電阻Rl和第三電阻R3并聯(lián)后的電阻值R1//R3小于第一電阻 Rl 的電阻值 Rl，通過(guò)比較公式 Vavdd= (1+R1R2)*Vfb 和 Vavdd = (1+(R1//R3)R2)*VFB，得到經(jīng)過(guò)本發(fā)明具體實(shí)施例的電壓調(diào)節(jié)電路13調(diào)節(jié)后，AVDD輸出端輸出的電壓值比現(xiàn)有技術(shù)中AVDD輸出端輸出的電壓值小。本發(fā)明具體實(shí)施例提供的一種模擬電壓源電路可以實(shí)時(shí)可控的調(diào)節(jié)AVDD輸出端輸出的電壓值，具體地，可以將本發(fā)明具體實(shí)施例的電壓調(diào)節(jié)電路13中的第三電阻R3的阻值的取值范圍可以設(shè)置為50ΚΩ-1OOKΩ，本發(fā)明具體實(shí)施例提供的一種模擬電壓源電路可以通過(guò)液晶面板系統(tǒng)端調(diào)節(jié)用于輸入電壓調(diào)節(jié)信號(hào)的輸入端CON輸入的電壓調(diào)節(jié)信號(hào)的幅值、頻率及占空比，調(diào)節(jié)后會(huì)導(dǎo)致與其連接的晶體管Q導(dǎo)通時(shí)晶體管Q兩端的模擬電阻值也不同，繼而R1//R3與R2的比值不同，導(dǎo)致AVDD輸出端輸出的電壓值不同，本發(fā)明具體實(shí)施例中對(duì)AVDD輸出端輸出的電壓降低的具體值根據(jù)系統(tǒng)或液晶面板的實(shí)際需要進(jìn)行調(diào)整。
[0039]如圖2所示，本發(fā)明具體實(shí)施例提供的另一種模擬電壓源電路，輸出電壓采樣電路12包括串聯(lián)連接于電壓輸出端AVDD與電壓調(diào)節(jié)電路13之間的第一電阻Rl和第二電阻R2，第一電阻Rl與電壓輸出端AVDD相連，第二電阻R2與電壓調(diào)節(jié)電路13相連，占空比控制電路11從第一電阻Rl與第二電阻R2之間的連接點(diǎn)提取電壓反饋，電壓調(diào)節(jié)電路13具有兩個(gè)輸出端，分別與第二電阻R2的靠近接地點(diǎn)的一端以及接地點(diǎn)相連。具體地，本發(fā)明具體實(shí)施例中的電壓調(diào)節(jié)電路13包括第三電阻R3和開(kāi)關(guān)器件Q，所述開(kāi)關(guān)器件Q的控制極與所述電壓調(diào)節(jié)信號(hào)輸入端CON相連，另兩極分別與所述第二電阻R2的靠近接地點(diǎn)的一端N5和所述接地點(diǎn)相連；所述第三電阻R3的第一端N6與所述第二電阻R2的靠近接地點(diǎn)的一端N5相連，所述第三電阻R3的第二端N7與所述接地點(diǎn)相連，本發(fā)明具體實(shí)施例中的開(kāi)關(guān)器件Q為晶體管Q，晶體管Q的柵極與所述電壓調(diào)節(jié)信號(hào)輸入端CON相連，源極與所述第三電阻R3的第一端N6相連，漏極與所述接地點(diǎn)相連。當(dāng)晶體管Q為N型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述N型薄膜晶體管關(guān)閉，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述N型薄膜晶體管導(dǎo)通；當(dāng)所述晶體管Q為P型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述P型薄膜晶體管導(dǎo)通，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述P型薄膜晶體管關(guān)閉。
[0040]本發(fā)明具體實(shí)施例中的晶體管Q以N型薄膜晶體管為例進(jìn)行介紹，用于輸入電壓調(diào)節(jié)信號(hào)的輸入端CON輸入的電壓調(diào)節(jié)信號(hào)來(lái)自液晶面板的系統(tǒng)端，本發(fā)明具體實(shí)施例中的電壓調(diào)節(jié)信號(hào)輸入端CON輸入的電壓調(diào)節(jié)信號(hào)為低電平信號(hào)或高電平信號(hào)，當(dāng)電壓調(diào)節(jié)信號(hào)為高電平信號(hào)時(shí)，晶體管Q導(dǎo)通，此時(shí)本發(fā)明具體實(shí)施例提供的模擬電壓源電路與現(xiàn)有技術(shù)的模擬電壓源電路相同，其AVDD輸出端輸出的電壓計(jì)算公式為:VAVDD =(1+R1R2)*Vfb。當(dāng)電壓調(diào)節(jié)信號(hào)為低電平信號(hào)時(shí)，晶體管Q關(guān)閉，此時(shí)，第三電阻R3與第二電阻R2串聯(lián)連接，之后再與第一電阻Rl串聯(lián)連接，此時(shí)本發(fā)明具體實(shí)施例提供的模擬電壓源電路中AVDD輸出端輸出的電壓發(fā)生變化，計(jì)算公式為:VAVDD = (1+R1(R2+R3))*Vf。B圖2中占空比控制電路11的引腳FB為電壓采樣回路的引腳，用于接收第二電阻R2與第三電阻串聯(lián)后反饋的電壓Vfb，如果接收到的反饋電壓Vfb與占空比控制電路11中預(yù)先設(shè)定的反饋電壓基準(zhǔn)電壓不同，則通過(guò)占空比控制電路11調(diào)節(jié)接收到的反饋電壓Vfb，使得反饋電壓Vfb 的值保持不變。通過(guò)比較公式 Vavdd = (1+R1R2) *VFB 和 Vavdd = (1+R1 (R2+R3)) *VFB，得到經(jīng)過(guò)本發(fā)明具體實(shí)施例的電壓調(diào)節(jié)電路13調(diào)節(jié)后，AVDD輸出端輸出的電壓值比現(xiàn)有技術(shù)中AVDD輸出端輸出的電壓值小。本發(fā)明具體實(shí)施例提供的一種模擬電壓源電路可以實(shí)時(shí)可控的調(diào)節(jié)AVDD輸出端輸出的電壓值，具體地，可以將本發(fā)明具體實(shí)施例的電壓調(diào)節(jié)電路13中的第三電阻R3的阻值的取值范圍可以設(shè)置為50ΚΩ-100ΚΩ。本發(fā)明具體實(shí)施例中對(duì)AVDD輸出端輸出的電壓降低的具體值根據(jù)系統(tǒng)或液晶面板的實(shí)際需要進(jìn)行調(diào)整。
[0041]在液晶面板的實(shí)際應(yīng)用中，AVDD輸出端輸出的電壓降低之后,液晶面板顯不的圖像品質(zhì)也會(huì)降低，如圖像色彩或Ga_a特性會(huì)變差，甚至出現(xiàn)圖像異常。因此，需要在保證AVDD輸出端輸出的電壓降低后能夠使得液晶面板正常顯示的前提下，根據(jù)系統(tǒng)及客戶對(duì)液晶面板顯示的圖像的要求，通過(guò)本發(fā)明具體實(shí)施例的電壓調(diào)節(jié)電路13進(jìn)行調(diào)節(jié)。
[0042]如圖3所示，本發(fā)明具體實(shí)施例還提供了另一種模擬電壓源電路。將電壓調(diào)節(jié)電路13設(shè)置于占空比控制電路11內(nèi)部，其中電壓調(diào)節(jié)電路13內(nèi)部設(shè)置有接收和識(shí)別實(shí)時(shí)傳入到電壓調(diào)節(jié)電路13中的電壓調(diào)節(jié)信號(hào)的接收識(shí)別模塊20，用于輸入電壓調(diào)節(jié)信號(hào)的輸入端CON通過(guò)占空比控制電路11的引腳輸入到電壓調(diào)節(jié)電路13內(nèi)的接收識(shí)別模塊20，本發(fā)明具體實(shí)施例中用于輸入電壓調(diào)節(jié)信號(hào)的輸入端CON輸入到電壓調(diào)節(jié)電路13中的電壓調(diào)節(jié)信號(hào)的時(shí)序圖如圖4 Ca)所示，通過(guò)電壓調(diào)節(jié)電路13內(nèi)部的接收識(shí)別模塊20將電壓調(diào)節(jié)信號(hào)的幅值、占空比或頻率計(jì)算轉(zhuǎn)換后輸出控制占空比控制電路11基準(zhǔn)電壓的調(diào)節(jié)信號(hào)，進(jìn)而改變占空比控制電路11的基準(zhǔn)電壓值，基準(zhǔn)電壓值改變后電壓調(diào)節(jié)電路13內(nèi)的反饋調(diào)節(jié)模塊21將對(duì)接收到的反饋電壓Vfb進(jìn)行調(diào)節(jié)，使得調(diào)節(jié)后的反饋電壓Vfb與通過(guò)本發(fā)明具體實(shí)施例中的接收識(shí)別模塊20調(diào)節(jié)后的基準(zhǔn)電壓相同，反饋電壓Vfb變化后的時(shí)序圖如圖4 (b)所示，根據(jù)上面的描述，AVDD輸出端輸出的電壓的計(jì)算公式為:VAVDD =(1+R1R2) *VFB，由于Vfb發(fā)生變化，則AVDD輸出端輸出的電壓也會(huì)發(fā)生變化，此時(shí)AVDD輸出端輸出的電壓的時(shí)序圖如圖4 (c)所示。
[0043]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種模擬電壓源電路，包括:電壓輸入端、DC-DC變換電路、電壓輸出端、占空比控制電路和輸出電壓采樣電路，所述輸出電壓采樣電路用于向所述占空比控制電路反饋所述輸出電壓的大小，所述占空比控制電路用于根據(jù)所述輸出電壓采樣電路的反饋而控制所述DC-DC變換電路的輸出電壓的大小，其特征在于，所述電路還包括:電壓調(diào)節(jié)電路， 所述電壓調(diào)節(jié)電路的輸入端用于輸入電壓調(diào)節(jié)信號(hào)，電壓調(diào)節(jié)電路的輸出端與所述輸出電壓采樣電路相連，所述電壓調(diào)節(jié)電路根據(jù)所述電壓調(diào)節(jié)信號(hào)來(lái)控制升高或降低所述輸出電壓采樣電路的反饋，進(jìn)而使所述電壓輸出端輸出的電壓升高或降低。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述輸出電壓采樣電路包括串聯(lián)連接于所述電壓輸出端與接地點(diǎn)之間的第一電阻和第二電阻，所述第一電阻與電壓輸出端相連，所述第二電阻與接地點(diǎn)相連，所述占空比控制電路從所述第一電阻與所述第二電阻之間的連接點(diǎn)提取電壓反饋，所述電壓調(diào)節(jié)電路具有兩個(gè)輸出端，分別與所述第一電阻的兩端相連。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述電壓調(diào)節(jié)電路包括第三電阻和開(kāi)關(guān)器件，所述開(kāi)關(guān)器件的控制極輸入有所述電壓調(diào)節(jié)信號(hào)，另兩極分別與所述第一電阻的第一端和所述第三電阻的第一端相連；所述第三電阻的第二端與所述第一電阻的第二端相連。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述開(kāi)關(guān)器件為晶體管，所述晶體管的柵極與所述電壓調(diào)節(jié)信號(hào)輸入端相連，源極與所述第三電阻的第一端相連，漏極與所述第一電阻的第一端相連。
5.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述輸出電壓采樣電路包括串聯(lián)連接于所述電壓輸出端與所述電壓調(diào)節(jié)電路之間的第一電阻和第二電阻，所述第一電阻與電壓輸出端相連，所述第二電阻與所述電壓調(diào)節(jié)電路相連，所述占空比控制電路從所述第一電阻與所述第二電阻之間的連接點(diǎn)提取電壓反饋，所述電壓調(diào)節(jié)電路具有兩個(gè)輸出端，分別與所述第二電阻的靠近接地點(diǎn)的一端以及接地點(diǎn)相連。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于，所述電壓調(diào)節(jié)電路包括第三電阻和開(kāi)關(guān)器件，所述開(kāi)關(guān)器件的控制極輸入有所述電壓調(diào)節(jié)信號(hào)，另兩極分別與所述第二電阻的靠近接地點(diǎn)的一端和所述接地點(diǎn)相連；所述第三電阻的第一端與所述第二電阻的靠近接地點(diǎn)的一端相連，所述第三電阻的第二端與所述接地點(diǎn)相連。
7.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述開(kāi)關(guān)器件為晶體管，所述晶體管的柵極與所述電壓調(diào)節(jié)信號(hào)輸入端相連，源極與所述第三電阻的第一端相連，漏極與所述接地點(diǎn)相連。
8.根據(jù)權(quán)利要求4或7所述的電路，其特征在于，當(dāng)所述晶體管為N型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述N型薄膜晶體管關(guān)閉，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述N型薄膜晶體管導(dǎo)通。
9.根據(jù)權(quán)利要求4或7所述的電路，其特征在于，當(dāng)所述晶體管為P型薄膜晶體管時(shí)，若所述電壓調(diào)節(jié)信號(hào)為低電平信號(hào)，所述P型薄膜晶體管導(dǎo)通，若所述電壓調(diào)節(jié)信號(hào)為高電平信號(hào)，所述P型薄膜晶體管關(guān)閉。
10.根據(jù)權(quán)利要求2到7之任一項(xiàng)所述的電路，其特征在于，所述電壓調(diào)節(jié)電路集成于所述占空比控制電路內(nèi)部。
11. 一種顯示裝置，其 特征在于，所述裝置包括權(quán)利要求1-10任一權(quán)項(xiàng)所述的電路。
【文檔編號(hào)】G09G3/36GK103943086SQ201410131409
【公開(kāi)日】2014年7月23日 申請(qǐng)日期:2014年4月2日 優(yōu)先權(quán)日:2014年4月2日
【發(fā)明者】劉曉鵬 申請(qǐng)人:合肥鑫晟光電科技有限公司, 京東方科技集團(tuán)股份有限公司