顯示裝置的鎖存電路、顯示裝置以及電子設(shè)備的制作方法
【專(zhuān)利摘要】本發(fā)明提供一種顯示裝置的鎖存電路。在為了基于N比特的數(shù)據(jù)而對(duì)存在于顯示面板的一行上的M像素的各個(gè)像素進(jìn)行驅(qū)動(dòng)，而以針對(duì)每個(gè)像素時(shí)分的方式輸出對(duì)應(yīng)M像素的量的數(shù)據(jù)的鎖存電路中，具有沿著列方向排列N個(gè)、沿著行方向排列M個(gè)，并且對(duì)1比特的數(shù)據(jù)進(jìn)行鎖存的M×N個(gè)的1比特鎖存電路。1比特鎖存電路含有：數(shù)據(jù)鎖存單位電路，其以各行不同的時(shí)刻對(duì)N比特中的任意1比特?cái)?shù)據(jù)進(jìn)行鎖存；行鎖存單位電路，其在各行中對(duì)來(lái)自數(shù)據(jù)鎖存單位電路的數(shù)據(jù)同時(shí)進(jìn)行鎖存；輸出使能元件，其基于對(duì)任意一列進(jìn)行選擇的使能信號(hào)而輸出來(lái)自行鎖存單位電路的數(shù)據(jù)。
【專(zhuān)利說(shuō)明】顯示裝置的鎖存電路、顯示裝置以及電子設(shè)備

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種顯示裝置的鎖存電路、顯示裝置以及電子設(shè)備等。

【背景技術(shù)】
[0002] 例如，在對(duì)液晶或有機(jī)EL元件等的光電元件進(jìn)行了矩陣配置的矩陣型顯示裝置 中，例如根據(jù)來(lái)自移位寄存器的移位時(shí)鐘，而通過(guò)數(shù)據(jù)鎖存電路來(lái)對(duì)經(jīng)由串行接口而依次 發(fā)送來(lái)的數(shù)據(jù)進(jìn)行鎖存。在數(shù)據(jù)鎖存電路中，鎖存有顯示面板的對(duì)應(yīng)一行的量的數(shù)據(jù)。如 果在數(shù)據(jù)鎖存電路中鎖存有對(duì)應(yīng)一行的量的全部數(shù)據(jù)，則將基于水平同步信號(hào)而同時(shí)通過(guò) 行鎖存電路對(duì)來(lái)自數(shù)據(jù)鎖存電路的對(duì)應(yīng)一行的量的數(shù)據(jù)進(jìn)行鎖存。這樣，便取得了顯示面 板的一行數(shù)據(jù)(例如，專(zhuān)利文獻(xiàn)1中的圖6?圖8)。
[0003] 首先，在分開(kāi)配置對(duì)對(duì)應(yīng)一行的量的數(shù)據(jù)依次進(jìn)行鎖存的數(shù)據(jù)鎖存電路、和同時(shí) 對(duì)對(duì)應(yīng)一行的量的數(shù)據(jù)進(jìn)行鎖存的行鎖存電路的現(xiàn)有布局中，存在如下課題，即，連接兩個(gè) 鎖存電路的配線較長(zhǎng)，從而容易受到噪聲影響。
[0004] 近年來(lái)，在例如于硅基板上形成有液晶層的LC0S面板或Si-〇LED (有機(jī)發(fā)光二極 管）面板等的顯示面板中，能夠搭載內(nèi)置了鎖存電路的驅(qū)動(dòng)器。在該情況下，鎖存電路是考 慮到被形成在顯示面板上的顯示像素的像素間距從而被形成的。在一個(gè)像素的寬度內(nèi)，配 置對(duì)向該一個(gè)像素被供給的數(shù)據(jù)進(jìn)行鎖存的鎖存元件，是為了易于配線。
[0005] 但是，在例如電子取景器（EVF)或頭戴式顯示器（HMD)等之中所使用的超小型顯 示面板中，像素間距縮小至例如2. 5微米。
[0006] 此外，一個(gè)像素的灰度比特?cái)?shù)越增多，則連接數(shù)據(jù)鎖存電路與行鎖存電路之間的 配線數(shù)也越增多。由此，鎖存電路的獨(dú)占面積將增大。
[0007] 根據(jù)以上理由，也存在如下的新的課題，S卩，在顯示面板的一個(gè)像素的寬度內(nèi)，配 置對(duì)向該一個(gè)像素供給的數(shù)據(jù)進(jìn)行鎖存的鎖存元件變得困難。
[0008] 本發(fā)明的幾種方式的目的在于，提供一種能夠通過(guò)對(duì)數(shù)據(jù)鎖存電路和行鎖存電路 的布局進(jìn)行變更，從而解決上述課題的顯示裝置的鎖存電路、顯示裝置以及電子設(shè)備。
[0009] 專(zhuān)利文獻(xiàn)
[0010] 專(zhuān)利文獻(xiàn)1 :日本特開(kāi)2004-334105號(hào)公報(bào)


【發(fā)明內(nèi)容】

[0011] (1)本發(fā)明的一個(gè)方式涉及一種顯示裝置的鎖存電路，所述顯示裝置為了基于N(N 為2以上的整數(shù)）比特的數(shù)據(jù)而對(duì)存在于顯示面板的一行上的Μ (Μ為2以上的整數(shù)）像素 的各個(gè)像素進(jìn)行驅(qū)動(dòng)，而針對(duì)每個(gè)像素以時(shí)分的方式輸出對(duì)應(yīng)Μ像素的量的數(shù)據(jù)，在所述 顯示裝置的鎖存電路中，
[0012] 具有沿著列方向排列Ν個(gè)、沿行方向排列Μ個(gè)，并且每一個(gè)均對(duì)1比特的數(shù)據(jù)進(jìn)行 鎖存的Μ X Ν個(gè)1比特鎖存電路，
[0013] 所述ΜΧΝ個(gè)1比特鎖存電路中的每一個(gè)均含有：數(shù)據(jù)鎖存單位電路，其以各行不 同的時(shí)刻對(duì)所述N比特中的任意1比特?cái)?shù)據(jù)進(jìn)行鎖存；行鎖存單位電路，其在各行中對(duì)來(lái)自 數(shù)據(jù)鎖存單位電路的數(shù)據(jù)同時(shí)進(jìn)行鎖存；輸出使能元件，其基于對(duì)任意一列進(jìn)行選擇的使 能信號(hào)而輸出來(lái)自所述行鎖存單位電路的數(shù)據(jù)。
[0014] 根據(jù)本發(fā)明的一種方式，被配置為Μ列XN行的、總計(jì)MXN個(gè)1比特鎖存電路中 的每一個(gè)均含有數(shù)據(jù)鎖存單位電路與行鎖存單位電路。這樣，由于能夠?qū)?shù)據(jù)鎖存單位電 路與行鎖存單位電路接近配置，因此能夠?qū)蓚€(gè)鎖存單位電路之間的配線設(shè)為最短。因此， 提高了數(shù)據(jù)鎖存單位電路的輸出的耐噪聲性。由此，能夠防止例如在行鎖存之前數(shù)據(jù)鎖存 單位電路的輸出受到噪聲的影響而使錯(cuò)誤數(shù)據(jù)被行鎖存的情況。即使行鎖存單位電路的輸 出配線較長(zhǎng)，也由于行鎖存后的數(shù)據(jù)到下次的行鎖存時(shí)為止是穩(wěn)定的，因此不會(huì)產(chǎn)生不良 影響。
[0015] 而且，在本發(fā)明的一種方式中，用于驅(qū)動(dòng)一個(gè)像素的Ν比特的數(shù)據(jù)被保持在一列Ν 個(gè)1比特鎖存電路中。此外，對(duì)應(yīng)Μ像素的量的各個(gè)Ν比特?cái)?shù)據(jù)被保持在Μ列的各列Ν個(gè) 的1比特鎖存電路中。而且，1比特鎖存電路能夠基于對(duì)Μ列中的任意一列進(jìn)行選擇的使能 信號(hào)，而針對(duì)每像素以時(shí)分的方式輸出對(duì)應(yīng)Μ像素的量的數(shù)據(jù)。
[0016] (2)在本發(fā)明的一種方式中，在所述ΜΧΝ個(gè)的1比特鎖存電路的每一個(gè)中，沿著所 述列方向?qū)λ鰯?shù)據(jù)鎖存單位電路與所述行鎖存單位電路進(jìn)行配置。
[0017] 通過(guò)沿著列方向來(lái)配置數(shù)據(jù)鎖存電路與行鎖存電路，從而能夠減小一列Ν個(gè)1比 特鎖存電路的寬度。
[0018] (3)在本發(fā)明的一種方式中，在所述ΜΧΝ個(gè)1比特鎖存電路中的每一個(gè)中，沿著所 述行方向?qū)λ鰯?shù)據(jù)鎖存單位電路與所述行鎖存單位電路進(jìn)行配置。
[0019] 即便如此，也由于數(shù)據(jù)鎖存單位電路與行鎖存單位電路被接近配置，因此能夠?qū)?兩個(gè)鎖存單位電路之間的配線設(shè)為最短。
[0020] ( 4 )在本發(fā)明的一種方式中，沿著所述行而配置的Μ個(gè)1比特鎖存電路共用一條輸 出線，來(lái)自沿著列方向而被排列的Ν個(gè)1比特鎖存電路的總計(jì)Ν條輸出線沿著所述列方向 而配置于被形成有所述ΜΧΝ個(gè)1比特鎖存電路的區(qū)域的上層。
[0021] 這樣，由于對(duì)于ΜX Ν個(gè)1比特鎖存電路而言使用Ν條輸出線足夠了，因此能夠使Ν 條輸出線在形成有所述ΜΧΝ個(gè)的1比特鎖存電路的區(qū)域的上層處在空間上有富余地進(jìn)行 排列。由此，能夠?qū)⒁涣笑瓊€(gè)1比特電路的行方向的排列間距設(shè)定為小于等于顯示面板的 一個(gè)像素的排列間距。
[0022] (5)在本發(fā)明的一個(gè)方式中，在所述列方向的一端處還具有對(duì)向所述數(shù)據(jù)鎖存單 位電路供給的第一鎖存信號(hào)進(jìn)行整形的第一緩沖電路，來(lái)自所述第一緩沖電路的輸出線沿 著所述列方向而配置在被形成有所述ΜΧΝ個(gè)的1比特鎖存電路的區(qū)域的上層。
[0023] 這樣，能夠向在列方向上處于分離位置的各個(gè)比特的數(shù)據(jù)鎖存單位電路供給被第 一緩沖電路整形了的第一鎖存信號(hào)。而且，能夠使來(lái)自第一緩沖電路的輸出線，在形成有所 述ΜΧΝ個(gè)的1比特鎖存電路的區(qū)域的上層處在空間上有富裕地進(jìn)行排列。
[0024] (6)在本發(fā)明的一個(gè)方式中，在所述列方向的一端處還具有對(duì)向所述行鎖存單位 電路被供給的第二鎖存信號(hào)進(jìn)行整形的第二緩沖電路，來(lái)自所述第二緩沖電路的輸出線， 沿著所述列方向而配置在被形成有所述ΜΧΝ個(gè)1比特鎖存電路的區(qū)域的上層。
[0025] 這樣，能夠向在列方向上處于分離位置的各個(gè)比特的行鎖存單位電路供給被第二 緩沖電路整形了的第二鎖存信號(hào)。而且，能夠使來(lái)自第二緩沖電路的輸出線在形成有所述 MXN個(gè)1比特鎖存電路的區(qū)域的上層處在空間上有富余地進(jìn)行排列。
[0026] (7)本發(fā)明的其他的方式為，定義了一種包含上文所述的（1)?（6)所述的鎖存電 路的顯示裝置。該顯示裝置為，針對(duì)像素而具有液晶或有機(jī)EL等光電元件的矩陣型顯示裝 置。
[0027] (8)在本發(fā)明的其他的方式中，所述鎖存電路被搭載在所述顯示面板上，并能夠?qū)?所述MXN個(gè)1比特鎖存電路在所述行方向上的排列間距設(shè)為，在所述像素在所述行方向上 的排列間距以下。
[0028] 這樣，能夠使顯示面板的行方向上的寬度小型化，而且也使在顯示面板上的從鎖 存電路向像素供給數(shù)據(jù)的配線布局變得容易。
[0029] (9)本發(fā)明的另一個(gè)其他的方式為，定義了一種包含上文所述的顯示裝置的電子 設(shè)備。作為該電子設(shè)備，例如可以列舉出電子取景器（EVF)與頭戴式顯示器（HMD)等。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0030] 圖1為表示本發(fā)明的顯示裝置的一個(gè)示例的圖。
[0031] 圖2為圖1所示的像素電路的電路圖。
[0032] 圖3為表示圖1所示的多路分配器電路的一部分的電路圖。
[0033] 圖4為表示圖1所示的數(shù)據(jù)線驅(qū)動(dòng)電路中的鎖存電路的一部分的布局圖。
[0034] 圖5為模式化地表示圖4所示的鎖存電路的R模塊內(nèi)的一比特鎖存電路的布局的 圖。
[0035] 圖6為模式化地表不相對(duì)于圖5的比較例的布局的圖。
[0036] 圖7為表示圖4所示的鎖存電路的被配置于R模塊內(nèi)的3個(gè)X6位電路的圖。
[0037] 圖8為表示構(gòu)成一位鎖存電路的數(shù)據(jù)鎖存單位電路、行鎖存單位電路以及輸出使 能元件的一個(gè)示例的電路圖。
[0038] 圖9為表示作為電子設(shè)備的一個(gè)示例的數(shù)碼相機(jī)的圖。
[0039] 圖10為作為電子設(shè)備的另外的一個(gè)示例的頭戴式顯示器的外觀圖。
[0040] 圖11為表示頭戴式顯示器的顯示裝置以及光學(xué)系統(tǒng)的圖。
[0041] 圖12為模式化地表示圖4所示的鎖存電路的R模塊內(nèi)一比特鎖存電路的其他的 布局的圖。
[0042] 圖13為模式化地表示圖4所示的鎖存電路的R模塊內(nèi)一比特鎖存電路的另外的 其他的布局的圖。

【具體實(shí)施方式】
[0043] 以下，對(duì)本發(fā)明的優(yōu)選的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。另外，在以下進(jìn)行說(shuō)明的本實(shí)施 方式中并沒(méi)有對(duì)本申請(qǐng)的權(quán)利要求書(shū)所記載的本發(fā)明的內(nèi)容進(jìn)行不當(dāng)限定，通過(guò)本實(shí)施方 式而被說(shuō)明的結(jié)構(gòu)的全部?jī)?nèi)容不一定為本發(fā)明的解決方法所必須。
[0044] 1.顯示裝置(光電裝置）
[0045] 圖1圖示了本實(shí)施方式的顯示裝置(光電裝置)10。顯示裝置10為，在晶體管基板 例如硅基板1上形成有掃描線驅(qū)動(dòng)電路20、多路分配器40、電平移位電路30、數(shù)據(jù)線驅(qū)動(dòng)電 路60以及顯示部100。
[0046] 在顯示部100上，沿著行方向（橫向)X而被配置有多個(gè)掃描線12,并且沿著列方向 (縱向)Y而配置有多個(gè)數(shù)據(jù)線14。與多個(gè)掃描線12以及多個(gè)數(shù)據(jù)線14的各一條連接的多 個(gè)像素電路110被配置為矩陣狀。
[0047] 本實(shí)施方式中，沿著一條掃描線12而連接的三個(gè)像素電路110分別對(duì)應(yīng)于R(紅)、 G (綠)、Β (藍(lán)）的像素，并且這三個(gè)像素表現(xiàn)出彩色圖像的一點(diǎn)。
[0048] 對(duì)像素電路110的一個(gè)示例進(jìn)行說(shuō)明。如圖2所示，第i行的像素電路110包含Ρ 型晶體管121?125、0LED130、和保持電容132。在像素電路110中被供給有掃描信號(hào)Gwr (i )、控制信號(hào) Gel ( i )、Gcmp ( i )、Gorst ( i )。
[0049] 驅(qū)動(dòng)晶體管121的源極與饋電線16連接，漏極經(jīng)由晶體管124而與0LED130連接， 從而對(duì)在0LED130中流動(dòng)的電流進(jìn)行控制。寫(xiě)入數(shù)據(jù)線電位(灰度電位)的晶體管122的柵 極與掃描線12連接，漏極/源極中的一個(gè)與數(shù)據(jù)線14連接，另一個(gè)與晶體管121的柵極連 接。保持電容132被連接在晶體管121的柵極線與饋電線116之間，并對(duì)晶體管121的源 極/柵極之間的電壓進(jìn)行保持。在饋電線116上被饋電有電源的高電位Vel。0LED的130 的陰極被設(shè)為共同電極，且被設(shè)定為電源的低電位Vet。
[0050] 控制信號(hào)Gcmp (i)被輸入至晶體管123的柵極，晶體管123根據(jù)控制信號(hào)Gcmp (i)而使晶體管121的柵極/漏極之間發(fā)生短路。由此，晶體管121成為二極管連接。其 結(jié)果為，晶體管121的閾值電壓被保持在保持電容132中。該期間被稱(chēng)為，對(duì)晶體管121的 閾值的偏差進(jìn)行補(bǔ)償?shù)难a(bǔ)償期間。因此，其為晶體管122被開(kāi)啟的期間，并且補(bǔ)償期間結(jié)束 后，成為數(shù)據(jù)電位被寫(xiě)入晶體管121的柵極以及保持電容132的寫(xiě)入期間。
[0051] 控制信號(hào)Gel(i)被輸入至0LED130的點(diǎn)亮控制晶體管124的柵極，點(diǎn)亮控制晶體 管124對(duì)晶體管121的漏極與0LED130的陽(yáng)極之間進(jìn)行導(dǎo)通/斷開(kāi)。控制信號(hào)Gorst (i) 被輸入至復(fù)位晶體管125的柵極，復(fù)位晶體管125根據(jù)控制信號(hào)Gorst (i)而向0LED130 的陽(yáng)極供給饋電線16的電位、即復(fù)位電位Vorst。該復(fù)位電位Vorst與共同電位Vet之差 被設(shè)置為低于0LED130的發(fā)光閾值。
[0052] 圖1所示的掃描線驅(qū)動(dòng)電路20向第i行的掃描線12供給掃描信號(hào)Gwr (i)。通 過(guò)在圖1中于沿著列方向Y延伸的數(shù)據(jù)線14與饋電線16之間配置電介質(zhì)，從而形成保持 電容50。電平移位電路30根據(jù)經(jīng)由數(shù)據(jù)線驅(qū)動(dòng)電路60以及多路分配器40而被供給的數(shù) 據(jù)信號(hào)(灰度等級(jí))，使用例如保持電容50與電平移位電路30內(nèi)的保持電容并以電容分割 方式，與晶體管121的閾值電壓相比使電平移位從而向數(shù)據(jù)線14進(jìn)行供給。由于該電容分 割方式被記載于例如日本特愿2011-228885號(hào)專(zhuān)利中，因此省略說(shuō)明。另外，本實(shí)施方式中 也并非必須采用電容分割驅(qū)動(dòng)方式。
[0053] 在圖3中圖示了多路分配器40的一個(gè)示例。圖3圖示了在處于圖1的顯示部100 的一行（i行）上的Μ (例如M=18)X3 (RGB)像素（3XM=54像素）中，每RGB以時(shí)分方式而 對(duì)數(shù)據(jù)電位進(jìn)行切換輸出的多路分配器模塊41。圖3所示的多路分配器模塊41僅被設(shè)置 了相當(dāng)于(行方向X的全部像素?cái)?shù)）+54的個(gè)數(shù)。在多路分配器40的輸入端子VR (1)中， 以時(shí)分方式從數(shù)據(jù)線驅(qū)動(dòng)電路60被輸入有用于18個(gè)R像素的數(shù)據(jù)電位。在輸入端子VG (1 )、VB (1)中，也同樣地分別以時(shí)分方式從數(shù)據(jù)線驅(qū)動(dòng)電路60被輸入有用于18個(gè)G像素、 B像素的數(shù)據(jù)電位。在輸入端子VR (1)、VG (1)、VB (1)與54條數(shù)據(jù)線之間設(shè)置有54個(gè) 開(kāi)關(guān)(傳輸門(mén)）34。54個(gè)開(kāi)關(guān)34根據(jù)選擇信號(hào)SEL(l)?SEL(18)，以各3個(gè)同時(shí)的方式被 依次開(kāi)啟。S卩，當(dāng)選擇信號(hào)SEL(l)為有效時(shí)，則將被同時(shí)寫(xiě)入構(gòu)成一個(gè)點(diǎn)的3個(gè)像素（RGB) 的數(shù)據(jù)電位。
[0054] 2.含有鎖存電路的數(shù)據(jù)線驅(qū)動(dòng)電路。
[0055] 如果用功能模塊表示數(shù)據(jù)線驅(qū)動(dòng)電路60,則如圖1所示，包括：移位寄存器；鎖存 電路，其根據(jù)來(lái)自移位寄存器的時(shí)鐘而依次對(duì)數(shù)據(jù)進(jìn)行鎖存；行鎖存電路，其同時(shí)對(duì)來(lái)自 數(shù)據(jù)鎖存電路的數(shù)據(jù)進(jìn)行鎖存；數(shù)字-模擬轉(zhuǎn)換電路，其對(duì)來(lái)自行鎖存電路的數(shù)據(jù)進(jìn)行數(shù) 字-模擬轉(zhuǎn)換，并作為灰度電壓而進(jìn)行輸出。
[0056] 本實(shí)施方式的特征在于，數(shù)據(jù)線驅(qū)動(dòng)電路60中的數(shù)據(jù)鎖存電路與行鎖存電路的 布局。另外，數(shù)據(jù)線驅(qū)動(dòng)電路60為，在半導(dǎo)體基板例如硅基板上層壓多層膜從而被形成。在 圖4之后，圖示了鎖存電路的布局。圖4圖示了將向圖3所示的多路分配器40的一部分供 給的對(duì)應(yīng)54像素量的N比特(例如N=10比特)灰度數(shù)據(jù)作為1比特?cái)?shù)字信號(hào)而進(jìn)行鎖存的 鎖存電路中的一個(gè)模塊61。
[0057] 本實(shí)施方式中，在設(shè)為N=10比特時(shí)，沿著列方向Y而設(shè)置有N個(gè)鎖存模塊61-1? 61-N (61-10)。各個(gè)鎖存模塊 61-1 ?61-N (61-10)分別具有對(duì) M (M=18)X3 (RGB)=54 比特的信號(hào)進(jìn)行鎖存的能力。如果將N=10比特的數(shù)據(jù)設(shè)為< D9 :D0 >，則鎖存模塊61-1 對(duì)例如最低位比特D0進(jìn)行鎖存，鎖存模塊61-10對(duì)最高位比特D9進(jìn)行鎖存。此外，各個(gè)鎖 存模塊61-1?61-N中的每一個(gè)同時(shí)具有依次對(duì)輸入數(shù)據(jù)進(jìn)行數(shù)據(jù)鎖存的功能、和對(duì)全部 數(shù)據(jù)進(jìn)行行鎖存的功能。關(guān)于這一點(diǎn)將在下文敘述。
[0058] 根據(jù)使能信號(hào)ENB < 17 :0 >而從各個(gè)鎖存模塊61-1?61-N的每一個(gè)中進(jìn)行選 擇，從而對(duì)18X3 (RGB)像素中的每1X3 (RGB)像素，輸出各1比特的灰度數(shù)據(jù)。比特?cái)?shù) 據(jù)輸出線從各個(gè)鎖存模塊61-1?61-N的每一個(gè)中以在列方向Y上通過(guò)下游的鎖存模塊的 上方的方式被配線。因此，鎖存模塊61的全部輸出線為N比特X3(RGB)，且被設(shè)為同時(shí)輸 出 R<9:0>，G<9:0>，B<9:0>。
[0059] 如圖4所示，在列方向Y的一端(上游端)處具有第一緩沖電路62,所述第一緩沖電 路62對(duì)時(shí)鐘CK1?CK3 (第一鎖存信號(hào)）進(jìn)行整形并輸出。第一緩沖電路62能夠包含生成 時(shí)鐘CK1?CK3的移位寄存器。從第一緩沖電路62輸出時(shí)鐘CK1?CK3的輸出線被配置 于各個(gè)鎖存模塊61-1?61-N的上層，并且時(shí)鐘CK1?CK被供給至各個(gè)鎖存模塊61-1? 61-N。
[0060] 如圖4所示，在列方向Y的一端(上游端）處還可具有第二緩沖電路63,所述第二 緩沖電路63對(duì)外部輸入的鎖存信號(hào)(第二鎖存信號(hào))LT進(jìn)行整形。另外，第一、第二緩沖電 路62、63的列方向Y上的位置可以是相反的。第二緩沖電路63能夠?qū)ν獠枯斎氲氖鼓苄?號(hào)ENB < 17 :0 >與復(fù)位信號(hào)RST進(jìn)行整形。從第二緩沖電路63輸出鎖存信號(hào)LT、使能信 號(hào)ENB < 17 :0 >以及復(fù)位信號(hào)RST的輸出線被配置于各個(gè)鎖存模塊61-1?61-N的上層， 并且時(shí)鐘CK1?CK被供給至各個(gè)鎖存模塊61-1?61-N。
[0061] 如圖5所示，各個(gè)鎖存模塊61-1?6卜N中的每一個(gè)為，對(duì)1比特的數(shù)據(jù)進(jìn)行鎖存 的1比特鎖存電路61A的集合體。如圖5所示，鎖存電路61的R模塊中，1比特鎖存電路 61A沿著列方向Y而排列有N (N=10)個(gè)，沿著行方向X排列有Μ (M=18)個(gè)，總計(jì)具有MXN (=180)個(gè)1比特鎖存電路61A。G模塊以及B模塊的每一個(gè)也同樣地被配置有MXN(=180) 個(gè)1比特鎖存電路6ΙΑ。
[0062] ΜΧΝ個(gè)1比特鎖存電路61Α中的每一個(gè)均包含數(shù)據(jù)鎖存單位電路61Β和行鎖存單 位電路61C，所述數(shù)據(jù)鎖存單位電路61Β以每各行不同的時(shí)刻對(duì)來(lái)自Ν比特中的任意1比特 數(shù)據(jù)進(jìn)行鎖存，行鎖存單位電路61C在各行同時(shí)對(duì)來(lái)自數(shù)據(jù)鎖存單位電路61Β的數(shù)據(jù)進(jìn)行 鎖存。在圖5中，通過(guò)在數(shù)據(jù)鎖存單位電路61Β上標(biāo)記陰影線，從而將其與行鎖存單位電路 61C區(qū)別表示。如此，1比特鎖存電路61Α例如可以由在列方向Υ上鄰接的數(shù)據(jù)鎖存單位電 路61Β與行鎖存單位電路61C構(gòu)成。
[0063] 圖6圖示了相對(duì)于圖5的布局的比較例。通常，與圖1的數(shù)據(jù)線驅(qū)動(dòng)電路60中所 示的功能模塊相同，在圖6中于列方向X的上游處配置有數(shù)據(jù)鎖存電路65,于列方向Υ的下 游處配置有行鎖存單位電路66。在該情況下，圖6為采用與圖5相同的方式來(lái)表示R模塊 內(nèi)的數(shù)據(jù)鎖存單位電路61Β與行鎖存單位電路61C的布局的圖。在圖6中，配置有對(duì)最低 位比特D0進(jìn)行數(shù)據(jù)鎖存的數(shù)據(jù)鎖存單位電路61Β的行61-1Β、與配置有對(duì)該最低位比特D0 進(jìn)行行鎖存的行鎖存單位電路61C的行61-1C，在列方向上是分離的。即，在對(duì)同一比特?cái)?shù) 據(jù)進(jìn)行鎖存的數(shù)據(jù)鎖存單位電路61B與行鎖存單位電路61C之間，配置有在列方向上對(duì)其 他的9比特?cái)?shù)據(jù)進(jìn)行數(shù)據(jù)鎖存的數(shù)據(jù)鎖存電路61B。
[0064] 如果對(duì)圖5的本實(shí)施方式與圖6的比較例進(jìn)行比較，則可以提出以下事項(xiàng)。首先， 在圖5的本實(shí)施方式中，1比特鎖存電路61A例如可以由在列方向Y上鄰接的數(shù)據(jù)鎖存單 位電路61B與行鎖存單位電路61C構(gòu)成。因此，數(shù)據(jù)鎖存單位電路61B與行鎖存單位電路 61C能夠通過(guò)較短的配線進(jìn)行連接。因此，即使在沿著列方向Y被配置的10個(gè)數(shù)據(jù)鎖存單 位電路61B中的鎖存時(shí)刻有所不同，也由于來(lái)自數(shù)據(jù)鎖存單位電路61B的數(shù)據(jù)是經(jīng)由較短 的配線而被輸入至行鎖存單位電路61C的，因此不易受到由其它的比特?cái)?shù)據(jù)所產(chǎn)生的噪音 的影響。因此，在行鎖存單位電路61C中錯(cuò)誤數(shù)據(jù)被鎖存的可能性較少。這一方面，在圖6 中，數(shù)據(jù)鎖存單位電路61B與行鎖存單位電路61C則必須通過(guò)較長(zhǎng)的配線進(jìn)行連接。因此， 在圖6中由于來(lái)自數(shù)據(jù)鎖存單位電路61B的數(shù)據(jù)要經(jīng)過(guò)較長(zhǎng)的配線，因此容易受到由其它 的比特?cái)?shù)據(jù)所產(chǎn)生的噪聲的影響。因此，在圖6中，在行鎖存單位電路61C中容易被鎖存有 錯(cuò)誤數(shù)據(jù)。另外，在圖5中通過(guò)行鎖存單位電路61C而被行鎖存的數(shù)據(jù)，如圖4所示越是下 位數(shù)據(jù)越要經(jīng)由較長(zhǎng)的配線而被輸出。但是，由于行鎖存被同時(shí)實(shí)施，并且行鎖存后的數(shù)據(jù) 較穩(wěn)定，因此并沒(méi)有由長(zhǎng)配線所產(chǎn)生不良影響。
[0065] 接下來(lái)，由于在圖4以及圖5中根據(jù)使能信號(hào)ENB < 17 :0>以進(jìn)行18次時(shí)分的 方式傳送數(shù)據(jù)，因此輸出線的條數(shù)為在RGB各個(gè)模塊中各N條，在圖4所示RGB的3個(gè)模 塊中N比特X3 (RGB)=3N (N=10、共30條)。在圖6中，如果想要不以進(jìn)行18次時(shí)分的 方式來(lái)傳輸數(shù)據(jù)，則在圖6所示的配線區(qū)域67中沿著行方向X排列的輸出線的條數(shù)成為Μ (Μ=18)ΧΝ (Ν=10)=180條。如果這樣，則在配線區(qū)域67中由沿著行方向X排列的輸出線 的行與間隔所占用的X方向上的長(zhǎng)度，比在X方向上密集排列的鎖存單位電路61B、61C在 X方向上的長(zhǎng)度還要長(zhǎng)。
[0066] 在此，如果將圖1所示的像素電路110的X方向上的排列間距設(shè)為2. 5 μ m，則像 素電路110的X方向上的寬度也為2.5 μ m。如果采用圖5的布局，則能夠?qū)㈡i存單位電路 61B、61C的X方向上的排列間距設(shè)定為2. 5 μ m以下。但是，在圖6的布局中，由輸出線的形 成區(qū)域的面積決定了鎖存單位電路61B、61C的X方向上的排列間距，因此無(wú)法將其設(shè)定為 2· 5 μ m以下。
[0067] 圖7圖示了例如由三個(gè)6像素鎖存電路71、72、73構(gòu)成圖4所示的鎖存電路的R模 塊的示例。在6像素鎖存電路71中，以與來(lái)自圖4的第一緩沖電路62的第一時(shí)鐘CK1 (第 一鎖存信號(hào)）同步的方式，依次對(duì)6像素的數(shù)據(jù)IN < 6 :1 >進(jìn)行數(shù)據(jù)鎖存。在6像素鎖存 電路72中，以與來(lái)自圖4的第一緩沖電路62的第二時(shí)鐘CK2 (第一鎖存信號(hào))同步的方式， 在與6像素鎖存電路71不同的時(shí)刻依次對(duì)6像素的數(shù)據(jù)IN < 6 :1 >進(jìn)行數(shù)據(jù)鎖存。在6 像素鎖存電路73中，以與來(lái)自圖4的第一緩沖電路62的第三時(shí)鐘CK3 (第一鎖存信號(hào)）同 步的方式，在與6像素鎖存電路71、72不同的時(shí)刻依次對(duì)6像素的數(shù)據(jù)IN < 6 :1 >進(jìn)行數(shù) 據(jù)鎖存。
[0068] 而且，在三個(gè)6像素鎖存電路71?73中被設(shè)為，以與來(lái)自圖4的第二緩沖電路 63的鎖存信號(hào)LT (第二鎖存時(shí)刻信號(hào)）同步的方式，同時(shí)對(duì)對(duì)應(yīng)18像素的量的R數(shù)據(jù)進(jìn) 行行鎖存。之后，根據(jù)使能信號(hào)ENB < 17 :0>以每18像素進(jìn)行時(shí)分的方式，輸出一像素 N (N=10)比特的R數(shù)據(jù)。
[0069] 圖8圖示了數(shù)據(jù)鎖存單位電路61B、行鎖存單位電路61C以及輸出使能元件61D的 一個(gè)示例。在數(shù)據(jù)鎖存單位電路61B中，當(dāng)反轉(zhuǎn)復(fù)位信號(hào)XRST為High時(shí)，以與時(shí)鐘CK同 步的方式，使1比特?cái)?shù)據(jù)IN經(jīng)由傳輸門(mén)TG1，而被保持在數(shù)據(jù)保持電路FF1中。在行鎖存單 位電路61C中，當(dāng)反轉(zhuǎn)復(fù)位信號(hào)XRST為High時(shí)，以與鎖存信號(hào)LT同步的方式，使作為來(lái)自 保持電路FF1的輸出的1比特?cái)?shù)據(jù)IN經(jīng)由傳輸門(mén)TG2,而被保持在數(shù)據(jù)保持電路FF2中。 在輸出使能元件61D中，當(dāng)使能信號(hào)ENB為High時(shí)，使來(lái)自數(shù)據(jù)保持電路FF2的1比特?cái)?shù) 據(jù)經(jīng)由傳輸門(mén)TG3而被輸出。當(dāng)反轉(zhuǎn)復(fù)位信號(hào)XRST變?yōu)長(zhǎng)ow時(shí)，數(shù)據(jù)保持電路FF1、FF2將 被復(fù)位。
[0070] 根據(jù)圖8也可知，由于連接數(shù)據(jù)鎖存單位電路61B與行鎖存單位電路61C的配線 61E能夠縮短，因此能夠降低由上文所述的噪聲所產(chǎn)生的不良影響。
[0071] 3.電子設(shè)備
[0072] 雖然圖9為表示該數(shù)碼照相機(jī)200的結(jié)構(gòu)的立體圖，但對(duì)于其與外部設(shè)備的連接 也做了簡(jiǎn)單圖示。在數(shù)碼照相機(jī)200的殼體202的背面設(shè)置有顯示裝置204,所述顯示裝 置204被應(yīng)用有使用了上文所述的有機(jī)EL的顯示裝置10。顯示裝置204成為基于由（XD (Charge Coupled Device:電荷稱(chēng)合器件）產(chǎn)生的攝像信號(hào)來(lái)進(jìn)行顯示的結(jié)構(gòu)。因此，顯示 裝置204作為顯示被攝物體的電子取景器而發(fā)揮功能。在殼體202的觀察側(cè)（圖中的背面 偵D設(shè)置有包括光學(xué)透鏡及C⑶等在內(nèi)的受光單元206。
[0073] 在此，當(dāng)攝影者對(duì)被顯示在顯示裝置204上的被攝物體圖像進(jìn)行確認(rèn)，并按下快 門(mén)按鈕208時(shí)，該時(shí)間點(diǎn)的CCD的攝像信號(hào)被傳送并儲(chǔ)存于電路基板210的存儲(chǔ)器中。
[0074] 在該數(shù)碼照相機(jī)200中，在殼體202的側(cè)面上設(shè)置有影像信號(hào)輸出端子212、和數(shù) 據(jù)通信用的輸入輸出端子214。分別根據(jù)需要，而在影像信號(hào)輸出端子212上連接有電視監(jiān) 視器230,在數(shù)據(jù)通信用的輸入輸出端子214上連接有個(gè)人計(jì)算機(jī)240。而且，通過(guò)規(guī)定的 操作，從而使被存儲(chǔ)于電路基板210的存儲(chǔ)器中的攝像信號(hào)向電視監(jiān)視器230或個(gè)人計(jì)算 機(jī)240輸出。
[0075] 圖10以及圖11圖示了頭戴式顯示器300。頭戴式顯示器300與眼鏡相同具有鏡 腿310、鼻梁架320、鏡片301L、301R。在鼻梁架320的內(nèi)側(cè)設(shè)置有左眼用的顯示裝置10L和 右眼用的顯示裝置10R。作為這些顯示裝置10L、10R而能夠應(yīng)用圖1所示的顯示裝置10。
[0076] 被顯示在顯示裝置10L、10R上的圖像經(jīng)由光學(xué)透鏡302L、302R以及半透鏡303L、 303R而入射到兩眼中。通過(guò)以伴隨有視差的方式而設(shè)定左眼、右眼用圖像，從而能夠進(jìn)行 3D顯示。另外，由于半透鏡303U303R會(huì)使外部光線透射，因此不會(huì)妨礙配戴者的視野。
[0077] 另外，雖然以上述方式對(duì)本實(shí)施方式進(jìn)行了詳細(xì)說(shuō)明，但本領(lǐng)域技術(shù)人員能夠很 容易理解在實(shí)質(zhì)上不脫離本發(fā)明的特征部分以及效果的多種改變。因此，這些改變例全部 被包含在本發(fā)明的保護(hù)范圍內(nèi)。例如，在說(shuō)明書(shū)或附圖中至少出現(xiàn)一次的用語(yǔ)，可以替換為 與之不同的用語(yǔ)。此外，鎖存電路、顯示裝置、電子設(shè)備等的結(jié)構(gòu)、動(dòng)作也不限定于通過(guò)本實(shí) 施方式中而說(shuō)明了的結(jié)構(gòu)、動(dòng)作，可以實(shí)施各種改變。
[0078] 例如，構(gòu)成1比特鎖存電路61A的數(shù)據(jù)鎖存單位電路61B以及行鎖存單位電路 61C，并不限定于如圖5所示的使它們?cè)诹蟹较験上鄰接的方式。如圖12以及圖13所示， 也可以使數(shù)據(jù)鎖存單位電路61B以及行鎖存單位電路61C在行方向X上鄰接。雖然在該情 況下，1比特鎖存電路61A的在列方向Y上的排列間距大于圖5中的排列間距，但除了這一 點(diǎn)以外，能夠?qū)崿F(xiàn)與圖5相同的效果。
[0079] 符號(hào)的說(shuō)明
[0080] 1、顯示面板；10、顯示裝置；12、掃描線；14、數(shù)據(jù)線；60、數(shù)據(jù)線驅(qū)動(dòng)電路；61、鎖存 電路；61A、1比特鎖存電路；61B、數(shù)據(jù)鎖存單位電路；61C、行鎖存單位電路；61D、輸出使能 元件；62、第一緩沖電路；63、第二緩沖電路；100、顯示部；110、像素電路；200、300、電子設(shè) 備；CK1?CK3、第一鎖存信號(hào)；ENB、使能信號(hào)；LT、第二鎖存信號(hào)；N、一個(gè)像素的比特?cái)?shù)；M、 同時(shí)被行鎖存的像素?cái)?shù)；X、行方向；Y、列方向。
【權(quán)利要求】
1. 一種顯示裝置的鎖存電路，所述顯示裝置為了基于N比特的數(shù)據(jù)對(duì)存在于顯示面板 的一行上的Μ像素的各個(gè)像素進(jìn)行驅(qū)動(dòng)，而針對(duì)每個(gè)像素以時(shí)分的方式輸出對(duì)應(yīng)Μ像素的 量的數(shù)據(jù)，其中，Ν為2以上的整數(shù)，Μ為2以上的整數(shù)，所述顯示裝置的鎖存電路的特征在 于， 具有沿著列方向排列Ν個(gè)、沿著行方向排列Μ個(gè)，并且每一個(gè)均對(duì)1比特的數(shù)據(jù)進(jìn)行鎖 存的ΜΧΝ個(gè)1比特鎖存電路， 所述ΜΧΝ個(gè)1比特鎖存電路中的每一個(gè)均包括： 數(shù)據(jù)鎖存單位電路，其以每行不同的時(shí)刻對(duì)所述Ν比特中的任意1比特?cái)?shù)據(jù)進(jìn)行鎖 存； 行鎖存單位電路，其在各行中對(duì)來(lái)自數(shù)據(jù)鎖存單位電路的數(shù)據(jù)同時(shí)進(jìn)行鎖存； 輸出使能元件，其基于對(duì)任意一列進(jìn)行選擇的使能信號(hào)而輸出來(lái)自所述行鎖存單位電 路的數(shù)據(jù)。
2. 如權(quán)利要求1所述的顯示裝置的鎖存電路，其特征在于， 在所述ΜΧΝ個(gè)1比特鎖存電路中的每一個(gè)中，所述數(shù)據(jù)鎖存單位電路與所述行鎖存單 位電路沿著所述列方向而配置。
3. 如權(quán)利要求1所述的顯示裝置的鎖存電路，其特征在于， 在所述MX Ν個(gè)1比特鎖存電路中的每一個(gè)中，所述數(shù)據(jù)鎖存單位電路與所述行鎖存單 位電路沿著所述行方向而配置。
4. 如權(quán)利要求1至3中任一項(xiàng)所述的顯示裝置的鎖存電路，其特征在于， 沿著所述行方向而配置的Μ個(gè)1比特鎖存電路共用一條輸出線，來(lái)自沿著所述列方向 而排列的Ν個(gè)1比特鎖存電路的總計(jì)Ν條輸出線，沿著所述列方向而被配置于形成有所述 ΜΧΝ個(gè)1比特鎖存電路的區(qū)域的上層。
5. 如權(quán)利要求4所述的顯示裝置的鎖存電路，其特征在于， 在所述列方向的一端處還具有對(duì)向所述數(shù)據(jù)鎖存單位電路供給的第一鎖存信號(hào)進(jìn)行 整形的第一緩沖電路，來(lái)自所述第一緩沖電路的輸出線沿著所述列方向而被配置于形成有 所述ΜΧΝ個(gè)1比特鎖存電路的區(qū)域的上層。
6. 如權(quán)利要求4或5所述的顯示裝置的鎖存電路，其特征在于， 在所述列方向的一端處還具有對(duì)向所述行鎖存單位電路供給的第二鎖存信號(hào)進(jìn)行整 形的第二緩沖電路，來(lái)自所述第二緩沖電路的輸出線沿著所述列方向而被配置于形成有所 述Ν個(gè)1比特鎖存電路的區(qū)域的上層。
7. -種顯示裝置，其特征在于， 包含權(quán)利要求1至6中的任一項(xiàng)所述的鎖存電路。
8. 如權(quán)利要求7所述的顯示裝置，其特征在于， 所述鎖存電路被搭載在所述顯示面板上，所述Μ X Ν個(gè)1比特鎖存電路在所述行方向上 的排列間距為，所述像素在所述行方向上的排列間距以下。
9. 一種電子設(shè)備，其特征在于， 包含權(quán)利要求7或8所述的顯示裝置。
【文檔編號(hào)】G09G3/20GK104064135SQ201410108903
【公開(kāi)日】2014年9月24日 申請(qǐng)日期:2014年3月21日 優(yōu)先權(quán)日:2013年3月22日
【發(fā)明者】野村猛 申請(qǐng)人:精工愛(ài)普生株式會(huì)社