電光裝置的數(shù)據(jù)線驅(qū)動電路、電光裝置及電子設(shè)備的制造方法
【專利摘要】本發(fā)明提供電光裝置的數(shù)據(jù)線驅(qū)動電路、電光裝置及電子設(shè)備。在向設(shè)置在1列～n列的各數(shù)據(jù)線供給數(shù)據(jù)信號Vx[1]～Vx[n]的數(shù)據(jù)線驅(qū)動電路中，在與n列對應(yīng)的移位寄存器的n級的單位電路Un的后級，設(shè)置n+1級～n+3級的單位電路Un+1～單位電路Un+3，將傳送到了n級的啟動脈沖SP進(jìn)而從n+1級傳送到n+3級。通過OR門GT3取得從n+1級傳送到n+3級為止的啟動脈沖SP的邏輯和，生成脈沖寬度比啟動脈沖SP寬的鎖存脈沖LAT。使根據(jù)采樣信號鎖存到了第1鎖存電路的數(shù)據(jù)信號Vx[1]～Vx[n]根據(jù)鎖存脈沖LAT一齊鎖存在第2鎖存電路。
【專利說明】
電光裝置的數(shù)據(jù)線驅(qū)動電路、電光裝置及電子設(shè)備
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電光裝置的數(shù)據(jù)線驅(qū)動電路、電光裝置及電子設(shè)備。
【背景技術(shù)】
[0002]作為依次選擇以矩陣狀配置的顯示元件、使之工作以便發(fā)揮預(yù)定的功能的電光裝置的一例，電泳顯示裝置一般開始普及。所謂電泳，是例如若使電場作用于使微粒分散在液體中而成的分散系，則微粒通過庫倫力而在液體中移動(泳動)的現(xiàn)象。電泳顯示裝置利用該電泳，顯示期望的信息(圖像)。
[0003]電泳顯示裝置采用下述驅(qū)動方式:線依次地選擇在顯示部的各行配置的掃描線，在選擇各行的掃描線的定時，基于從移位寄存器供給的采樣信號通過第I鎖存電路依次鎖存數(shù)據(jù)信號，在將該行的全部像素的數(shù)據(jù)信號鎖存結(jié)束的定時供給鎖存脈沖，通過第2鎖存電路一齊鎖存該行的全部像素的數(shù)據(jù)信號，向該行的全部像素一齊寫入數(shù)據(jù)信號(例如，弓丨用文獻(xiàn)I)。
[0004]專利文獻(xiàn)1:日本特開2006-119409號公報
[0005]但是，在專利文獻(xiàn)I的裝置中，使用從移位寄存器的最終級輸出的結(jié)束脈沖作為鎖存脈沖，但是結(jié)束脈沖通常僅具有I時鐘量的脈沖寬度。結(jié)果，從第I鎖存器向第2鎖存器傳送數(shù)據(jù)信號的時間不足，發(fā)生顯示不良的概率高。為了避免這樣的顯示不良，考慮在移位寄存器的最終級設(shè)置巨大的緩沖器，使第2鎖存線的驅(qū)動能力提高。但是，由于這樣的緩沖器，尤其是最終級的晶體管的溝道寬度變得非常大，所以依晶體管的特性會產(chǎn)生大的泄漏電流，存在功耗大的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明是鑒于上述的問題而提出的，所要解決的課題之一在于實現(xiàn)即使在線依次地驅(qū)動以矩陣狀配置的顯示元件的情況下，也能夠抑制功耗的增大并防止顯示不良的電光裝置的數(shù)據(jù)線驅(qū)動電路。
[0007]為了解決以上的課題，本發(fā)明的一方式所涉及的電光裝置的數(shù)據(jù)線驅(qū)動電路是具備:具有以矩陣狀配置的多個像素的顯示部、掃描線驅(qū)動電路和數(shù)據(jù)線驅(qū)動電路，且按每與一掃描線對應(yīng)的多個像素經(jīng)由數(shù)據(jù)線進(jìn)行數(shù)據(jù)信號的寫入的電光裝置的數(shù)據(jù)線驅(qū)動電路，其具備:第I鎖存電路，其將向與上述一掃描線對應(yīng)的各列的像素寫入的上述數(shù)據(jù)信號，根據(jù)與各列對應(yīng)的采樣信號進(jìn)行鎖存;移位寄存器，其傳送預(yù)定的脈沖信號，輸出與各列對應(yīng)的上述采樣信號;第2鎖存電路，其將鎖存到了上述第I鎖存電路的、向各列的像素寫入的上述數(shù)據(jù)信號，根據(jù)鎖存脈沖信號一齊進(jìn)行鎖存，并供給至各列的上述數(shù)據(jù)線；以及脈沖生成電路，其基于為了生成從上述移位寄存器輸出的與最終列對應(yīng)的上述采樣信號而傳送到了與上述最終列對應(yīng)的級的上述預(yù)定的脈沖信號，生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的上述鎖存脈沖信號。
[0008]根據(jù)該方式，若為了向與一掃描線對應(yīng)的各列的像素寫入數(shù)據(jù)信號而輸出預(yù)定的脈沖信號，則移位寄存器傳送預(yù)定的脈沖信號，并基于所傳送的預(yù)定的脈沖信號，輸出與各列對應(yīng)的采樣信號。第I鎖存電路基于與各列對應(yīng)的采樣信號，鎖存向與一掃描線對應(yīng)的各列的像素寫入的數(shù)據(jù)信號。若預(yù)定的脈沖信號傳送到與最終列對應(yīng)的級，則移位寄存器輸出與最終列對應(yīng)的采樣信號，但是脈沖生成電路基于傳送到了與該最終列對應(yīng)的級的預(yù)定的脈沖信號，生成脈沖寬度比預(yù)定的脈沖信號的脈沖寬度寬的鎖存脈沖信號。第2鎖存電路對鎖存到了第I鎖存電路的、向各列的像素寫入的數(shù)據(jù)信號，根據(jù)從脈沖生成電路輸出的鎖存脈沖信號一齊進(jìn)行鎖存，并供給至各列的數(shù)據(jù)線。由于鎖存脈沖信號的脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬，所以在時間上具有余裕地進(jìn)行向各列數(shù)據(jù)線的數(shù)據(jù)信號供給。從而，由于不需要設(shè)置大的緩沖器，所以抑制功耗的增大并防止顯示不良。另外，在該方式中，所謂“預(yù)定的脈沖信號”，是包含啟動脈沖的概念。另外，“電光裝置”是包含液晶顯示裝置、有機EL顯示裝置、無機EL顯示裝置、電泳顯示裝置、電致變色顯示裝置等的概念。
[0009]本發(fā)明的另一方式所涉及的電光裝置的數(shù)據(jù)線驅(qū)動電路特征在于，上述脈沖生成電路具備傳送上述預(yù)定的脈沖信號的電路，通過將傳送到了與上述最終列對應(yīng)的級的上述預(yù)定的脈沖信號以比該脈沖信號的脈沖寬度短的間隔進(jìn)而進(jìn)行多級傳送，并取得所傳送的多個脈沖信號的邏輯和，來生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的上述鎖存脈沖信號。根據(jù)該方式，脈沖生成電路將通過移位寄存器傳送到了與最終列對應(yīng)的級的預(yù)定的脈沖信號以比該脈沖信號的脈沖寬度短的間隔進(jìn)而進(jìn)行多級傳送。然后，使用OR門等，取得所傳送的多個脈沖信號的邏輯和，生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的鎖存脈沖信號。從而，能夠以簡單的構(gòu)成切實地生成寬的脈沖寬度的鎖存脈沖信號。
[0010]本發(fā)明的另一方式所涉及的電光裝置的數(shù)據(jù)線驅(qū)動電路特征在于，上述脈沖生成電路具備SR觸發(fā)器電路，使傳送到了與上述最終列對應(yīng)的級的上述預(yù)定的脈沖信號輸入至上述SR觸發(fā)器電路的置位輸入端子，并且使通過上述移位寄存器進(jìn)行傳送之前的上述預(yù)定的脈沖信號輸入至上述SR觸發(fā)器電路的復(fù)位輸入端子，來生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的上述鎖存脈沖信號。根據(jù)該方式，若通過移位寄存器傳送到了與最終列對應(yīng)的級的預(yù)定的脈沖信號輸入至SR觸發(fā)器電路的置位輸入端子，則SR觸發(fā)器電路的輸出信號從L電平上升到H電平。然后，若為了下一行的寫入而輸出預(yù)定的脈沖信號且該預(yù)定的脈沖信號輸入至S R觸發(fā)器電路的復(fù)位輸入端子，則S R觸發(fā)器電路的輸出信號從H電平下降到L電平。從而，作為SR觸發(fā)器電路的輸出信號而生成的鎖存脈沖信號具有與從預(yù)定的脈沖信號傳送到與最終列對應(yīng)的級的定時到為了下一行的寫入而輸出預(yù)定的脈沖信號的定時為止的期間相當(dāng)?shù)拿}沖寬度。這樣，根據(jù)該方式，能夠以簡單的構(gòu)成切實地生成寬脈沖寬度的鎖存脈沖信號。
[0011]本發(fā)明的另一方式所涉及的電光裝置的數(shù)據(jù)線驅(qū)動電路特征在于，上述脈沖生成電路具備將反相輸出端子與數(shù)據(jù)輸入端子連接后的D觸發(fā)器電路，使傳送到了與上述最終列對應(yīng)的級的上述預(yù)定的脈沖信號或通過上述移位寄存器進(jìn)行傳送之前的上述預(yù)定的脈沖信號輸入至上述D觸發(fā)器電路的時鐘端子，來生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的上述鎖存脈沖信號。根據(jù)該方式，若通過移位寄存器傳送到了與最終列對應(yīng)的級的預(yù)定的脈沖信號輸入至D觸發(fā)器電路的時鐘端子，則D觸發(fā)器電路的輸出信號從L電平上升到H電平。然后，若為了下一行的寫入而輸出預(yù)定的脈沖信號且該預(yù)定的脈沖信號輸入至D觸發(fā)器電路的時鐘端子，則D觸發(fā)器電路的輸出信號從H電平下降到L電平。從而，作為D觸發(fā)器電路的輸出信號而生成的鎖存脈沖信號具有與從預(yù)定的脈沖信號傳送到與最終列對應(yīng)的級的定時到為了下一行的寫入而輸出預(yù)定的脈沖信號的定時為止的期間相當(dāng)?shù)拿}沖寬度。這樣，根據(jù)該方式，能夠以簡單的構(gòu)成切實地生成寬脈沖寬度的鎖存脈沖信號。
[0012]接著，本發(fā)明所涉及的電光裝置具備上述的本發(fā)明所涉及的數(shù)據(jù)線驅(qū)動電路。這樣的電光裝置，能夠抑制功耗的增大并防止顯示不良。另外，電光裝置是包含液晶顯示裝置、有機EL顯示裝置、無機EL顯示裝置、電泳顯示裝置、電致變色顯示裝置等的概念。
[0013]接著，本發(fā)明所涉及的電子設(shè)備具備上述的本發(fā)明所涉及的電光裝置。這樣的電子設(shè)備，能夠抑制功耗的增大并防止顯示不良。另外，電子設(shè)備是包含平板電腦、電子書、智能手機等的概念。
【附圖說明】
[0014]圖1是表示本發(fā)明的第I實施方式所涉及的電光裝置的主要構(gòu)成的方框圖。
[0015]圖2是表示像素電路的構(gòu)成例的圖。
[0016]圖3是表示顯示部的截面圖。
[0017]圖4是表示微囊的構(gòu)成圖。
[0018]圖5是說明微囊的工作的圖。
[0019]圖6是說明微囊的工作的圖。
[0020]圖7是表示數(shù)據(jù)線驅(qū)動電路的一構(gòu)成例的方框圖。
[0021 ]圖8是表示數(shù)據(jù)線驅(qū)動電路的一構(gòu)成例的電路圖。
[0022]圖9是表示數(shù)據(jù)線驅(qū)動電路的I行量的寫入中的定時圖。
[0023]圖10是表示第2實施方式所涉及的數(shù)據(jù)線驅(qū)動電路的一構(gòu)成例的電路圖。
[0024]圖11是表示第2實施方式所涉及的數(shù)據(jù)線驅(qū)動電路的I行量的寫入中的定時圖。
[0025]圖12是表示第3實施方式所涉及的數(shù)據(jù)線驅(qū)動電路的一構(gòu)成例的電路圖。
[0026]圖13是表示第3實施方式所涉及的數(shù)據(jù)線驅(qū)動電路的I行量的寫入中的定時圖。
[0027]圖14是表示電子設(shè)備(信息終端)的立體圖。
[0028]圖15是表示電子設(shè)備(電子紙)的立體圖。
[0029]圖16是表示比較例所涉及的數(shù)據(jù)線驅(qū)動電路的電路圖。
[0030]圖17是表示比較例所涉及的數(shù)據(jù)線驅(qū)動電路的I行量的寫入中的定時圖。
[0031]符號的說明
[0032]10...電泳面板，13...第I電源線，14...第2電源線，20...控制電路，25...存儲電路，28...兀件基板，29...相對基板，30...顯不部，31...粘接劑層，32...掃描線，34...數(shù)據(jù)線，35...開關(guān)電路，36，37...傳輸門，40...驅(qū)動部，42...掃描線驅(qū)動電路，44...數(shù)據(jù)線驅(qū)動電路，44-1…移位寄存器，44-2...第I鎖存電路，44-3...第2鎖存電路，44-4...脈沖生成電路，50...電泳元件，5l...像素電極，52...共用電極，53...微囊，54...分散劑，55…白色微粒，56...黑色微粒，57...離子層，63...第I分支電源線，64...第2分支電源線，100...電泳顯不裝置，310…信息終端，312…操作器，314…顯示部，320…電子紙，CLK…時鐘信號，F(xiàn)F1."SR觸發(fā)器，F(xiàn)F2."D觸發(fā)器，GT1...N0R門，GT2…NAND門，GT3，GT4."0R門，INVl、INV2、INV3...鐘控反相器，INV4?INV14…反相器，LAT...鎖存脈沖，P…圖像電路，Pl?Pn…單位電路，Rl?Rn…單位電路，Si?sn…米樣信號，SRO?SRn…輸出信號，Ts...選擇開關(guān)，Trl、Tr2…晶體管，UO?Un…單位電路，VIDE0...影像信號，Vx...數(shù)據(jù)信號
【具體實施方式】
[0033]第丨實施方式
[0034]以下，說明本發(fā)明的第I實施方式。
[0035]圖1是表示作為本發(fā)明的第I實施方式所涉及的電光裝置的一例的電泳顯示裝置100的主要構(gòu)成的圖。如該圖所示，電泳顯示裝置100具備電泳面板10和控制電路20。
[0036]電泳面板10具備:多個像素電路P排列而成的顯示部30;驅(qū)動各像素電路P的驅(qū)動部40。驅(qū)動部40具備掃描線驅(qū)動電路42和數(shù)據(jù)線驅(qū)動電路44。
[0037]控制電路20基于從上位裝置供給的影像信號和/或同步信號等，統(tǒng)一地控制電泳面板10的各部分。
[0038]在顯示部30，形成作為第2控制線的一例而在X方向延伸的m條掃描線32和作為第I控制線的一例在Y方向延伸并與掃描線32交叉的η條數(shù)據(jù)線34(m、n是自然數(shù))。多個像素電路P配置在掃描線32與數(shù)據(jù)線34的交叉處，排列為縱m行X橫η列的矩陣狀。
[0039]圖2是像素電路P的構(gòu)成例的圖。在圖2中，僅圖示了位于第i行(I< i Sm)的第j列(I < j < η)的一個像素電路(像素)P。如該圖所示，像素電路P包含電泳元件50、選擇開關(guān)Ts、存儲電路25、開關(guān)電路35。
[0040]選擇開關(guān)Ts由N_M0S(NegativeMetal Oxide Semiconductor，負(fù)金屬氧化物半導(dǎo)體)構(gòu)成。在選擇開關(guān)Ts的柵極部連接掃描線32，在源極側(cè)連接數(shù)據(jù)線34，在漏極側(cè)連接存儲電路25。選擇開關(guān)Ts用于在從掃描線驅(qū)動電路42經(jīng)由掃描線32輸入掃描信號的期間中，通過使數(shù)據(jù)線34與存儲電路25連接，向存儲電路25輸入從數(shù)據(jù)線驅(qū)動電路44經(jīng)由數(shù)據(jù)線34輸入的數(shù)據(jù)信號。
[0041]存儲電路25是鎖存電路，包括2個P_M0S(PositiveMetal Oxide Semiconductor,正金屬氧化物半導(dǎo)體)25?1、25?2及2個^]?0325111、25112。在?-]\?)325?1、25?2的源極側(cè)連接著第I電源線13，在N-M0S25nl、25n2的源極側(cè)連接著第2電源線14。從而，P-M0S25pl及P-M0S25p2的源極側(cè)是存儲電路25的高電位電源端子，N-M0S25nl及N-M0S25n2的源極側(cè)是存儲電路25的低電位電源端子。
[0042]另外，作為像素電極開關(guān)電路的一例的開關(guān)電路35具備第I傳輸門36和第2傳輸門37。第 I 傳輸門 36 具備 P-M0S36p 和 N-M0S36n。第 2傳輸門 37 具備 P_M0S37p 和 N_M0S37n。
[0043 ]第I傳輸門36的源極側(cè)與第I分支電源線63連接，第2傳輸門37的源極側(cè)與第2分支電源線64連接。傳輸門36、37的漏極側(cè)連接于像素電極51。
[0044]存儲電路25具備與選擇開關(guān)Ts的漏極側(cè)連接的輸入端子NI和與開關(guān)電路35連接的第I輸出端子N2及第2輸出端子N3。
[0045]存儲電路25的P-M0S25pl的柵極部及N-M0S25nl的柵極部作為存儲電路25的輸入端子NI起作用。輸入端子NI與選擇開關(guān)Ts的漏極側(cè)連接，并且與存儲電路25的第I輸出端子N2(P-M0S25p2的漏極側(cè)及N-M0S25n2的漏極側(cè))連接。
[0046]進(jìn)而，第I輸出端子N2連接于第I傳輸門36的P-M0S36p的柵極部及第2傳輸門37的N-M0S37n的柵極部。
[0047]存儲電路25的P-M0S25p2的柵極部及N-M0S25n2的柵極部作為存儲電路25的第2輸出端子N3起作用。
[0048]第2輸出端子N3與P-M0S25pl的漏極側(cè)及N-M0S25nl的漏極側(cè)連接，并且連接于第I傳輸門36的N-M0S36n的柵極部及第2傳輸門37的P-M0S37p的柵極部。
[0049]存儲電路25用于保持從選擇開關(guān)Ts送來的數(shù)據(jù)信號，并且向開關(guān)電路35輸入數(shù)據(jù)信號。
[0050]開關(guān)電路35作為基于從存儲電路25輸入的數(shù)據(jù)信號而擇一地選擇第I及第2分支電源線63、64的某一個并使之與像素電極51連接的選擇器起作用。此時，第I及第2傳輸門36、37根據(jù)數(shù)據(jù)信號的電平，僅一方進(jìn)行工作。
[0051 ]具體地，若高電平(H)作為數(shù)據(jù)信號輸入到存儲電路25的輸入端子NI，則由于從第I輸出端子N2輸出高電平(H )，所以與第I輸出端子N2 (輸入端子NI)連接的晶體管之中的N-M0S37n工作，此外與第2輸出端子N3連接的P-M0S37p工作，從而傳輸門37被驅(qū)動。從而，第I分支電源線63與像素電極51電連接。
[0052]另一方面，若低電平(L)作為數(shù)據(jù)信號輸入到存儲電路25的輸入端子NI，則由于從第I輸出端子N2輸出低電平(L)，所以與第I輸出端子N2(輸入端子NI)連接的晶體管之中的P-M0S36p工作，此外與第2輸出端子N3連接的N-M0S36n工作，從而傳輸門36被驅(qū)動。從而，第2分支電源線64與像素電極51電連接。
[0053]然后，經(jīng)由進(jìn)行了工作的傳輸門，第I分支電源線63或第2分支電源線64與像素電極51導(dǎo)通，對像素電極51輸入電位。
[0054]另外，存儲電路25能夠?qū)⑷缟辖?jīng)由選擇開關(guān)Ts輸入的數(shù)據(jù)信號作為電位進(jìn)行保持，即使不進(jìn)行按每一定期間的刷新操作也能夠保持開關(guān)電路35的狀態(tài)。從而，能夠通過存儲電路25的功能保持像素電極51的電位。另外，由于能夠設(shè)置輸出不同信號的多個輸出端子，所以可以進(jìn)行與開關(guān)電路35的構(gòu)成匹配的適合的控制。
[0055]電泳元件50如圖3所示，包含相對的像素電極51及共用電極52、和配置在像素電極51與共用電極52之間的多個微囊53。在本實施方式中，共用電極52側(cè)是觀察側(cè)的電極。另夕卜，共用電極由于是與像素電極51相對的電極，所以也稱為相對電極，在本實施方式中作為共用電極進(jìn)行說明。
[0056]作為顯示元件的一例的電泳元件50包括多個微囊53。電泳元件50使用粘接劑層31固定在元件基板28與相對基板29之間。即，在電泳元件50與兩基板28、29之間形成有粘接劑層31 ο
[0057]另外，元件基板28側(cè)的粘接劑層31是為了與像素電極51面粘接而必用的，但是相對基板29側(cè)的粘接劑層31不是必須的。這是因為假定了如下情況:在預(yù)先對相對基板29以連貫的制造工序制入共用電極52、多個微囊53和相對基板29側(cè)的粘接劑層31后，作為電泳片處理的情況下，必須使用粘接劑層31的僅為元件基板28側(cè)的粘接劑層31。
[0058]元件基板28是包含例如玻璃和/或塑料等的基板。在元件基板28上形成有像素電極51，像素電極51按各個像素電路P形成為矩形。雖然圖示省略，但在各像素電極51間的區(qū)域和/或像素電極51的下表面(元件基板28側(cè)的層)，形成有圖1、2中所示的掃描線32、數(shù)據(jù)線34、第I分支電源線63、第2分支電源線64、電源線13、14、選擇開關(guān)Ts、存儲電路25、開關(guān)電路35等。
[0059]相對基板29由于為顯示圖像的一側(cè)，所以例如設(shè)為玻璃等具有透光性的基板。對形成于相對基板29上的共用電極52，使用具有透光性和導(dǎo)電性的材質(zhì)，例如使用MgAg(鎂銀)、ITO(氧化銦錫)、IZO(氧化銦鋅)等。
[0060]另外，電泳元件50—般被處理為預(yù)先在相對基板29側(cè)形成且連粘接劑層31也包含在內(nèi)的電泳片。另外，在粘接劑層31側(cè)，粘貼有保護(hù)用的剝離紙。
[0061]在制造工序中，通過對于另外制造的、形成了像素電極51和/或上述電路等的元件基板28，粘貼剝離了剝離紙的該電泳片，來形成顯示部30。因此，在一般的構(gòu)成中，粘接劑層31僅存在于像素電極51側(cè)。
[0062]圖4是微囊53的構(gòu)成圖。微囊53具有例如50μπι左右的粒徑，并且由聚甲基丙烯酸甲酯、聚甲基丙烯酸乙酯等丙烯酸樹脂、尿素樹脂、阿拉伯膠等具有透光性的高分子樹脂形成。該微囊53挾持于共用電極52與上述的像素電極51之間，成為在一個像素內(nèi)縱橫地排列了多個微囊53的構(gòu)成。為了填埋微囊53的周圍，設(shè)置有固定該微囊53的粘接劑(圖示省略)。
[0063]微囊53是球狀體，在其內(nèi)部封入有用于使電泳微粒分散的溶劑即分散劑54和作為電泳微粒的多個白色微粒(電泳微粒)55和多個黑色微粒(電泳微粒)56的帶電微粒。在本實施方式中，白色微粒帶正電，黑色微粒帶負(fù)電。另外，本發(fā)明并不限于這樣的方式，也可以是白色微粒帶負(fù)電，黑色微粒帶正電。
[0064]分散劑54是使白色微粒55和黑色微粒56分散在微囊53內(nèi)的液體。
[0065]作為分散劑54，可以舉出例如在如下單獨物質(zhì)或它們的混合物中混合了表面活性劑等而得到的物質(zhì):甲醇、乙醇、異丙醇、丁醇、辛醇、甲基溶纖劑等醇類溶劑，乙酸乙酯、乙酸丁酯等各種酯類，丙酮、甲基乙基酮、甲基異丁基酮等酮類，戊烷、己烷、辛烷等脂肪族烴，環(huán)己烷、甲基環(huán)己烷等脂環(huán)烴，苯、甲苯、二甲苯、己基苯、庚基苯、辛基苯、壬基苯、癸基苯、十一烷基苯、十二烷基苯、十三烷基苯、十四烷基苯等具有長鏈烷基的苯類等芳烴族類，二氯甲烷、氯仿、四氯化碳、I，2_二氯乙烷等鹵代烴、羧酸鹽或其他各種油類等。
[0066]白色微粒55是例如包含二氧化鈦、鋅華、三氧化銻等白色顏料的微粒(高分子或者膠體)，例如帶正電。
[0067]黑色微粒56是例如包含苯胺黑、炭黑等黑色顏料的微粒(高分子或者膠體)，例如帶負(fù)電。
[0068]因此，白色微粒55及黑色微粒56在分散劑54中，可以在通過像素電極51與共用電極52之間的電位差產(chǎn)生的電場中移動。
[0069]在這些顏料中，根據(jù)需要可以添加包含電解質(zhì)、表面活性劑、金屬皂、樹脂、橡膠、油、清漆、化合物等微粒的電荷控制劑、鈦類偶聯(lián)劑、鋁類偶聯(lián)劑、硅烷類偶聯(lián)劑等分散劑、潤滑劑、穩(wěn)定劑等。
[0070]白色微粒55及黑色微粒56由溶劑中的離子覆蓋，在這些微粒的表面形成有離子層57。在帶電的白色微粒55及黑色微粒56與離子層57之間，形成有雙電層。一般地，已知白色微粒55和/或黑色微粒56等帶電微粒即使施加1kHz以上的頻率的電場，也幾乎不會對電場反應(yīng)，幾乎不移動。帶電微粒的周圍的離子由于與帶電微粒比粒徑非常小，所以若施加電場的頻率為I OkHz以上的電場，則與電場相應(yīng)地移動。
[0071]圖5及圖6是說明微囊53的工作的圖。這里，舉例說明未形成離子層57的理想的情況。
[0072]在像素電極51與共用電極52的關(guān)系上，在像素電極51為低電位、共用電極52為高電位的情況下，帶正電的白色微粒55通過庫倫力在微囊53內(nèi)被吸引向像素電極51。另一方面，帶負(fù)電的黑色微粒56通過庫倫力在微囊53內(nèi)被吸引向共用電極52。由此，在微囊53內(nèi)的顯示面?zhèn)?共用電極52側(cè))集中黑色微粒56，若從觀察側(cè)即共用電極52側(cè)觀察該像素電路P，則辨識出黑色微粒56的顏色即“黑色”。
[0073]另一方面，在像素電極51與共用電極52的關(guān)系上，在像素電極51為高電位、共用電極52為低電位的情況下，帶負(fù)電的黑色微粒56通過庫倫力在微囊53內(nèi)被吸引向像素電極51。另一方面，正帶電的白色微粒55通過庫倫力在微囊53內(nèi)被吸引向共用電極52。由此，在微囊53的顯示面?zhèn)?共用電極52側(cè))集中白色微粒55，若從觀察側(cè)即共用電極52側(cè)觀察該像素電路P，則辨識出白色微粒55的顏色即“白色”。
[0074]這樣，通過將像素電極51與共用電極52之間的電壓設(shè)定成與希望顯示的灰度等級(明亮度)相應(yīng)的值，使電泳微粒移動，可以獲得期望的灰度等級顯示。
[0075]另外，若停止對像素電極51與共用電極52之間的電壓施加，則由于庫倫力不起作用，所以電泳微粒因溶劑的粘性阻力而停止。電泳微粒由于通過溶劑的粘性阻力而能夠在預(yù)定的位置長時間停留，所以具有使施加預(yù)定的電壓時的顯示狀態(tài)即使在該預(yù)定的電壓的施加停止后也可維持的性質(zhì)(記憶性)。
[0076]返回圖1進(jìn)行說明。掃描線驅(qū)動電路42向各掃描線32輸出掃描信號GW[1]?GW[m]。這里，將向第i行的掃描線32輸出的掃描信號表不為GW[i]。通過掃描線驅(qū)動電路42將掃描信號GW[i]按預(yù)定期間設(shè)定成激活電平(高電平)，屬于第i行的η個像素電路P的選擇開關(guān)Ts一齊變化為導(dǎo)通狀態(tài)。掃描信號GW[i]向高電平的轉(zhuǎn)變意味著第i行的掃描線32的選擇。另夕卜，掃描線驅(qū)動電路42雖然通常逐一選擇掃描線32而施加高電平的電壓，但是也具有根據(jù)需要同時選擇全部掃描線32而施加高電平的電壓的功能。進(jìn)而，掃描線驅(qū)動電路42也具有依次選擇僅特定的掃描線32而施加高電平的電壓的功能。
[0077]數(shù)據(jù)線驅(qū)動電路44生成與掃描線驅(qū)動電路42所選擇的I行量(η個)的像素電路P對應(yīng)的數(shù)據(jù)信號Vx[l]?Vx[n]，并向各數(shù)據(jù)線34輸出。這里，將向第j列的數(shù)據(jù)線34輸出的數(shù)據(jù)信號表示為Vx[j]。
[0078]這里，假定對位于第i行的第j列的像素電路P供給數(shù)據(jù)信號Vx的情況。在該情況下，數(shù)據(jù)線驅(qū)動電路44與掃描線驅(qū)動電路42選擇第i行的掃描線32的定時同步，將與對該像素電路P指定的灰度等級(“指定灰度等級”)相應(yīng)的大小的電壓信號作為數(shù)據(jù)信號Vx[j]向第j列的數(shù)據(jù)線34輸出。另外，數(shù)據(jù)線驅(qū)動電路44也具有根據(jù)需要將全部的數(shù)據(jù)線34設(shè)為高阻抗的功能。
[0079]該數(shù)據(jù)信號Vx[j]經(jīng)由導(dǎo)通狀態(tài)的選擇開關(guān)Ts(參照圖2)，供給(寫入)到該像素電路P的像素電極51。由此，該像素電路P的電泳元件50的兩端間的電壓(像素電極51與共用電極52之間的電壓)被設(shè)定成與該像素電路P的指定灰度等級相應(yīng)的值。
[0080]這樣，驅(qū)動部40選擇第i行的掃描線32，并且向第j列的數(shù)據(jù)線34輸出與位于第i行的第j列的像素電路P的指定灰度等級相應(yīng)的大小的數(shù)據(jù)信號Vx[j]。將該工作稱為針對該像素電路P的數(shù)據(jù)信號Vx[j]的寫入工作。
[0081]圖7是表示數(shù)據(jù)線驅(qū)動電路44的一構(gòu)成例的圖。如該圖所示，數(shù)據(jù)線驅(qū)動電路44具備移位寄存器44-1、第I鎖存電路44-2、第2鎖存電路44_3、脈沖生成電路44_4。
[0082 ]移位寄存器4 4 -1在輸出級具備η個NAND門，按照從控制電路2 O供給的時鐘信號CLK，使啟動脈沖SP移位，從而從與第I列的數(shù)據(jù)線34對應(yīng)的第I級到與第η列的數(shù)據(jù)線34對應(yīng)的第η級，依次輸出采樣信號si?sn。
[0083]第I鎖存電路44-2從輸入了米樣信號si?sn的級依次在與該米樣信號si?sn對應(yīng)的期間取入影像信號VIDEO，并向第2鎖存電路44-3輸出。另外，影像信號VIDEO從控制電路20供給至第I鎖存電路44-2。
[0084]第2鎖存電路44-3在鎖存脈沖LAT變?yōu)榧せ畹亩〞r，保持從第I鎖存電路44-2的各級供給的影像信號VIDEO(數(shù)據(jù)信號Vx[l]?Vx[n])，并將一行量的數(shù)據(jù)信號Vx[l]?Vx[n]供給至第I列到第η列的數(shù)據(jù)線34。
[0085]詳細(xì)地，通過由控制電路20進(jìn)行的控制，若第2鎖存電路44-3的第I級到第η級(I行量)的影像信號VIDEO的取入結(jié)束，則鎖存脈沖LAT輸入至第2鎖存電路44-3，數(shù)據(jù)信號Vx[ I ]?Vx [ η ]輸出到第I列到第η列的數(shù)據(jù)線34。
[0086]脈沖生成電路44-4在移位寄存器44-1的最終級即第η級之后追加3級的移位寄存器，取得其輸出的邏輯和，作為鎖存脈沖LAT而輸出。由此，將鎖存脈沖LAT擴大到時鐘信號CLK的2周期量。
[0087]以下，詳細(xì)說明數(shù)據(jù)線驅(qū)動電路44的構(gòu)成及工作。
[0088]如圖8所示，移位寄存器44-1具備多個單位電路UO?Un+3、多個NAND門GT2、多個反相器INV4 ο初級的單位電路UO具有鎖存啟動脈沖SP的功能，第2級的單位電路Ul到第η級的單位電路Un具有生成采樣信號si?sn的功能。另外，第η+1級到第η+3級的單位電路Un+Ι?Un+3作為生成鎖存脈沖LAT的脈沖生成電路44-4的一部分起作用。各單位電路具備鐘控反相器INVl及INV2、反相器INV3、N0R門GT1。
[0089]鐘控反相器INVl及INV2基于時鐘信號CLK而工作。在該例中，單位電路UO的鐘控反相器INVl及單位電路Ul的鐘控反相器INV2在時鐘信號CLK為H電平的情況下作為反相器而工作，在時鐘信號CLK為L電平的情況下將輸出端子設(shè)為高阻抗?fàn)顟B(tài)。另一方面，單位電路UO的鐘控反相器INV2及單位電路Ul的鐘控反相器INVl經(jīng)由反相器INV3，在時鐘信號CLK為L電平的情況下作為反相器而工作，在時鐘信號CLK為H電平的情況下將輸出端子設(shè)為高阻抗?fàn)?br>??τ O
[0090]NOR門GTl在一個輸入端子連接復(fù)位信號RST，在另一個輸入端子連接鐘控反相器INVl及鐘控反相器INV2的輸出端子。另外，NOR門GTl的輸出端子連接于次級的NAND門GT2的輸入端子，并且連接于相同級的鐘控反相器INV2和次級的鐘控反相器INVl的輸入端子。從而，在相同級，由NOR門GTl和鐘控反相器INV2形成鎖存電路。
[0091]這樣，各單位電路包括由鐘控反相器INV2和NOR門GTI構(gòu)成的鎖存電路和向該鎖存電路寫入啟動脈沖SP的邏輯電平的鐘控反相器INVl。并且，通過排他地控制鐘控反相器INVl及INV2的激活、非激活，在某單位電路中，以禁止對鎖存電路的寫入且維持邏輯電平的狀態(tài)而工作，在其鄰接的單位電路中，以允許對鎖存電路的寫入的狀態(tài)而工作，將這些狀態(tài)以時鐘信號CLK的1/2周期進(jìn)行切換。
[0092]NAND門GT2和反相器INV4與第2級的單位電路Ul到第η級的單位電路Un對應(yīng)地分別設(shè)置η個。NAND門GT2的輸入端子與對應(yīng)的單位電路中的NOR門GTl的輸出端子和前一級的單位電路中的NOR門GTI的輸出端子連接。各NAND門GT2的輸出端子連接于各反相器INV4的輸入端子，各反相器INV4的輸出端子連接于第I鎖存電路44-2的各晶體管Trl的柵極端子。通過這樣構(gòu)成，從η個反相器INV4輸出采樣信號SI?Sn。
[0093]第I鎖存電路44-2具備η個單位電路Pl?Ρη。各單位電路具備晶體管Trl和由反相器INV5及反相器INV6構(gòu)成的鎖存電路。各晶體管Trl的柵極端子與移位寄存器44-1的各反相器INV4的輸出端子連接，各晶體管Trl的源極端子與影像信號VIDEO的供給線連接。另外，各晶體管Trl的漏極端子連接于反相器INV5的輸入端子。反相器INV5的輸出端子連接于反相器INV6的輸入端子，反相器INV6的輸出端子連接于反相器INV5的輸入端子。通過這樣構(gòu)成，反相器INV5和反相器INV6形成鎖存電路。在第I鎖存電路44-2中，從輸入了采樣信號SI?Sn的級開始，晶體管Trl依次成為導(dǎo)通狀態(tài)，在與該采樣信號Si?sn對應(yīng)的期間，影像信號VIDEO通過鎖存電路鎖存。各反相器INV5的輸出端子連接于第2鎖存電路44_3的各晶體管Tr2的源極端子，將影像信號VIDEO供給至第2鎖存電路44-3。
[0094]第2鎖存電路44-3具備η個單位電路Rl?Rn。各單位電路具備晶體管Tr2和由反相器INV7及反相器INV8構(gòu)成的鎖存電路。各晶體管Tr2的柵極端子與鎖存脈沖LAT的供給線連接，各晶體管Tr2的源極端子與第I鎖存電路44-2的各反相器INV5的輸出端子連接。另外，各晶體管Tr2的漏極端子連接于反相器INV7的輸入端子。反相器INV7的輸出端子連接于反相器INV8的輸入端子，反相器INV8的輸出端子連接于反相器INV7的輸入端子。通過這樣構(gòu)成，反相器INV7和反相器INV8形成鎖存電路。
[0095]若在第I級到第η級(I行量)的影像信號VIDEO從第I鎖存電路輸出且從脈沖生成電路44-4輸出的鎖存脈沖LAT成為激活的定時各晶體管Tr2成為導(dǎo)通狀態(tài)，則保持從第I鎖存電路44-2的各反相器INV5供給的影像信號VIDEO，作為Vx[l]?Vx[n]從各反相器INV7輸出，由此向第I列到第η列的數(shù)據(jù)線34供給數(shù)據(jù)信號Vx[l]?Vx[n]。
[0096]脈沖生成電路44-4具備移位寄存器44-1的第η+1級?第η+3級的單位電路Un+1?單位電路Un+3和OR門GT3。單位電路Un+Ι?單位電路Un+3使從移位寄存器44-1的第η級的單位電路Un輸出的輸出信號SRn按每時鐘信號CLK的1/2周期移位而輸出。然后，OR門GT3在單位電路Un+Ι?單位電路Un+3的輸出信號中的某一個為H電平的期間，輸出H電平的鎖存脈沖LAT。從而，獲得時鐘信號CLK的2周期量的寬度的鎖存脈沖LAT。
[0097]接著，參照圖9的時序圖，說明數(shù)據(jù)線驅(qū)動電路44的工作。如圖9所示，控制電路20首先在時刻t0，使復(fù)位信號RST從L電平上升到H電平，從時刻t0到時鐘信號CLK的1/2周期后的時刻tl，維持復(fù)位信號RST的H電平。結(jié)果，H電平的復(fù)位信號RST輸入到移位寄存器44-1的各單位電路的各NOR門GTl，移位寄存器44-1的各NOR門GTl輸出信號即信號SRO?SRn和在脈沖生成電路44-4中使用的信號SRn+Ι?SRn+3全部復(fù)位為L電平。
[0098]接著，在從時刻tl起經(jīng)過了時鐘信號CLK的1/4周期后的時刻t2，具有時鐘信號CLK的I周期量的脈沖寬度的啟動脈沖SP從控制電路20輸出，供給至移位寄存器44-1的初級的單位電路UO中的鐘控反相器INVl。在該階段，由于時鐘信號CLK是L電平，所以鐘控反相器INVl的輸出端子成為高阻抗?fàn)顟B(tài)。接著，在從時刻t2起經(jīng)過了時鐘信號CLK的1/4周期后的時刻t3，從控制電路20向移位寄存器44-1供給時鐘信號CLK，時鐘信號CLK在時刻t3從L電平上升到H電平。結(jié)果，初級的單位電路UO中的鐘控反相器INVl成為激活狀態(tài)，鐘控反相器INVl使供給至輸入端子的H電平的啟動脈沖SP反相，將L電平的信號供給至NOR門GTl。從而，在時刻t3，初級的NOR門GTl的輸出信號SRO從L電平上升到H電平。另外，在時刻t3，若時鐘信號CLK從L電平上升到H電平，則第2級以后的鐘控反相器INV3或鐘控反相器INVl也成為激活狀態(tài)，但是由于在第2級以后任一 NOR門GTI的輸出都保持L電平，所以第2級以后的NOR門GTl的輸出信號SRl?SRn+3維持L電平。
[0099]由于時鐘信號CLK的H電平維持到時刻t4，在時刻t4啟動脈沖SP也維持H電平，所以初級的NOR門GTl的輸出信號SRO也在時刻t4還維持H電平。然后，在時刻t4，若時鐘信號CLK從H電平下降到L電平，則初級的鐘控反相器INV3成為激活狀態(tài)，將使初級的NOR門GTl的輸出信號SRO反相后的L電平的信號供給至初級的NOR門GTl的輸入。從而，初級的NOR門GTl的輸出信號SRO維持為H電平，直到時鐘信號CLK的電平接著變化的時刻t6為止。
[0100]另外，若在時刻t4時鐘信號CLK從H電平下降到L電平，則第2級的鐘控反相器INVl成為激活狀態(tài)，將使初級的NOR門GTl的輸出信號SRO反相后的信號供給至第2級的NOR門GTl的輸入端子。從而，第2級的NOR門GTl的輸出信號SRl在時刻t4從L電平上升到H電平。
[0101]結(jié)果，在輸入端子被供給初級的NOR門GTl的輸出信號SRO和第2級的NOR門GTl的輸出信號SRl的NAND門GT2的輸出在時刻t4從H電平下降到L電平，經(jīng)由反相器INV4，在時刻t4從L電平上升到H電平的采樣信號Si(圖9中未圖示)供給至第I鎖存電路44-2的初級的晶體管Trl的柵極端子。
[0102]另外，若在時刻t4時鐘信號CLK從H電平下降到L電平，則第3級以后的鐘控反相器INV3或鐘控反相器INVl也成為激活狀態(tài)，但是由于在第3級以后任一 NOR門GTl的輸出都保持L電平不變，所以第3級以后的NOR門GTl的輸出信號SR2?SRn+3維持L電平。
[0103]控制電路20在從時刻t4起經(jīng)過了時鐘信號CLK的1/4周期后的時刻t5，使啟動脈沖SP從H電平下降到L電平，但是由于初級的單位電路UO的鐘控反相器INVl保持非激活狀態(tài)不變，所以啟動脈沖SP的電平的變化對初級的NOR門GTl的輸出信號SRO不產(chǎn)生影響。
[0104]另外，由于時鐘信號CLK的L電平維持到時刻t6為止，初級的NOR門GTl的輸出信號SRO到時刻t6為止也維持H電平，所以第2級的NOR門GTl的輸出信號SRl也在時刻t6還維持H電平。然后，若在時刻t6時鐘信號CLK從L電平上升到H電平，則第2級的鐘控反相器INV3成為激活狀態(tài)，將使第2級的NOR門GTl的輸出信號SRl反相后的L電平的信號供給至第2級的NOR門GTl的輸入。從而，第2級的NOR門GTl的輸出信號SRl維持為H電平，直到時鐘信號CLK的電平接著變化的時刻t7為止。
[0105]在從時刻t4起經(jīng)過了時鐘信號CLK的I/2周期后的時刻t6，若時鐘信號CLK從L電平上升到H電平，則初級的單位電路UO中的鐘控反相器INVl成為激活狀態(tài)，將在時刻t6已經(jīng)成為L電平的啟動脈沖SP供給至初級的NOR門GTl的輸入端子。從而，初級的NOR門GTl的輸出信號SRO在時刻t6從H電平下降到L電平。
[0106]結(jié)果，在輸入端子被供給初級的NOR門GTl的輸出信號SRO和第2級的NOR門GTl的輸出信號SRl的NAND門GT2的輸出在時刻t6從L電平上升到H電平，經(jīng)由反相器INV4，在時刻t6從H電平下降到L電平的采樣信號Si(圖9中未圖示)供給至第I鎖存電路44-2的初級的晶體管Trl的柵極端子。
[0107]從而，在從時刻t4到時刻t6為止的時鐘信號CLK的1/2周期量的期間Tl中，第I鎖存電路44-2的初級的晶體管Trl成為導(dǎo)通狀態(tài)，在該定時，向晶體管Trl的源極端子供給的影像信號VIDEO的內(nèi)容即DI被鎖存在第I鎖存電路44-2的初級的鎖存電路。
[0108]另外，若在時刻t6時鐘信號CLK從L電平上升到H電平，則第3級的鐘控反相器INVl成為激活狀態(tài)，將使第2級的NOR門GTl的輸出信號SRl反相后的信號供給至第3級的NOR門GTl的輸入端子。從而，第3級的NOR門GTl的輸出信號SR2在時刻t6從L電平上升到H電平。
[0109]結(jié)果，在輸入端子被供給第2級的NOR門GTl的輸出信號SRl和第3級的NOR門GTl的輸出信號SR2的NAND門GT2的輸出在時刻t6從H電平下降到L電平，經(jīng)由反相器INV4，在時刻t6從L電平上升到H電平的采樣信號s2(圖9中未圖示)供給至第I鎖存電路44-2的第2級的晶體管Trl的柵極端子。
[0110]另外，若在時刻t6時鐘信號CLK從L電平上升到H電平，則第4級以后的鐘控反相器INV3或鐘控反相器INVl也成為激活狀態(tài)，但是由于第4級以后任一 NOR門GTl的輸出都保持L電平不變，所以第4級以后的NOR門GTl的輸出信號SR3?SRn+3維持L電平。
[0111]另外，由于時鐘信號CLK的H電平維持到時刻t7，第2級的NOR門GTl的輸出信號SRl到時刻t7為止也維持為H電平，所以第3級的NOR門GTl的輸出信號SR2也在時刻t7還維持H電平。然后，若在時刻t7時鐘信號CLK從H電平下降到L電平，則第3級的鐘控反相器INV3成為激活狀態(tài)，將使第3級的NOR門GTl的輸出信號SR2反相后的L電平的信號供給至第3級的NOR門GTl的輸入。從而，第3級的NOR門GTl的輸出信號SR2維持為H電平，直到時鐘信號CLK的電平接著變化的時刻t8為止。
[0112]若時鐘信號CLK在從時刻t6起經(jīng)過了時鐘信號CLK的1/2周期后的時刻t7從H電平變化為L電平，則第2級的單位電路Ul的鐘控反相器INVl成為激活狀態(tài)，使在時刻t7已經(jīng)成為L電平的初級的NAND門的輸出信號SRO反相，將H電平的信號供給至第2級的NOR門GTl的輸入端子。結(jié)果，第2級的NOR門GTl的輸出信號SRl在時刻t7從H電平變化到L電平。
[0113]結(jié)果，在輸入端子被供給第2級的NOR門GTl的輸出信號SRl和第3級的NOR門GTl的輸出信號SR2的NAND門GT2的輸出在時刻t7從L電平上升到H電平，經(jīng)由反相器INV4，采樣信號82(圖9中未圖示)在時刻t7從H電平變化為L電平，變化為L電平的信號供給至第I鎖存電路44-2的第2級的晶體管Trl的柵極端子。
[0114]從而，在從時刻t6到時刻t7的時鐘信號CLK的1/2周期量的期間T2中，第I鎖存電路44-2的第2級的晶體管Trl成為導(dǎo)通狀態(tài)，在該定時向晶體管Trl的源極端子供給的影像信號VIDEO的內(nèi)容即D2被鎖存到第I鎖存電路44-2的第2級的鎖存電路。
[0115]以下，同樣，各級的NOR門GTl的輸出信號從前級的NOR門GTl的輸出信號從L電平上升到H電平的定時偏移時鐘信號CLK的1/2周期量而從L電平上升到H電平，在時鐘信號CLK的I周期后從H電平下降到L電平。即，具有時鐘信號CLK的I周期量的脈沖寬度的啟動脈沖SP偏移時鐘信號CLK的1/2周期量而從各級的NOR門GTl依次輸出。并且，若關(guān)注預(yù)定的級，則在該預(yù)定的級的前一級的NOR門GTl的輸出信號和該預(yù)定的級的NOR門GTl的輸出信號都成為H電平的時鐘信號CLK的1/2周期量的期間中，與該預(yù)定的級對應(yīng)的第I鎖存電路的級的晶體管Tr I成為導(dǎo)通狀態(tài)，在該定時，作為供給至該晶體管Trl的源極端子的影像信號VIDEO的內(nèi)容的數(shù)據(jù)被鎖存到第I鎖存電路的該級的鎖存電路。這樣，在第I鎖存電路的第I級到第η級的單位電路PI?Pn中的鎖存電路依次鎖存影像信號VIDEO的數(shù)據(jù)Dl?Dn (數(shù)據(jù)信號Vx [ I ]?Vx[η])。
[0116]并且，在第I鎖存電路的最終級即第η級的單位電路Pn中的鎖存電路鎖存影像信號VIDEO的Dn，若移位寄存器44-1的第η+1級的單位電路Un+Ι、即作為脈沖生成電路44-4起作用的第η+1級的單位電路Un+Ι中的NAND門GTI在時刻t9從L電平上升到H電平，則脈沖生成電路44-4的OR門GT3的輸出信號即鎖存脈沖LAT在時刻t9從L電平上升到H電平。
[0117]從而，第2鎖存電路44-3的各級的晶體管Tr2成為導(dǎo)通狀態(tài)，在第I鎖存電路44-2的各級的鎖存電路鎖存著的影像信號VIDEO的數(shù)據(jù)DI?Dn—齊被鎖存到第2鎖存電路44_3的各級的鎖存電路。
[0118]另外，在脈沖生成電路44-4中，在第η+1級的NOR門GTl的輸出信號SRn+Ι之后，第η+2級的NOR門GTI的輸出信號SRn+2、第η+3級的NOR門GTI的輸出信號SRn+3偏移時鐘信號CLK的1/2周期而從L電平依次上升到H電平。分別地，第η+1級的NOR門GTl的輸出信號SRn+Ι在時亥Ij 111從H電平下降到L電平，第n+2級的NOR門GTI的輸出信號SRn+2在時刻112從H電平下降至IjL電平，第η+3級的NOR門GTI的輸出信號SRn+3在時刻113從H電平下降到L電平，但是由于輸出信號SRn+Ι?輸出信號SRn+3的H電平具有分別按時鐘信號CLK的1/2周期量重疊的期間，所以結(jié)果，如圖9所示，OR門GT3的輸出信號即鎖存脈沖LAT成為在從時刻t9到時刻113、即時鐘信號CLK的2周期量的期間T3中維持H電平且在時刻tl3從H電平變化為L電平的信號。換言之，鎖存脈沖LAT成為具有時鐘信號CLK的2周期量的脈沖寬度的信號。
[0119]結(jié)果，由于可以以比啟動脈沖SP的脈沖寬度寬的、時鐘信號CLK的2周期量這樣具有充分余裕的時間驅(qū)動與全部數(shù)據(jù)線34對應(yīng)的第2鎖存電路44-3的初級到η級的全部鎖存電路，能夠使由第I鎖存電路44-2鎖存的數(shù)據(jù)信號Vx [ I ]?Vx [η ]切實地鎖存在第2鎖存電路44-3，且能夠通過第2鎖存電路44-3對全部數(shù)據(jù)線34切實地進(jìn)行寫入，所以能夠消除顯示不良。
[0120]比較例
[0121]參照圖16及圖17說明比較例。圖16所示的比較例的數(shù)據(jù)線驅(qū)動電路440具備移位寄存器440-1、第I鎖存電路440-2、第2鎖存電路440-3、脈沖生成電路440-4。第I鎖存電路440-2及第2鎖存電路440-3分別是與圖8所示的第I實施方式中的數(shù)據(jù)線驅(qū)動電路44的第I鎖存電路44-2及第2鎖存電路44-3相同的構(gòu)成。但是，移位寄存器440-1，若與圖8所示的第I實施方式中的移位寄存器44-1相比，則具有η+1個單位電路UO?Un+Ι，單位電路的數(shù)量比移位寄存器44-1少2個。并且，脈沖生成電路440-4包括移位寄存器440-1的第η+1級的單位電路1^+1、嫩冊門6丁2、5個反相器1附10?1附14。
[0122]由于移位寄存器440-1具有初級到η級的單位電路UO?Un，第I鎖存電路440-2及第2鎖存電路440-3分別是與第I實施方式中的數(shù)據(jù)線驅(qū)動電路44的第I鎖存電路44-2及第2鎖存電路44-3相同的構(gòu)成，所以如圖17所示，在時刻t0到時刻t9，影像信號VIDEO的數(shù)據(jù)DI?Dn (數(shù)據(jù)信號Vx [ I ]?Vx [η])被鎖存在第I鎖存電路440-2的初級到η級的各鎖存電路的工作與第I實施方式相同。
[0123]但是，若在時刻19第η+1級的單位電路Un+1的NOR門GTI的輸出信號SRn+1從L電平上升到H電平，則在輸入端子被輸入第η級的單位電路Un的NOR門GTl的輸出信號SRn和第η+1級的單位電路Un+1的NOR門GTI的輸出信號SRn+1的脈沖生成電路440-4的NAND門GT2的輸出從H電平變化到L電平。結(jié)果，鎖存脈沖LAT經(jīng)由作為緩沖器起作用的5個反相器INVlO?INV14，在時刻t9從L電平上升到H電平。
[0124]從而，第2鎖存電路440-3的各級的晶體管Tr2成為導(dǎo)通狀態(tài)，在第I鎖存電路440-2的各級的鎖存電路鎖存著的影像信號VIDEO的數(shù)據(jù)DI?Dn—齊被鎖存在第2鎖存電路440-3的各級的鎖存電路。
[0125]在從時刻t9起經(jīng)過了時鐘信號CLK的1/2周期后的時刻tlO，若第η級的NOR門GTl的輸出信號SRn從H電平變化為L電平，則在輸入端子被輸入第η級的單位電路Un的NOR門GTl的輸出信號SRn和第η+1級的單位電路Un+1的NOR門GTI的輸出信號SRn+1的脈沖生成電路440-4的NAND門GT2的輸出從L電平上升到H電平。結(jié)果，鎖存脈沖LAT經(jīng)由作為緩沖器起作用的5個反相器INVlO?INV14，在時亥IjtlO從H電平變化為L電平。
[0126]從而，比較例中的脈沖LAT如圖17所示，成為在從時刻t9到時刻tlO、即時鐘信號CLK的1/2周期量的期間T4中維持H電平且在時刻tlO從H電平變化到L電平的信號。換言之，比較例的鎖存脈沖LAT成為具有時鐘信號CLK的1/2周期量的脈沖寬度的信號。
[0127]從而，需要以時鐘信號CLK的1/2周期量這樣非常短的時間驅(qū)動與全部數(shù)據(jù)線34對應(yīng)的第2鎖存電路440-3的初級到η級的全部鎖存電路。因而，在比較例中，為了防止顯示不良，使5個反相器INVlO?INV14作為緩沖器起作用，提高鎖存脈沖LAT的驅(qū)動能力。但是，在這樣的構(gòu)成中，由于在作為緩沖器起作用的反相器之中的最終級的反相器INV14中需要處理大電流，所以需要從初級的反相器INVlO向最終級的反相器INV14逐漸增大晶體管的溝道寬度，到最終級的反相器INV14變得非常大。結(jié)果，依構(gòu)成反相器INVlO到INV14的晶體管的特性，有時會產(chǎn)生大的泄漏電流，功耗變大，其中反相器INVlO到INV14構(gòu)成緩沖器。
[0128]如對上述比較例與第I實施方式進(jìn)行比較可知，在本發(fā)明中，由于能夠生成時鐘信號CLK的2周期量這樣具有充分余裕的脈沖寬度的鎖存脈沖LAT，所以不需要設(shè)置大的緩沖器，能夠防止功耗的增大，并且向全部數(shù)據(jù)線34切實地寫入全部數(shù)據(jù)信號而消除顯示不良。
[0129]另外，在第I實施方式中，說明了將移位寄存器44-1的η+1級?η+3級的單位電路Un+ 1?Un+3用作脈沖生成電路44-4的一部分的例子，但是也可以使與單位電路Un+Ι?Un+3相當(dāng)?shù)碾娐放c移位寄存器44-1分體地構(gòu)成，將之用作脈沖生成電路44-4的一部分。
[0130]第2實施方式
[0131]接著，參照圖10及圖11說明本發(fā)明的第2實施方式。第2實施方式的數(shù)據(jù)線驅(qū)動電路44如圖10所示，在移位寄存器44-1中具備初級到η級的單位電路UO?Un。另外，脈沖生成電路44-4具備在移位寄存器44-1的最終級即第η級之后追加的I級的移位寄存器、SR觸發(fā)器FFl、反相器INV8及反相器INV9。另外，第I鎖存電路44-2及第2鎖存電路44-3的構(gòu)成與第I實施方式中的第I鎖存電路44-2及第2鎖存電路44-3的構(gòu)成相同。
[0132]SR觸發(fā)器FFI的復(fù)位輸入端子R與啟動脈沖SP的供給端子連接，置位輸入端子S與在移位寄存器44-1的最終級的第η級之后追加的單位電路Un+Ι中的NOR門GTI的輸出端子連接。并且，將輸出端子Q與反相器INV8連接，供給鎖存脈沖LAT。
[0133]由于移位寄存器44-1具備初級到η級的單位電路UO?Un，第I鎖存電路44-2及第2鎖存電路44-3分別是與第I實施方式中的第I鎖存電路44-2及第2鎖存電路44_3相同的構(gòu)成，所以如圖11所示，在時刻t0到時刻t9，影像信號VIDEO的數(shù)據(jù)Dl?Dn(數(shù)據(jù)信號Vx[l]?Vx [ η ])被鎖存在第I鎖存電路44-2的初級到η級的各鎖存電路的工作與第I實施方式相同。
[0134]但是，在與η級的單位電路Un的NOR門GTl的輸出信號SRn從L電平上升至IjH電平的時刻114相比、時鐘信號CLK的I /2周期后的時刻t9，若所追加的I級的單位電路Un+1的NOR門GTI的輸出信號SRn+1從L電平上升到H電平，則該輸出信號SRn+1供給至SR觸發(fā)器FFI的置位輸入端子S，來自SR觸發(fā)器FFl的輸出端子Q的輸出信號在時刻t9從L電平上升到H電平。結(jié)果，鎖存脈沖LAT經(jīng)由作為緩沖器起作用的反相器INV8及INV9，在時刻t9從L電平上升到H電平。
[0135]從而，第2鎖存電路440-3的各級的晶體管Tr2成為導(dǎo)通狀態(tài)，第I鎖存電路440-2的各級的鎖存電路鎖存著的影像信號VIDEO的數(shù)據(jù)Dl?Dn—齊被鎖存在第2鎖存電路440-3的各級的鎖存電路。
[0136]為了下一行的寫入，來自SR觸發(fā)器FFl的輸出端子Q的輸出信號的H電平維持到在時刻tl5啟動脈沖SP從L電平上升到H電平為止。然后，在時刻tl5，若啟動脈沖SP從L電平上升到H電平，該啟動脈沖SP供給至SR觸發(fā)器FFl的復(fù)位輸入端子R，則來者SR觸發(fā)器FFI的輸出端子Q的輸出信號在時刻115從H電平下降到L電平。
[0137]從而，在第2實施方式，如圖11所示，鎖存脈沖LAT成為具有從時刻t9到時刻115、即時鐘信號CLK的2.5周期以上的期間T5量的脈沖寬度的信號。
[0138]結(jié)果，在本實施方式中，也由于可以以比啟動脈沖SP的脈沖寬度寬的、時鐘信號CLK的2.5周期以上這樣具有充分余裕的時間驅(qū)動與全部數(shù)據(jù)線34對應(yīng)的第2鎖存電路44-3的初級到η級的全部鎖存電路，能夠使數(shù)據(jù)信號Vx [ I ]?Vx [ η ]切實地鎖存在第2鎖存電路44-3，且能夠通過第2鎖存電路44-3對全部數(shù)據(jù)線34切實地進(jìn)行寫入，所以能夠消除顯示不良。另外，由于不需要大的緩沖器，所以能夠抑制功耗的增大。
[0139]第3實施方式
[0140]接著，參照圖12及圖13說明本發(fā)明的第3實施例方式。如圖12所示，移位寄存器44-
1、第I鎖存電路44-2及第2鎖存電路44-3的構(gòu)成與第2實施方式中的移位寄存器44-1、第I鎖存電路44-2及第2鎖存電路44-3的構(gòu)成相同。但是，第3實施方式的脈沖生成電路44-4不同于第2實施方式的脈沖生成電路44-4，包括在移位寄存器44-1的最終級即第η級之后追加的I級的移位寄存器、OR門GT4、D觸發(fā)器FF2、反相器INV8、反相器INV9。
[0141]在OR門GT4的輸入端子，連接著在移位寄存器44-1的最終級即第η級之后追加的單位電路Un+1中的NOR門GTI的輸出端子和啟動脈沖SP的供給端子。OR門GT4的輸出端子連接于D觸發(fā)器FF2的時鐘端子。另外，在本實施方式中，D觸發(fā)器FF2的反相輸出端子與輸入端子D連接，形成分頻電路。并且，將D觸發(fā)器FF2的反相輸出端子與反相器INV8連接，經(jīng)由反相器INV8及反相器INV9，將D觸發(fā)器FF2的反相輸出端子的輸出信號作為鎖存脈沖LAT進(jìn)行供給。
[0142]由于移位寄存器44-1、第I鎖存電路44-2及第2鎖存電路44-3分別是與第I實施方式中的第I鎖存電路44-2及第2鎖存電路44-3相同的構(gòu)成，所以如圖11所示，在時刻t0到時亥Ijt9，影像信號VIDEO的數(shù)據(jù)Dl?Dn(數(shù)據(jù)信號Vx[l]?Vx[n])被鎖存到第I鎖存電路44-2的初級到η級的各鎖存電路的工作與第I實施方式相同。
[0143]接著，說明本實施方式的脈沖生成電路44-4。在初始狀態(tài)下，D觸發(fā)器FF2的反相輸出端子的電平設(shè)為H電平。在該狀態(tài)下，如圖13所示，若為了寫入最初的行而在時刻t0啟動脈沖SP從L電平上升到H電平，則啟動脈沖SP經(jīng)由OR門GT4供給至D觸發(fā)器FF2的時鐘端子。D觸發(fā)器FF2根據(jù)被供給至?xí)r鐘端子的啟動脈沖SP的上升沿，使反相輸出端子的電平反相為L電平。結(jié)果，反相輸出端子的輸出信號在時刻t2，作為經(jīng)由反相器INV8及反相器INV9從H電平下降到L電平的鎖存脈沖LAT進(jìn)行供給。
[0144]然后，在與η級的單位電路Un的NOR門GTl的輸出信號SRn從L電平上升到H電平的時刻114相比、時鐘信號CLK的I /2周期后的時刻t9，若所追加的I級的單位電路Un+1的NOR門GTI的輸出信號SRn+1從L電平上升到H電平，則該輸出信號SRn+1供給至D觸發(fā)器FF2的時鐘輸入端子。D觸發(fā)器FF2根據(jù)被供給至?xí)r鐘端子的輸出信號SRn+Ι的上升沿，使反相輸出端子的電平從L電平反相為H電平。結(jié)果，反相輸出端子的輸出信號在時刻t9，作為經(jīng)由反相器INV8及反相器INV9從L電平上升到H電平的鎖存脈沖LAT進(jìn)行供給。
[OH5]從而，第2鎖存電路44-3的各級的晶體管Tr2成為導(dǎo)通狀態(tài)，在第I鎖存電路44-2的各級的鎖存電路鎖存著的影像信號VIDEO的數(shù)據(jù)DI?Dn—齊被鎖存到第2鎖存電路44_3的各級的鎖存電路。
[0146]來自D觸發(fā)器FF2的反相輸出端子的輸出信號的H電平，為了下一行的寫入而維持到在時刻tl5啟動脈沖SP從L電平上升到H電平為止。然后，在時刻tl5，啟動脈沖SP從L電平上升到H電平，若該啟動脈沖SP供給至D觸發(fā)器FF2的時鐘端子，則D觸發(fā)器FF2根據(jù)供給至?xí)r鐘端子的啟動脈沖SP的上升沿，使反相輸出端子的電平從H電平反相為L電平。結(jié)果，反相輸出端子的輸出信號在時刻15，作為經(jīng)由反相器INV8及反相器INV9而從H電平下降到L電平的鎖存脈沖LAT進(jìn)行供給。
[0147]從而，第3實施方式中的鎖存脈沖LAT如圖13所示，成為具有從時刻t9到時刻tl5、即時鐘信號CLK的2.5周期以上的期間T5量的脈沖寬度的信號。
[0148]結(jié)果，在本實施方式中，也由于可以以比啟動脈沖SP的脈沖寬度寬的、時鐘信號CLK的2.5周期以上這樣具有充分余裕的時間驅(qū)動與全部數(shù)據(jù)線34對應(yīng)的第2鎖存電路44-3的初級到η級的全部鎖存電路，能夠使數(shù)據(jù)信號Vx [ I ]?Vx [ η ]切實地鎖存在第2鎖存電路44-3，且能夠通過第2鎖存電路44-3對全部數(shù)據(jù)線34切實地進(jìn)行寫入，所以能夠消除顯示不良。另外，由于不需要大的緩沖器，所以能夠抑制功耗的增大。
[0149]變形例
[0150]以下，說明上述各實施方式的變形例。為了避免說明的重復(fù)，說明與上述的一實施方式的不同點，與共同的構(gòu)成等有關(guān)的說明省略。
[0151]變形例I
[0152]在第I實施方式中，說明了使用移位寄存器44-1的3級的單位電路作為脈沖生成電路44-4的例子，但是本發(fā)明不限定于該構(gòu)成，也可以使用3級以上的單位電路。另外，也可以使與3級以上的單位電路相當(dāng)?shù)碾娐放c移位寄存器44-1分體地形成而用作脈沖生成電路44-4。
[0153]變形例2
[0154]在上述的實施方式中，說明了由NAND門、鐘控反相器及反相器構(gòu)成單位電路、由多個單位電路構(gòu)成移位寄存器的例子，但是本發(fā)明不限定于該構(gòu)成。例如，也可以由觸發(fā)器等構(gòu)成移位寄存器。
[0155]應(yīng)用例
[0156]以下例示應(yīng)用了本發(fā)明的電子設(shè)備。在圖14及圖15中圖示采用了以上例示的電泳顯示裝置100的電子設(shè)備的外觀。
[0157]圖14是利用了電泳顯示裝置100的便攜型的信息終端(電子書)310的立體圖。如圖14所示，信息終端310構(gòu)成為包括:由使用者操作的操作器312;在顯示部314顯示圖像的電泳顯示裝置100。若操作器312被操作，則顯示部314的顯示圖像改變。
[0158]圖15是利用了電泳顯示裝置100的電子紙320的立體圖。如圖15所示，電子紙320構(gòu)成為包含在柔性的基板(片)322的表面形成的電泳顯示裝置100。
[0159]適用本發(fā)明的電子設(shè)備不限定于以上的例示。例如，可以在便攜電話機和/或鐘表(手表)、便攜型的音響再現(xiàn)裝置、電子記事本、觸摸面板搭載型的顯示裝置等各種電子設(shè)備采用本發(fā)明的電光裝置。
[0160]另外，本發(fā)明的顯示元件不限定于電泳元件，也可以適用于有機EL元件、液晶元件等。從而，本發(fā)明的電光裝置不限定于電泳顯示裝置，也可以適用于有機EL顯示裝置、無機EL顯示裝置、液晶顯示裝置、電致變色顯示裝置等。另外，作為電子設(shè)備的例子，也可以在使用了有機EL顯示裝置或者液晶顯示裝置的信息終端、便攜電話機和/或鐘表(手表)、便攜型的音響再現(xiàn)裝置、電子記事本、觸摸面板搭載型的顯示裝置、平板電腦、電子書、智能手機等各種電子設(shè)備中采用本發(fā)明的電光裝置。
【主權(quán)項】
1.一種電光裝置的數(shù)據(jù)線驅(qū)動電路，其特征在于，所述電光裝置具備:具有以矩陣狀配置的多個像素的顯示部、掃描線驅(qū)動電路和數(shù)據(jù)線驅(qū)動電路，且按每與一掃描線對應(yīng)的多個像素經(jīng)由數(shù)據(jù)線進(jìn)行數(shù)據(jù)信號的寫入，所述電光裝置的數(shù)據(jù)線驅(qū)動電路具備: 第I鎖存電路，其將向與上述一掃描線對應(yīng)的各列的像素寫入的上述數(shù)據(jù)信號，根據(jù)與各列對應(yīng)的采樣信號進(jìn)行鎖存； 移位寄存器，其傳送預(yù)定的脈沖信號，輸出與各列對應(yīng)的上述采樣信號； 第2鎖存電路，其將鎖存到了上述第I鎖存電路的、向各列的像素寫入的上述數(shù)據(jù)信號，根據(jù)鎖存脈沖信號一齊進(jìn)行鎖存，并供給至各列的上述數(shù)據(jù)線；以及 脈沖生成電路，其基于為了生成從上述移位寄存器輸出的與最終列對應(yīng)的上述采樣信號而傳送到了與上述最終列對應(yīng)的級的上述預(yù)定的脈沖信號，生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的上述鎖存脈沖信號。2.權(quán)利要求1所述的電光裝置的數(shù)據(jù)線驅(qū)動電路，其特征在于， 上述脈沖生成電路具備傳送上述預(yù)定的脈沖信號的電路，通過將傳送到了與上述最終列對應(yīng)的級的上述預(yù)定的脈沖信號以比該脈沖信號的脈沖寬度短的間隔進(jìn)而進(jìn)行多級傳送，并取得所傳送的多個脈沖信號的邏輯和，來生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的上述鎖存脈沖信號。3.權(quán)利要求1所述的電光裝置的數(shù)據(jù)線驅(qū)動電路，其特征在于， 上述脈沖生成電路具備SR觸發(fā)器電路，使傳送到了與上述最終列對應(yīng)的級的上述預(yù)定的脈沖信號輸入至上述SR觸發(fā)器電路的置位輸入端子，并且使通過上述移位寄存器進(jìn)行傳送之前的上述預(yù)定的脈沖信號輸入至上述SR觸發(fā)器電路的復(fù)位輸入端子，來生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的上述鎖存脈沖信號。4.權(quán)利要求1所述的電光裝置的數(shù)據(jù)線驅(qū)動電路，其特征在于， 上述脈沖生成電路具備將反相輸出端子與數(shù)據(jù)輸入端子連接后的D觸發(fā)器電路，使傳送到了與上述最終列對應(yīng)的級的上述預(yù)定的脈沖信號或通過上述移位寄存器進(jìn)行傳送之前的上述預(yù)定的脈沖信號輸入至上述D觸發(fā)器電路的時鐘端子，來生成脈沖寬度比上述預(yù)定的脈沖信號的脈沖寬度寬的上述鎖存脈沖信號。5.—種電光裝置，其特征在于， 具備權(quán)利要求1至4的任一項所述的數(shù)據(jù)線驅(qū)動電路。6.一種電子設(shè)備，其特征在于， 具備權(quán)利要求5所述的電光裝置。
【文檔編號】G09G3/34GK105825818SQ201610035881
【公開日】2016年8月3日
【申請日】2016年1月20日
【發(fā)明人】安部大介
【申請人】精工愛普生株式會社