專利名稱：一種amoled面板行驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于顯示技術(shù)領(lǐng)域，涉及矩陣型顯示面板的尋址方法及尋址電路，具體涉及一種有源矩陣有機(jī)發(fā)光二極體面板(Active Matrix/Organic Light EmittingDiode, AMOLED)行驅(qū)動(dòng)的分區(qū)方法、尋址方法及尋址電路。
背景技術(shù)：
現(xiàn)有的AMOLED面板行驅(qū)動(dòng)(Gate Drive)電路多采用TFT工藝制作在陣列(ARRAY)的周邊。如圖1所示，所述的行驅(qū)動(dòng)電路主要包含移位寄存器(Shift register)、邏輯電路(Logic)、電平轉(zhuǎn)換電路(Level shifter)和數(shù)字緩沖電路(Digital buffer)四部分。所述邏輯電路用于調(diào)整行掃描信號(hào)的輸出，避免因行掃描信號(hào)延遲而帶來(lái)的兩根相鄰掃描線之間信號(hào)重疊的影響，所述邏輯單元通常采用或門和與門串聯(lián)的結(jié)構(gòu)，常用于現(xiàn)有的TFT-LCD行驅(qū)動(dòng)電路中；所述移位寄存器通過(guò)依次連接邏輯電路、電平轉(zhuǎn)換電路和數(shù)字緩沖電路后與像素行連接，以保持與像素行的對(duì)應(yīng)關(guān)系。其中移位寄存器在時(shí)鐘信號(hào)(CPV)與掃描線的第一個(gè)同步信號(hào)(STV)的控制下完成行驅(qū)動(dòng)尋址。以掃描一幀圖像為例，現(xiàn)有的尋址電路的尋址過(guò)程如圖2所示:步驟1，行驅(qū)動(dòng)同步信號(hào)STV輸入到第一級(jí)移位寄存器，表示一幀掃描開(kāi)始；步驟2，移位寄存器在行驅(qū)動(dòng)時(shí)鐘信號(hào)CPV和上一級(jí)移位寄存器輸出信號(hào)的共同控制下進(jìn)行進(jìn)位操作，改變當(dāng)前移位寄存器的輸出狀態(tài)；步驟3，所有的移位寄存器以步驟2的方式依次輸出行驅(qū)動(dòng)信號(hào)直到最后一行被選通，從而實(shí)現(xiàn)對(duì)AMOLED面板所有行的尋址。上述現(xiàn)有技術(shù)中的AMOLED面板行驅(qū)動(dòng)尋址方式有以下特點(diǎn):1、由移位寄存器實(shí)現(xiàn)尋址功能；2、按從上到下(或從下到上)順序逐行尋址，無(wú)分區(qū)或塊的概念。
然而，現(xiàn)有技術(shù)中用到的移位寄存器電路較復(fù)雜，使得行驅(qū)動(dòng)電路(分布在面板周邊水平方向)會(huì)占用較多的面板空間，影響單張基板切割面板數(shù)量；同時(shí)，隨著電路的復(fù)雜程度增加，面板制作的難度也會(huì)增加，從而導(dǎo)致產(chǎn)品可靠性和生產(chǎn)良率降低。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是為了壓縮AMOLED面板行尋址電路部分占用的空間、簡(jiǎn)化行尋址電路結(jié)構(gòu)、增加單張基板切割面板數(shù)量，提出了一種AMOLED面板行驅(qū)動(dòng)的分區(qū)、尋址方法及其電路。本實(shí)用新型的技術(shù)方案是:一種AMOLED面板行驅(qū)動(dòng)電路，包括，若干組邏輯電路、電平轉(zhuǎn)換電路和數(shù)字緩沖電路，一組邏輯電路、電平轉(zhuǎn)移電路和數(shù)字緩沖電路對(duì)應(yīng)于一像素行，其特征在于，任意一個(gè)像素行對(duì)應(yīng)一個(gè)組合邏輯單元，任意一個(gè)組合邏輯單元還包括N個(gè)輸入端，任意一個(gè)組合邏輯單元的各輸入端以對(duì)應(yīng)像素行的N維坐標(biāo)的各維度坐標(biāo)值標(biāo)號(hào)加以區(qū)分，所述組合邏輯單元的輸入端到輸出端執(zhí)行邏輯與或與非的動(dòng)作；[0011 ] 所述組合邏輯單元通過(guò)依次連接邏輯電路、電平轉(zhuǎn)換電路和數(shù)字緩沖電路后與像素行連接實(shí)現(xiàn)與像素行對(duì)應(yīng)；還包括，解碼單元，包括N組解碼器，其中任一組解碼器包括一個(gè)地址輸入端和多個(gè)輸出選通端，所述輸出選通端以像素行坐標(biāo)的某一維度的坐標(biāo)值一一對(duì)應(yīng)標(biāo)識(shí)加以區(qū)分，不同的解碼器對(duì)應(yīng)的像素行坐標(biāo)值的維度不同，所述輸出選通端數(shù)與用于所述解碼器標(biāo)識(shí)的相應(yīng)的維度坐標(biāo)最大值一致；控制單元，所述控制單元包含地址輸出端，所述地址輸出端與所述解碼單元連接用于向解碼單元輸入地址信息，所述控制單元用于生成所述地址信息；所述組合邏輯單元各輸入端與相應(yīng)坐標(biāo)的解碼器輸出端對(duì)應(yīng)，所述對(duì)應(yīng)包括同時(shí)滿足組合邏輯單元輸入端坐標(biāo)的維度值與解碼器對(duì)應(yīng)的維度值相同和組合邏輯單元輸入端的坐標(biāo)值與解碼器的坐標(biāo)值相同的條件。本實(shí)用新型的有益效果是:本實(shí)用新型的行尋址電路使原本結(jié)構(gòu)復(fù)雜的移位寄存器電路被組合邏輯單元及解碼器單元所替代，并且使用本實(shí)用新型的分區(qū)及尋址方法使面板上尋址用的驅(qū)動(dòng)電路單元減少，可以有效減少了面板行尋址的電路規(guī)模，壓縮電路占用的面板空間，增加單張基板切割CELL的數(shù)量；同時(shí)行驅(qū)動(dòng)電路規(guī)模的縮小，也會(huì)減少產(chǎn)品出現(xiàn)缺陷的概率，提高產(chǎn)品的可靠性以及良率，進(jìn)一步達(dá)到提升產(chǎn)品性能和降低產(chǎn)品成本的目的。

圖1為現(xiàn)有的行驅(qū)動(dòng)電路框圖；圖2為現(xiàn)有的行尋址方式工作原理的示意圖；圖3為本實(shí)用新型的一實(shí)施例的行分區(qū)示意圖；圖4為本實(shí)用新型的一實(shí)施例的行驅(qū)動(dòng)的尋址電路框圖；圖5為本實(shí)用新型的一實(shí)施例的部分行與解碼器單元對(duì)應(yīng)關(guān)系示意圖。附圖標(biāo)記說(shuō)明:控制器1、解碼器單元2、解碼器21、解碼器輸出端坐標(biāo)22、邏輯單元3、像素行4、像素行坐標(biāo)41、第一像素行坐標(biāo)411、第二像素行坐標(biāo)412、第三像素行坐標(biāo)413、a為整數(shù)I到8的集合、b為整I到8的數(shù)集合、c整數(shù)I到12的集合。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。如圖3和圖5所示，本實(shí)施例所述的一種AMOLED面板行驅(qū)動(dòng)的分區(qū)方法，被尋址的各像素行4由一 N維坐標(biāo)41標(biāo)識(shí)用以區(qū)分，所述用于標(biāo)識(shí)不同像素行4的各維度坐標(biāo)值為以I開(kāi)始順序編號(hào)至所有像素行均被編號(hào)的正整數(shù)的集合的各元素，其中同一維度的坐標(biāo)值相同的像素行的集合作為一個(gè)分區(qū)，N為不大于像素行數(shù)的質(zhì)因數(shù)數(shù)的正整數(shù)。
如圖1、圖3、圖4及圖5所示，本實(shí)施例的一種與所述行驅(qū)動(dòng)的分區(qū)方法相應(yīng)的尋址電路，包括，邏輯電路、電平轉(zhuǎn)換電路和數(shù)字緩沖電路，一組邏輯電路、電平轉(zhuǎn)換電路和數(shù)字緩沖電路對(duì)應(yīng)于一行像素行4，[0027]任意一個(gè)像素行4對(duì)應(yīng)一個(gè)組合邏輯單元3，任意一個(gè)組合邏輯單元3還包括N個(gè)輸入端，任意一個(gè)組合邏輯單元的各輸入端以對(duì)應(yīng)像素行4的N維坐標(biāo)41的各維度坐標(biāo)值標(biāo)號(hào)加以區(qū)分，所述組合邏輯單元的輸入端到輸出端執(zhí)行邏輯與或與非的動(dòng)作；所述組合邏輯單元3通過(guò)依次連接邏輯電路、電平轉(zhuǎn)換電路和數(shù)字緩沖電路后與像素行連接實(shí)現(xiàn)與像素行對(duì)應(yīng)；還包括，解碼單元2，包括N組解碼器21，其中任一組解碼器21包括一個(gè)地址輸入端和多個(gè)輸出選通端，所述輸出選通端以像素行坐標(biāo)41的某一維度的坐標(biāo)值對(duì)應(yīng)標(biāo)識(shí)成解碼器輸出端坐標(biāo)22加以區(qū)分，其中不同的解碼器21對(duì)應(yīng)的像素行坐標(biāo)值的維度不同，所述輸出選通端數(shù)不小于用于所述解碼單元標(biāo)識(shí)的相應(yīng)的維度坐標(biāo)最大值；控制單元1，所述控制單元I包含地址輸出端，所述地址輸出端與所述解碼單元2連接用于向解碼單元2輸入地址信息，所述控制單元用于生成所述地址信息；所述組合邏輯單元3各輸入端與相應(yīng)坐標(biāo)的解碼器21輸出端對(duì)應(yīng)，所述對(duì)應(yīng)包括同時(shí)滿足組合邏輯單元3輸入端坐標(biāo)的維度值與解碼器21對(duì)應(yīng)的維度值相同和組合邏輯單元3輸入端的坐標(biāo)值與解碼器21的坐標(biāo)值相同的條件。所述組合邏輯單元3具體通過(guò)邏輯與門或與非門實(shí)現(xiàn)。所述解碼單元2具體通過(guò)解碼器和/或譯碼器和/或移位寄存器實(shí)現(xiàn)。本實(shí)施例所述的一種與所述行驅(qū)動(dòng)的分區(qū)方法相應(yīng)的尋址方法，所述控制單元I生成尋址信息，所述尋址信息輸入解碼單元2，所述解碼單元2對(duì)地址信息解碼后輸出給組合邏輯單元3，組合邏輯單元3根據(jù) 解碼單元2輸出的信息選通相應(yīng)的像素行4 ；所述地址信息包含與N組解碼器對(duì)應(yīng)的N維坐標(biāo)信息，所述某一維度的坐標(biāo)信息被輸入與該維度對(duì)應(yīng)的一組解碼器21用于選通相應(yīng)坐標(biāo)信息對(duì)應(yīng)的輸出選通端。所述的解碼單元2對(duì)地址信息解碼后輸出給組合邏輯單元3具體通過(guò)地址總線實(shí)現(xiàn)。所述控制單元順序或隨機(jī)選擇地變化生成并輸出尋址信息，以實(shí)現(xiàn)對(duì)其他像素行的尋址。如圖3、圖4和圖5所示，以像素行為768行的AMOLED面板為例，一種行驅(qū)動(dòng)的分區(qū)方法，所述用于像素行標(biāo)識(shí)的坐標(biāo)維度N的值為3，一維坐標(biāo)值為a (a為I至8的正整數(shù)集合)，二維坐標(biāo)值為b (b為I至8的正整數(shù)集合)，三維坐標(biāo)值為c (c為I至12的正整數(shù)集合)。圖3所示為本實(shí)施例的像素行分區(qū)示意圖，其中一維坐標(biāo)值a可取I至8的正整數(shù)之一，一維坐標(biāo)相同的各像素行作為一個(gè)分區(qū)，比如圖3中第二像素行坐標(biāo)412和第三像素行坐標(biāo)413所示的分區(qū)的像素行坐標(biāo)的一維坐標(biāo)值均為1，即第一像素行坐標(biāo)411的一維坐標(biāo)值a=l,屬于同一分區(qū)。如圖3所示，根據(jù)一維坐標(biāo)值的不同，所述像素行768行被平均分為8個(gè)分區(qū)，每個(gè)分區(qū)96行；同理，根據(jù)二維坐標(biāo)值的不同，所述像素行768行被平均分為8個(gè)分區(qū)，每個(gè)分區(qū)96行；根據(jù)三維坐標(biāo)值的不同，所述像素行768行被平均分為12個(gè)分區(qū)，每個(gè)分區(qū)64行。容易發(fā)現(xiàn)，所述任一像素行均同時(shí)屬于三個(gè)分區(qū)。本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，上述分區(qū)方法僅僅是為了便于理解本實(shí)用新型的原理而舉出的具體實(shí)施例，根據(jù)本實(shí)用新型的技術(shù)方案，所述分區(qū)方法并不局限于本具體實(shí)施例。比如像素行為768行的面板各像素行還可以由一四維坐標(biāo)加以區(qū)分；也可以是三維坐標(biāo):其中，a取不大于16的正整數(shù)集合，b取不大于8的正整數(shù)的集合，c取不大于6的正整數(shù)的集合；所述分區(qū)方法可以是平均分陪像素行，也可以不是平均分。應(yīng)用于上述實(shí)施例的一組尋址信號(hào)包括三路信號(hào)SCAN1、SCANj和SCAN k，所述三路信號(hào)均為周期性脈沖信號(hào)，SCANi的周期為16.667ms與幀周期相同，脈沖寬度為2083.3us, SCANig 到 SCAN i"依次延遲 2083.3us ；SCANj 的周期為 2083.3us,脈沖寬度為260.4us, SCANj2_0到SCANjV7依次延遲260.4us ；SCANk的周期為260.4us,脈沖寬度為21.7us, SCANk3-Q 到 SCAN k3_n 依次延遲 21.7us。三路信號(hào)分別輸出尋址信號(hào)到三輸入的與門電路，一共有8*8*12=768個(gè)組合，每個(gè)組合選出唯一的一條掃描行，從而實(shí)現(xiàn)對(duì)768行的尋址。本領(lǐng)域的普通技術(shù)人員將會(huì)意識(shí)到，這里所述的實(shí)施例是為了幫助讀者理解本實(shí)用新型的原理，應(yīng)被理解為本實(shí)用新型的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。本領(lǐng)域的普通技術(shù)人員可以根據(jù)本實(shí)用新型公開(kāi)的這些技術(shù)啟示做出各種不脫離本實(shí)用新型實(shí)質(zhì)的 其它各種具體變形和組合，這些變形和組合仍然在本實(shí)用新型的保護(hù)范圍內(nèi)。
權(quán)利要求1.一種AMOLED面板行驅(qū)動(dòng)電路，包括， 若干組邏輯電路、電平轉(zhuǎn)換電路和數(shù)字緩沖電路，一組邏輯電路、電平轉(zhuǎn)移電路和數(shù)字緩沖電路對(duì)應(yīng)于一個(gè)像素行， 其特征在于， 任意一個(gè)像素行對(duì)應(yīng)一個(gè)組合邏輯單元，任意一個(gè)組合邏輯單元還包括N個(gè)輸入端，任意一個(gè)組合邏輯單元的各輸入端以對(duì)應(yīng)像素行的N維坐標(biāo)的各維度坐標(biāo)值標(biāo)號(hào)加以區(qū)分，所述組合邏輯單元的輸入端到輸出端執(zhí)行邏輯與或與非的動(dòng)作； 所述組合邏輯單元通過(guò)依次連接邏輯電路、電平轉(zhuǎn)換電路和數(shù)字緩沖電路后與像素行連接實(shí)現(xiàn)與像素行對(duì)應(yīng)； 還包括， 解碼單元，包括N組解碼器，其中任一組解碼器包括一個(gè)地址輸入端和多個(gè)輸出選通端，所述輸出選通端以像素行坐標(biāo)的某一維度的坐標(biāo)值一一對(duì)應(yīng)標(biāo)識(shí)加以區(qū)分，不同的解碼器對(duì)應(yīng)的像素行坐標(biāo)值的維度不同，所述輸出選通端數(shù)與用于所述解碼器標(biāo)識(shí)的相應(yīng)的維度坐標(biāo)最大值一致； 控制單元，所述控制單元包含地址輸出端，所述地址輸出端與所述解碼單元連接用于向解碼單元輸入地址信息，所述控制單元用于生成所述地址信息； 所述組合邏輯單元各輸入端與相應(yīng)坐標(biāo)的解碼器輸出端對(duì)應(yīng)，所述對(duì)應(yīng)包括同時(shí)滿足組合邏輯單元輸入端坐標(biāo)的維度值與解碼器對(duì)應(yīng)的維度值相同和組合邏輯單元輸入端的坐標(biāo)值與解碼器的 坐標(biāo)值相同的條件。
專利摘要本實(shí)用新型為了壓縮AMOLED面板行尋址電路部分占用的空間、簡(jiǎn)化行尋址電路結(jié)構(gòu)、增加單張基板切割面板數(shù)量，提出了一種AMOLED面板行驅(qū)動(dòng)的分區(qū)、尋址方法及其電路。其分區(qū)方法中，被尋址的各像素行由一N維坐標(biāo)標(biāo)識(shí)區(qū)分，用于標(biāo)識(shí)不同像素行的各維度坐標(biāo)值為以1開(kāi)始順序編號(hào)至所有像素行均被編號(hào)的正整數(shù)的集合的各元素，同一維度的坐標(biāo)值相同的行的集合作為一個(gè)分區(qū)，N為不大于像素行數(shù)的質(zhì)因數(shù)數(shù)的正整數(shù)。本實(shí)用新型的行尋址電路使原本結(jié)構(gòu)復(fù)雜的移位寄存器電路被組合邏輯單元及解碼器單元所替代，可以有效減少了面板行尋址的電路規(guī)模，增加單張基板切割CELL的數(shù)量；同時(shí)行驅(qū)動(dòng)電路規(guī)模的縮小，也會(huì)減少產(chǎn)品出現(xiàn)缺陷的概率。
文檔編號(hào)G09G3/32GK203134322SQ201220706269
公開(kāi)日2013年8月14日 申請(qǐng)日期2012年12月19日 優(yōu)先權(quán)日2012年12月19日
發(fā)明者周剛, 田朝勇, 劉宏 申請(qǐng)人:四川虹視顯示技術(shù)有限公司