專利名稱：驅動電路與顯示器的驅動方法
技術領域：
本發(fā)明有關于一種顯示器，且特別是有關于一種顯示器的驅動電路及其驅動方 法，藉由本發(fā)明的架構數據栓鎖(data latching)與極性(POL)儲存可同步進行，并可降低 應用在驅動電路中的多任務器(multiplexers)與總線線(bus lines)的數量。
背景技術：
顯示面板具有基板與形成于其上的數個像素元素。這些像素元素實質上以一矩陣 型式排列，此矩陣具有數列柵極線與數行數據線。顯示面板為驅動電路所驅動，此驅動電路 包含柵極驅動器與源極驅動器。柵極驅動器產生多個柵極信號(掃描信號)，這些柵極信號 循序施加在柵極線，以逐列地開啟像素元素。源極驅動器藉由循序取樣影像數據產生多個 數據信號(源極信號)，這些數據信號施加于數據在線，并結合施加于柵極線的柵極信號， 以在面板上顯示影像。圖8為一種傳統(tǒng)顯示器的源極驅動器10的方塊圖。源極驅動器10包含移位緩 存器(shift register)(未繪示)、第一栓鎖器陣列11、第一多任務器陣列12、第二栓鎖 器陣列13、位準移位器(level shifter)陣列14、數字模擬轉換器(digital-to-analog converter ；DAC)陣列15、第二多任務器陣列16以及輸出緩沖器陣列17。源極驅動器10電 性耦合至數據輸入處理器(數據緩存器)20，數據輸入處理器20具有迷你低電壓差分信號 (Mini Low Voltage Differential Signal ；Mini-LVDS)輸入接口 21 與串聯(lián)至并聯(lián)轉換器 (Series to Parallel converter)22。影像信號LV0、LV1、…、RV2先接收在Mini-LVDS輸入接口 21中，并將這些影像信 號處理成適合于顯示器的空間尋址(spatial addressing)與灰階能力的數字影像格式，即 像素數據信號，其具有分別對應于紅色、綠色與藍色信號的R、G、B元素。每個顏色信號由 N個位所組成。在串聯(lián)至并聯(lián)轉換器22中，將像素數據信號從串聯(lián)格式轉換成并聯(lián)格式， 接著藉由總線線23將這些信號輸出至第一栓鎖器陣列11。接著，移位緩存器輸出多個致 能(enable)信號至第一栓鎖器陣列11。第一栓鎖器陣列11與第二栓鎖器陣列13響應這 些致能信號，進行像素數據栓鎖并輸出像素數據信號。具有多個多任務器的第一多任務器 陣列12排列在第一栓鎖器陣列11與第二栓鎖器陣列13之間，以決定響應來自時序控制器 (timing controller)(未繪示)的極性控制信號P0L，而從第一栓鎖器陣列11輸出至第二 栓鎖器陣列13的像素數據信號的路徑。位準移位器陣列14接收來自第二栓鎖器陣列13 的像素數據信號，并改變這些像素數據信號的電壓位準，再將這些像素數據信號輸出至DAC 陣列15。DAC陣列15將接收自位準移位器陣列14的這些像素數據信號轉換成數個模擬像 素信號。具有多個多任務器的第二多任務器陣列16根據極性控制信號P0L，選擇性地在數 條路徑上，將接收自DAC陣列15的模擬像素信號輸出至輸出緩沖器陣列17。最后，輸出緩 沖器陣列17將這些模擬像素信號寫入面板像素，例如液晶晶元(cells)，來進行顯示。如圖9所示，極性控制信號POL具有周期性反轉的極性。極性控制信號POL的周 期性的極性反轉可透過第一多任務器陣列12與第二多任務器陣列16，而控制像素數據R、G與B的極性。然而，包含第一多任務器陣列12與第二多任務器陣列16的極性反轉電路實 際上占據顯示面板上的源極驅動器的面積的約3%或更多。像素數據R、G與B的位愈多， 第一多任務器陣列12與第二多任務器陣列16中的多任務器就愈多，而導致源極驅動器的 復雜度與制作成本增加。因此，業(yè)界急需一個解決上述缺點與不適當的技術。

發(fā)明內容
在本發(fā)明的一態(tài)樣中，一種驅動顯示器的驅動電路，此顯示器具有多個像素，且這 些像素在空間中以一矩陣型式排列。此驅動電路包含一輸入接口，用以將多個輸入影像 信號處理成與顯示器的像素矩陣和數個灰階有關的多個數字像素信號；一時序控制器，用 以產生一極性控制信號POL ；以及一串聯(lián)至并聯(lián)轉換器，電性耦合至輸入接口以將數字像 素信號從串聯(lián)格式轉換成并聯(lián)格式、以及時序控制器以控制并聯(lián)的數字像素信號的多個輸 出路徑。串聯(lián)至并聯(lián)轉換器具有多個栓鎖器LATCH，用以栓鎖與輸出這些并聯(lián)數字像素信 號；以及多個多任務器MUX，電性耦合至前述的栓鎖器LATCH以接收來自栓鎖器LATCH的并 聯(lián)數字像素信號，且由極性控制信號POL所控制以選取并聯(lián)數字像素信號的輸出路徑。在 一實施例中，前述的多個栓鎖器LATCH具有六個栓鎖器LATCH，且前述的多個多任務器MUX 具有六個多任務器MUX。極性控制信號POL具有一低狀態(tài)POL (-)與一高狀態(tài)P0L(+)，且在 低狀態(tài)POL(-)與高狀態(tài)P0L(+)中交替。輸入接口包含一迷你LVDS輸入接口。上述的驅動電路亦包含一源極驅動器，此源極驅動器電性耦合到串聯(lián)至并聯(lián)轉換 器與時序控制器，以將上述的數字像素信號轉換成數個模擬像素信號，并根據極性控制信 號P0L，而將這些模擬像素信號寫入像素矩陣中。在一實施例中，上述的源極驅動器包含一第一栓鎖器陣列，具有多個栓鎖器 Latchl，這些栓鎖器Latchl透過數條總線線而電性耦合至上述的多任務器MUX，以栓鎖接 收自上述的多任務器MUX的數字像素信號，并同時輸出遭栓鎖的數字像素信號；一第二栓 鎖器陣列，具有多個栓鎖器Latch2，這些栓鎖器Latch2電性耦合至前述的第一栓鎖器陣 列，以栓鎖接收自第一栓鎖器陣列的數字像素信號，并同時輸出遭栓鎖的數字像素信號；一 位準移位器陣列，具有多個位準移位器Leveljhifter，這些位準移位器Leveljhifter電 性耦合至第二栓鎖器陣列，以改變接收自第二栓鎖器陣列的數字像素信號的電壓位準；一 DAC陣列，具有交替設置的多個正DAC PDAC與負DAC NDAC，這些正DACPDAC與負DAC NDAC 電性耦合至位準移位器陣列，以將接收自位準移位器陣列的數字像素信號轉換成多個模擬 像素信號；一多任務器陣列，電性耦合至DAC陣列，以接收來自DAC陣列的模擬像素信號，并 根據上述的極性控制信號P0L，選擇性地輸出這些模擬像素信號；以及一輸出緩沖器陣列， 具有多個輸出緩沖器Output_Buffer，這些輸出緩沖器Output_Buffer電性耦合至多任務 器陣列，以將接收自多任務器陣列的模擬像素信號寫入上述的顯示器的像素矩陣中。在一實施例中，從上述的栓鎖器Latch至顯示器的像素矩陣的數字像素信號的傳 送路徑在這些數字像素信號于第一栓鎖器陣列中遭栓鎖前，根據極性控制信號POL而決 定。在本發(fā)明的另一態(tài)樣中，一種驅動顯示器的驅動電路，此顯示器具有多個像素，且 這些像素在空間中以一矩陣型式排列。此驅動電路包含一輸入接口，用以將多個輸入影像信號處理成與顯示器的像素矩陣和數個灰階有關的多個像素信號；一時序控制器，用以產 生一極性控制信號POL ；—對多任務器MUX，電性耦合至前述的輸入接口，以接收來自輸入 接口的像素信號，且由極性控制信號POL所控制以選取并聯(lián)像素信號的傳送路徑；一數據 緩存器，電性耦合至前述的多任務器MUX對，以儲存像素信號，這些像素信號包含其由極性 控制信號POL所決定的傳送路徑；以及一源極驅動器，具有一栓鎖器陣列電性耦合至數據 緩存器，以接收來自數據緩存器所儲存的像素信號，此源極驅動器配置來根據極性控制信 號P0L，而將所儲存的像素信號寫入像素矩陣中。極性控制信號POL具有一低狀態(tài)POL (_)與一高狀態(tài)POL (+)，且在低狀態(tài)POL (-) 與高狀態(tài)P0L(+)中交替。在一實施例中，數據緩存器包含一串聯(lián)至并聯(lián)轉換器。上述的輸入接口包含一對 迷你LVDS輸入接口。在一實施例中，上述的源極驅動器更包含一移位緩存器，電性耦合至上述的第一 栓鎖器陣列。在本發(fā)明的又一態(tài)樣中，一種驅動顯示器的驅動電路，此顯示器具有多個像素，且 這些像素在空間中以一矩陣型式排列。此驅動電路包含一輸入接口，用以將多個輸入影 像信號處理成與顯示器的像素矩陣和數個灰階有關的多個像素信號；一時序控制器，用以 產生一極性控制信號POL ；以及一源極驅動器。此源極驅動器具有一移位緩存器，用以產 生多個循序脈沖(sequential pulses)；一對多任務器MUX，用以改變前述的循序脈沖的次 序，藉以根據極性控制信號POL來決定像素信號的傳送路徑；以及一第一栓鎖器陣列，用以 根據極性控制信號POL來栓鎖像素信號、以及這些像素信號至像素矩陣的傳送路徑。上述的驅動電路更包含一串聯(lián)至并聯(lián)轉換器，用以將接收自輸入接口的像素信號 從串聯(lián)格式轉換成并聯(lián)格式，并將并聯(lián)像素信號輸出至第一栓鎖器陣列。極性控制信號POL具有一低狀態(tài)POL (“)與一高狀態(tài)POL (+)，且在低狀態(tài)POL (-) 與高狀態(tài)P0L(+)中交替。在一實施例中，上述的輸入接口包含一迷你LVDS輸入接口。于再一態(tài)樣中，本發(fā)明有關于一種顯示器的驅動方法，此顯示器具有多個像素，且 這些像素在空間中以一矩陣型式排列。在一實施例中，此方法包含下列步驟將多個輸入影 像信號處理成與顯示器的像素矩陣和數個灰階有關的多個像素信號；產生一極性控制信號 POL ；根據極性控制信號P0L，決定像素信號的數個傳送路徑；以及沿著所決定的傳送路徑， 將像素信號寫入像素矩陣中。極性控制信號POL具有一低狀態(tài)POL (-)與一高狀態(tài)P0L(+)， 且在低狀態(tài)POL(-)與高狀態(tài)P0L(+)中交替。在一實施例中，上述的決定步驟利用多個栓鎖器進行來進行。此外，上述的決定步 驟利用一串聯(lián)至并聯(lián)轉換器。進行上述的處理步驟利用一迷你LVDS輸入接口。從結合附圖所做的較佳實施例的以下描述，本發(fā)明的這些與其它態(tài)樣將變得更加 地顯而易見，雖然在此的各種變化與修改可在不脫離本公開的創(chuàng)新概念的精神與范圍下，
予以變更。


附圖繪示出本發(fā)明的一或多個實施例，連同所載描述，用以解釋本發(fā)明的原理。只 要有可能，相同參考符號應用于整份附圖中，以表示一實施例的相同或相似組件，其中圖1為依照本發(fā)明的一實施例的一種針對正極性的控制信號的驅動顯示器的驅 動電路的方塊示意圖；圖2為針對負極性的控制信號的圖1的驅動電路的方塊示意圖；圖3為依照本發(fā)明的另一實施例的一種針對正極性的控制信號的驅動顯示器的 驅動電路的方塊示意圖；圖4為針對負極性的控制信號的圖3的驅動電路的方塊示意圖；圖5為依照本發(fā)明的又一實施例的一種針對正極性的控制信號的驅動顯示器的 驅動電路的方塊示意圖；圖6為針對負極性的控制信號的圖5的驅動電路的方塊示意圖；圖7為依照本發(fā)明的一實施例的一種驅動電路的信號的時序示意圖；圖8為一種傳統(tǒng)驅動電路的方塊示意圖；以及圖9為一種驅動電路的信號的時序示意圖。其中，附圖標記10 源極驅動器14 位準移位器陣列20 數據輸入處理器100:驅動電路122:栓鎖器 LATCH150 第二栓鎖器陣列190 輸出緩沖器陣列320:多任務器 MUX342 第一栓鎖器陣列520:多任務器 MUX544 :0ΡΑ 陣列13 第二栓鎖器陣列17 輸出緩沖器陣列23 總線線120:串聯(lián)至并聯(lián)轉換器1 :多任務器MUX140 第一栓鎖器陣列160:位準移位器陣列180 多任務器陣列300:驅動電路310:輸入接口330 數據緩存器341 移位緩存器
346 多任務器陣列501 極性控制信號POL541 第一栓鎖器陣列543 =DAC 陣列M6:多任務器陣列
具體實施例方式本發(fā)明現將于此后參照附圖繪示進行數個示范實施例并伴隨著文字描述進一步 說明本發(fā)明的原理。然而，本發(fā)明可以許多不同形式加以體現，而不應被解讀成受限于在此 所提出的實施例中。相反地，提供這些實施例，使得本公開會更完善且完整，而可充分地將 本發(fā)明的范圍表達給本領域的技術人員。相同的參考數字在各處標示相同元素。在此所使用的術語的目的僅為描述特定實施例，并非意欲做為本發(fā)明的限制。除 非特別定義，否則在此所使用的所有用詞(terms)(包含科技與科學用詞)具有相同于本領 域的技術人員所廣為了解的意義。將可進一步了解的是，用詞，例如以常用辭典定義的用 詞，應解釋成具有與它們在相關領域和本公開的上下文中的意義一致的意義，且將不會以 理想化或過度正式的意義來加以解讀，除非在此這樣特別定義。如應用于此者，除非內容 清楚指定，否則單數形式“一(a)”、“一(an)”與“該(the) ”也意欲包含復數形式(plural forms)。如應用于此者，“大約(around) ”、“約(about) ”或“近乎(approximately) ”應大 體上意味在給定值或范圍的20 %以內，較佳在10 %以內，更佳在5 %內。在此所給的數量為 近似的，因此意味著若無特別陳述，用詞“大約”、“約”或“近乎”可用以表示。將進一步了 解的是，用詞“包含(comprises)”及/或“包含(comprising) ”、或“包含(includes) ”及/ 或“包含(including)”、或“具有(has)”及/或“具有(having) ”應用在說明書中時，明確 說明所述特征、區(qū)域、整體、步驟、操作、元素、及/或構件的存在，但并未排除一或更多其它 特征、區(qū)域、整體、步驟、操作、元素、構件及/或其組合的存在或加入。請參照圖1與圖2，其為依照本發(fā)明的一實施例的一種驅動顯示器的驅動電路 100，此顯示器具有多個像素，且這些像素在空間中以一矩陣型式排列。驅動電路100包含輸入接口 110，例如迷你LVDS Rx,以將輸入影像信號LV0、LV1、 LV2、RV0、RV1與RV2處理成與顯示器的像素矩陣和灰階有關的數字像素信號。這些數字像 素信號具有R、G、B元素，即分別表示紅色、綠色與藍色的三種顏色信號。在圖1與圖2所示 的本示范實施例中，每個顏色信號具有八個位。通常，這些數字像素信號呈串聯(lián)格式。驅動電路100亦包含時序控制器(未繪示)，用以產生一極性控制信號P0L101。驅動電路100更包含串聯(lián)至并聯(lián)轉換器120，此串聯(lián)至并聯(lián)轉換器120電性耦合至 輸入接口 110，以將數字像素信號從串聯(lián)格式轉換成并聯(lián)格式。串聯(lián)至并聯(lián)轉換器120亦電 性耦合至時序控制器，以控制并聯(lián)的數字像素信號的數個輸出/傳送路徑。串聯(lián)至并聯(lián)轉 換器120具有六個栓鎖器LATCH 122，用以栓鎖與輸出這些并聯(lián)數字像素信號；以及六個多 任務器MUX 1 電性耦合至栓鎖器LATCH 122，用以接收來自栓鎖器LATCH 122的并聯(lián)數字 像素信號，且由極性控制信號POL 101所控制以選取并聯(lián)數字像素信號的輸出/傳送路徑。 極性控制信號POL具有一低狀態(tài)POL (-)與一高狀態(tài)P0L(+)，且在低狀態(tài)POL(-)與高狀態(tài) POL (+)中交替。輸入接口包含迷你LVDS輸入接口。
此外，驅動電路100亦包含源極驅動器，此源極驅動器電性耦合到串聯(lián)至并聯(lián)轉 換器120與時序控制器，以將數字像素信號轉換成數個模擬像素信號，并根據極性控制信 號P0L，而將這些模擬像素信號寫入像素矩陣中。特別地，源極驅動器包含第一栓鎖器陣列140、第二栓鎖器陣列150、位準移位器 陣列160、DAC陣列170、多任務器陣列180與輸出緩沖器陣列190。第一栓鎖器陣列140具 有多個栓鎖器Latchl，這些栓鎖器Latchl透過數條總線線130而電性耦合六個多任務器 MUX 124，以栓鎖接收自多任務器MUX 1 的數字像素信號，并同時輸出的前栓鎖的數字像 素信號。第二栓鎖器陣列150具有多個栓鎖器Latch2，這些栓鎖器Latch2電性耦合至第一 栓鎖器陣列140，以栓鎖接收自第一栓鎖器陣列140的數字像素信號，并同時輸出的前栓鎖 的數字像素信號。像素信號自第一栓鎖器陣列140輸出至第二栓鎖器陣列150時，無需極 性控制信號POL。位準移位器陣列160具有多個位準移位器Leveljhifter，這些位準移位 器Leveljihifter電性耦合至第二栓鎖器陣列150，以改變接收自第二栓鎖器陣列150的 數字像素信號的電壓位準。DAC陣列170具有交替設置的多個PDAC與NDAC，這些PDAC與 NDAC電性耦合至位準移位器陣列160，以將接收自位準移位器陣列160的數字像素信號轉 換成數個模擬像素信號。多任務器陣列180電性耦合至DAC陣列170，以接收來自DAC陣列 170的模擬像素信號，并根據極性控制信號POL 101，選擇性地輸出這些模擬像素信號。輸 出緩沖器陣列190具有多個輸出緩沖器Output_Buffer，這些輸出緩沖器Output_Buffer電 性耦合至多任務器陣列180，以將接收自多任務器陣列180的模擬像素信號寫入顯示器的 像素矩陣的數據線Υ1、Υ2、...、^!-1與^!中。根據本發(fā)明，在串聯(lián)至并聯(lián)轉換器120中，僅利用六個栓鎖器LATCH 122與六個多 任務器MUX 1 來決定數字像素信號的傳送路徑。此外，在數字像素信號在第一栓鎖器陣 列140中栓鎖前，根據極性控制信號POL 101，決定數字像素信號從栓鎖器LATCH 122至顯 示器的像素矩陣的數據線Yl、Y2、…、^i-I與的傳送路徑。圖1對應于極性控制信號 POL 101的正極性POL(+)，而圖2對應于極性控制信號POL 101的負極性POL(-)。圖3與圖4其為依照本發(fā)明的另一實施例的一種驅動顯示器的驅動電路300。此 驅動電路300包含輸入接口 310、極性控制信號POL 301、一對多任務器MUX 320、數據緩存 器330與源極驅動器340。極性控制信號POL 301可具有正極性POL(+)，如圖3所示，或者 可為負極性POL(-)，如圖4所示。輸入接口 310包含一對迷你LVDS Rx,以分別將輸入影像信號LVO、LV1、LV2、以及 RV0、RV1、RV2處理成數個像素信號。極性控制信號POL 301為時序控制器所產生。此對多任務器MUX 320電性耦合至輸入接口 310，以接收來自輸入接口 310的像素 信號，且由極性控制信號POL 301所控制以選取并聯(lián)像素信號的數條傳送路徑。數據緩存 器330電性耦合至此對多任務器MUX 320，以儲存像素信號，這些像素信號包含其由極性控 制信號POL所決定的傳送路徑。數據緩存器330可包含串聯(lián)至并聯(lián)轉換器。源極驅動器340具有栓鎖器陣列342電性耦合至數據緩存器330，以接收來自數 據緩存器330所儲存的像素信號；以及移位緩存器341電性耦合至第一栓鎖器陣列342。源 極驅動器340配置來根據極性控制信號P0L，而將所儲存的像素信號寫入像素矩陣中。在此實施例中，多任務器陣列346適用以響應于來自時序控制器的極性控制信號 POL 301，而選取運算放大器(Operational Amplifier ;0ΡΑ)陣列的輸出的路徑。舉例而言，圖3對應于極性控制信號POL 301的正極性POL(+)，而圖4對應于極性控制信號POL 301的負極性P0L(-)。圖5與圖6為依照本發(fā)明的又一實施例的一種驅動顯示器的驅動電路500。驅動 電路500包含輸入接口(未繪示)，用以將數個輸入影像信號處理成與顯示器的像素矩陣 和數個灰階有關的數個像素信號；極性控制信號P0L501 ；以及源極驅動器。源極驅動器具 有移位緩存器，用以產生多個循序脈沖(sequential pulses)，例如SPl與SP2 ；—對多任 務器MUX 520，用以改變循序脈沖SPl與SP2的次序，藉以根據極性控制信號POL 501來決 定像素信號的傳送路徑；以及第一栓鎖器陣列Ml，用以根據極性控制信號POL來栓鎖像素 信號、以及這些像素信號至像素矩陣的傳送路徑。換言之，根據本發(fā)明，可同時進行數據栓 鎖與極性控制信號POL儲存，如圖7所示。源極驅動器亦具有第二栓鎖器陣列M2、DAC陣 列M3、OPA陣列544與多任務器陣列M6，其中多任務器陣列546適用以響應于極性控制 信號POL 501，而選取OPA陣列544的輸出的路徑。在第一栓鎖器陣列541與第二栓鎖器陣 列542之間并無極性控制。驅動電路500亦可包含串聯(lián)至并聯(lián)轉換器，用以將接收自輸入接口的串聯(lián)格式的 像素信號轉換成并聯(lián)格式，并將并聯(lián)像素信號輸出至第一栓鎖器陣列討1。類似地，圖5對應于極性控制信號POL 501的正極性POL (+)，而圖6對應于極性控 制信號POL 501的負極性P0L(-)。本發(fā)明的一態(tài)樣有關于一種顯示器的驅動方法，此顯示器具有一像素矩陣。此方 法包含將數個輸入影像信號處理成與顯示器的像素矩陣和數個灰階有關的數個像素信 號；產生極性控制信號POL ；根據極性控制信號P0L，決定像素信號的數個傳送路徑；以及沿 著所決定的傳送路徑，將像素信號寫入像素矩陣中。除此以外，本發(fā)明還列舉了數個驅動顯示器的驅動電路，這些驅動電路配置以同 步進行數據栓鎖與極性控制信號POL儲存，如此應用在驅動電路中的多任務器MUX與總線 線的數量可獲得實質縮減，因而可減少源極驅動器的芯片尺寸與制作成本。已提交本發(fā)明的示范實施例的上述描述，其僅作為舉例說明與描述的用，并非用 以將本發(fā)明限制在所公開的刻板型式。根據上述的教示，可能有許多修改與變化。實施例的選擇與描述為了解釋本發(fā)明的原理及其實施上的應用，藉以使其它本領 域的技術人員來利用本發(fā)明、各實施例、與各種適用于預期的特定使用的修改。與本發(fā)明有 關但未脫離其精神與范圍的替代實施例，對于本領域的技術人員將是顯而易見的。因此，本 發(fā)明的范圍由所附權利要求書的專利保護范圍所界定，而非上述描述與在那所描述的示范 實施例。
權利要求
1.一種驅動顯示器的驅動電路，該顯示器具有多個像素，且該些像素在空間中排列成 一像素矩陣，其特征在于，且該驅動電路包含(a)一輸入接口，用以將多個輸入影像信號處理成與該顯示器的該像素矩陣和多個灰 階有關的多個數字像素信號；(b)一時序控制器，用以產生一極性控制信號；(c)一串聯(lián)至并聯(lián)轉換器，電性耦合至該輸入接口以將該些數字像素信號從一串聯(lián)格 式轉換成一并聯(lián)格式、以及該時序控制器以控制具該并聯(lián)格式的該些數字像素信號的多個 輸出路徑，該串聯(lián)至并聯(lián)轉換器包含多個栓鎖器，用以栓鎖與輸出具該并聯(lián)格式的該些數字像素信號；以及多個多任務器，電性耦合至該些栓鎖器以接收來自該些栓鎖器的具該并聯(lián)格式的該些 數字像素信號，且由該極性控制信號所控制以選取具該并聯(lián)格式的該些數字像素信號的該 些輸出路徑；以及(d)一源極驅動器，電性耦合到該串聯(lián)至并聯(lián)轉換器與該時序控制器，以將該些數字像 素信號轉換成多個模擬像素信號，并根據該極性控制信號，而將該些模擬像素信號寫入該 像素矩陣中。
2.如權利要求1所述的驅動電路，其特征在于，該些栓鎖器具有六個栓鎖器，且該些多 任務器具有六個多任務器。
3.如權利要求1所述的驅動電路，其特征在于，該源極驅動器包含(a)一第一栓鎖器陣列，具有多個栓鎖器，該些栓鎖器透過多個總線線而電性耦合至該 些多任務器，以栓鎖接收自該些多任務器的該些數字像素信號，并同時輸出遭栓鎖的該些 數字像素信號；(b)一第二栓鎖器陣列，具有多個栓鎖器，該些栓鎖器電性耦合至該第一栓鎖器陣列， 以栓鎖接收自該第一栓鎖器陣列的該些數字像素信號，并同時輸出遭栓鎖的該些數字像素 信號；(c)一位準移位器陣列，具有多個位準移位器，該些位準移位器電性耦合至該第二栓鎖 器陣列，以改變接收自該第二栓鎖器陣列的該些數字像素信號的電壓位準；(d)一數字模擬轉換器陣列，具有交替設置的多個正數字模擬轉換器與負數位模擬轉 換器，該些正數字模擬轉換器與負數位模擬轉換器電性耦合至該位準移位器陣列，以將接 收自該位準移位器陣列的該些數字像素信號轉換成該些模擬像素信號；(e)一多任務器陣列，電性耦合至該數字模擬轉換器陣列，以接收來自該數字模擬轉換 器陣列的該些模擬像素信號，并根據該極性控制信號，選擇性地輸出該些模擬像素信號；以 及(f)一輸出緩沖器陣列，具有多個輸出緩沖器，該些輸出緩沖器電性耦合至該多任務器 陣列，以將接收自該多任務器陣列的該些模擬像素信號寫入該顯示器的該像素矩陣中。
4.如權利要求3所述的驅動電路，其特征在于，從該些栓鎖器至該顯示器的該像素矩 陣的該些數字像素信號的多個傳送路徑在該些數字像素信號于該第一栓鎖器陣列中遭栓 鎖前，根據該極性控制信號而決定。
5.如權利要求1所述的驅動電路，其特征在于，該極性控制信號具有一低狀態(tài)與一高 狀態(tài)，且在該低狀態(tài)與該高狀態(tài)中交替。
6.如權利要求1所述的驅動電路，其特征在于，該輸入接口包含一迷你低電壓差分信 號輸入接口。
7.—種驅動顯示器的驅動電路，該顯示器具有多個像素，且該些像素在空間中排列成 一像素矩陣，其特征在于，該驅動電路包含(a)一輸入接口，用以將多個輸入影像信號處理成與該顯示器的該像素矩陣和多個灰 階有關的多個像素信號；(b)一時序控制器，用以產生一極性控制信號；(c)一對多任務器，電性耦合至該輸入接口，以接收來自該輸入接口的該些像素信號， 且由該極性控制信號所控制以選取具該并聯(lián)格式的該些像素信號的多個傳送路徑；(d)一數據緩存器，電性耦合至該對多任務器，以儲存該些像素信號，該些像素信號包 含該些像素信號由該極性控制信號所決定的該些傳送路徑；以及(e)一源極驅動器，具有一栓鎖器陣列電性耦合至該數據緩存器，以接收來自該數據緩 存器所儲存的該些像素信號，該源極驅動器配置來根據該極性控制信號，而將所儲存的該 些像素信號寫入該像素矩陣中。
8.如權利要求7所述的驅動電路，其特征在于，該數據緩存器包含一串聯(lián)至并聯(lián)轉換ο
9.如權利要求7所述的驅動電路，其特征在于，該極性控制信號具有一低狀態(tài)與一高 狀態(tài)，且在該低狀態(tài)與該高狀態(tài)中交替。
10.如權利要求7所述的驅動電路，其特征在于，該輸入接口包含一對迷你低電壓差分 信號輸入接口。
11.如權利要求7所述的驅動電路，其特征在于，該源極驅動器更包含一移位緩存器， 電性耦合至該第一栓鎖器陣列。
12.—種驅動顯示器的驅動電路，該顯示器具有多個像素，且該些像素在空間中排列成 一像素矩陣，其特征在于，該驅動電路包含(a)一輸入接口，用以將多個輸入影像信號處理成與該顯示器的該像素矩陣和多個灰 階有關的多個像素信號；(b)一時序控制器，用以產生一極性控制信號；以及(c)一源極驅動器，包含一移位緩存器，用以產生多個循序脈沖；一對多任務器，用以改變該些循序脈沖的次序，藉以根據該極性控制信號來決定該些 像素信號的多個傳送路徑；以及一第一栓鎖器陣列，用以根據該極性控制信號來栓鎖該些像素信號、以及該些像素信 號至該像素矩陣的該些傳送路徑。
13.如權利要求12所述的驅動電路，其特征在于，更包含一串聯(lián)至并聯(lián)轉換器，用以將 接收自該輸入接口的該些像素信號從一串聯(lián)格式轉換成一并聯(lián)格式，并將具有該并聯(lián)格式 的該些像素信號輸出至該第一栓鎖器陣列。
14.如權利要求12所述的驅動電路，其特征在于，該極性控制信號具有一低狀態(tài)與一 高狀態(tài)，且在該低狀態(tài)與該高狀態(tài)中交替。
15.如權利要求12所述的驅動電路，其特征在于，該輸入接口包含一迷你低電壓差分信號輸入接口。
16.一種顯示器的驅動方法，該顯示器具有多個像素，且該些像素在空間中排列成一像 素矩陣，其特征在于，該驅動方法包含(a)將多個輸入影像信號處理成與該顯示器的該像素矩陣和多個灰階有關的多個像素 信號；(b)產生一極性控制信號；(c)根據該極性控制信號，決定該些像素信號的多個傳送路徑；以及(d)沿著所決定的該些傳送路徑，將該些像素信號寫入該像素矩陣中。
17.如權利要求16所述的驅動方法，其特征在于，進行決定該些像素信號的該些傳送 路徑的步驟利用多個栓鎖器。
18.如權利要求17所述的驅動方法，其特征在于，進行決定該些像素信號的該些傳送 路徑的步驟利用一串聯(lián)至并聯(lián)轉換器。
19.如權利要求16所述的驅動方法，其特征在于，將該些輸入影像信號處理成該些像 素信號的步驟利用一迷你低電壓差分信號輸入接口。
20.如權利要求16所述的驅動方法，其特征在于，該極性控制信號具有一低狀態(tài)與一 高狀態(tài)，且在該低狀態(tài)與該高狀態(tài)中交替。
全文摘要
本發(fā)明公開了一種驅動電路與顯示器的驅動方法，該方法包含下列步驟將多個輸入影像信號處理成與顯示器的像素矩陣和數個灰階有關的數個像素信號；產生一極性控制信號POL；根據極性控制信號POL，決定像素信號的數個傳送路徑；以及沿著所決定的傳送路徑，將像素信號寫入像素矩陣中。
文檔編號G09G5/00GK102136264SQ20111005235
公開日2011年7月27日 申請日期2011年3月2日 優(yōu)先權日2010年10月7日
發(fā)明者何宇璽, 林勇旭, 鐘竣帆 申請人:友達光電股份有限公司