專利名稱：差分放大電路、顯示面板驅動器和顯示設備的制作方法
技術領域：
本發(fā)明涉及設置有差分放大電路的顯示面板驅動器，和顯示設備。
背景技術：
近年來，將面板顯示設備，諸如液晶顯示設備，開發(fā)成具有更高分辨率和更大屏幕尺寸，由于此，要求用于驅動顯示面板的源極驅動器具有以更高速度驅動大電容負載的能力。因此，有必要提高用在源極驅動器的輸出級中的差分放大電路的轉換速率。另一方面，在配備有內置面板顯示設備的便攜式電話和其他便攜式裝置的市場中，低電流消耗量的需求增加，以便延長電池驅動時段。由于在面板顯示設備的源極驅動器中，根據(jù)顯示面板的大小，使用幾十至幾百個差分放大電路，因此，減少每單個差分放大電路的電流消耗量很重要。用于實現(xiàn)高轉換速率的一種技術是增大提供給差分放大電路的輸入級中的差分對的偏置電流。如果偏置電流增大，那么差分對的每一晶體管的互導gm增大，由此能實現(xiàn)高轉換速率。然而，該技術陷入差分放大電路的電流消耗量增加的問題。為在抑制電流消耗量增加的同時實現(xiàn)高轉換速率，在一種技術中，僅當反相輸入信號和非反相輸入信號的信號電平改變時，提供給輸入級中的差分對的偏置電流才增大。 在JP 2001-156559A(專利文獻1)中公開了這種差分放大電路。圖6是示出在JP 2001-156559A中公開的差分放大電路的結構的電路圖。圖6中所示的差分放大電路包括PMOS差分輸入部1、NMOS差分輸入部2、電流鏡電路3和4、推挽輸出級5、PMOS子電流源6和NMOS子電流源7。PMOS差分輸入部1包括PMOS晶體管Ml、M2和M3。PMOS晶體管M2和M3將它們的源極共同連接，并且構成差分晶體管對。PMOS晶體管M2的柵極連接到反相輸入h_，并且PMOS晶體管M3的柵極連接到非反相輸入h+。為PMOS晶體管Ml的柵極提供偏置電壓 Vbl,以便將偏置電流提供給PMOS晶體管M2和M3。將來自PMOS晶體管M2和M3的、PMOS 差分輸入部1的輸出信號提供給電流鏡電路4。同時，NMOS差分輸入部2包括匪OS晶體管M4、M5和M6。匪OS晶體管M4和M5將它們的源極共同連接，并且構成差分晶體管對。NMOS晶體管M4的柵極連接到反相輸入并且NMOS晶體管M5的柵極連接到非反相輸入IN+。為NMOS晶體管M6的柵極提供偏置電壓 Vb2,以便將偏置電流提供給匪OS晶體管M4和M5。將來自匪OS晶體管M4和M5的、匪OS 差分輸入部2的輸出信號提供給電流鏡電路3。電流鏡電路3包括PMOS晶體管M7、M8、M9和M10，其中，為PMOS晶體管M9和MlO 的柵極提供偏置電壓Vb3。同時，電流鏡電路4包括NMOS晶體管Mil、M12、M13和M14，其中，為NMOS晶體管Mll和M12的柵極提供偏置電壓Vb4。經(jīng)電阻器元件RlOl和R102，連接電流鏡電路3和電流鏡電路4?？梢杂肕OS晶體管等替換電阻器元件RlOl和R102。推挽輸出級5包括PMOS輸出晶體管M15和NMOS輸出晶體管M16，并連接到輸出端子Vout。PMOS輸出晶體管M15的柵極連接到PMOS晶體管MlO和電阻器元件R102的一端之間的連接節(jié)點。推挽輸出級5的NMOS輸出晶體管M16的柵極連接到NMOS晶體管M12和電阻器元件R102的另一端之間的連接點。此外，在輸出端子Vout和PMOS晶體管MlO的源極之間，連接相位補償電容器C101，以及在輸出端子Vout和NMOS晶體管M12的源極之間， 連接相位補償電容器C2。PMOS子電流源6包括PMOS子電流源晶體管M18，并且為其柵極提供PMOS輸出晶體管Ml5的柵極電壓。PMOS子電流源6與PMOS差分輸入部1的PMOS晶體管Ml并聯(lián)連接。 類似地，NMOS子電流源7包括NMOS子電流源晶體管M19，并且為其柵極提供推挽輸出級5 的NMOS輸出晶體管M16的柵極電壓。NMOS子電流源7與NMOS差分輸入部2的NMOS晶體管M6并聯(lián)連接。在圖6中，符號CL表示連接到推挽輸出級5的輸出端子Vout的外部負載，符號 Vdd表示正電源線，以及符號Vss表示負電源線。圖6中所示的差分放大電路如下所述操作。S卩，在抑制電流消耗量增加的同時，實現(xiàn)高輸出轉換速率。具體地，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于反相輸入電壓VirT的狀態(tài)時，PMOS子電流源晶體管M18導通，由此PMOS子電流源6工作。 因此，臨時增大PMOS差分輸入部1的偏置電流。類似地，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平低于反相輸入電壓Vin-的狀態(tài)時，NMOS子電流源晶體管M19導通，由此NMOS子電流源7工作。因此，臨時增大NMOS差分輸入部2的偏置電流。在任一情況下，當非反相輸入電壓Vin+和反相輸入電壓Vin-存在變化時，偏置電流臨時增大，由此實現(xiàn)高轉換速率。另一方面，由于偏置電流的增大是臨時的，因此，能抑制電流消耗量的增加。引用列表[專利文獻1] JP 2001-156559A

發(fā)明內容
然而，即使在圖6所示的差分放大電路的結構中，也不能解決增加電流消耗量的問題。這是因為，當PMOS差分輸入部1或NMOS差分輸入部2的電流增大時，有必要饋送大電流通過推挽輸出級5以便確保相位裕度。如上所述，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于反相輸入電壓VirT的狀態(tài)或非反相輸入電極Vin+的電平低于反相輸入電壓VirT的狀態(tài)時，PMOS子電流源6或NMOS子電流源7導通，由此增大PMOS差分輸入部1或NMOS差分輸入部2的偏置電流。如果PMOS差分輸入部1或NMOS差分輸入部2的偏置電流增大，那么相位裕度降低，并且差分放大電路的穩(wěn)定性降低。此時，為避免差分放大電路背離穩(wěn)定操作，有必要預先饋送大電流通過推挽輸出級5，因此，難以在降低電流消耗量的同時驅動差分放大電路。將考慮圖6中的差分放大電路的穩(wěn)定性和增大將要饋送通過推挽輸出級5的電流的必要性。圖7A和7B是示出圖6中所示的差分放大電路的頻率特性的示意圖并表示電壓增益的角頻率特性和相位延遲的角頻率特性。差分放大電路的頻率特性能用第一極點頻率
ωρ1|、第二極點頻率I ωρ2|和單位增益頻率^^來表示。例如，關于差分放大電路的電壓增益Adc和相位延遲之間的關系，在第一極點頻率I ωρ1|前后，產(chǎn)生90°的相位延遲，此外， 在第二極點頻率I ωρ2|前后，也產(chǎn)生90°的相位延遲。由于在單位增益頻率《。時的相位延遲越小，差分放大電路越穩(wěn)定，因此，當設計差分放大電路時，有必要盡可以小地降低相位延遲并且盡可能大地增大相位裕度。此處，相位裕度是通過從180°減去相位延遲值而獲得的值。能由下述的等式(1)表示第二極點頻率I ωρ2|和單位增益頻率Cou I ωρ2| = gm6/C2 (1)cou = gml/Cc (2)此處，gml是圖6中的PMOS晶體管M2和M3以及匪OS晶體管M4和M5的每一個的互導gm，以及gm6是PMOS輸出晶體管M15和NMOS輸出晶體管M16的每一個的互導gm。 Cc是相位補償電容器ClOl和C102的每一個的電容值，以及等式(1)中的C2是外部負載 CL的電容值。MOS晶體管的互導gm與流過MOS晶體管的電流值的平方根成比例。其中，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于或低于反相輸入電壓Vin-的狀態(tài)時，使單位增益頻率Ou更高。具體地，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于或低于反相輸入電壓Vin-的狀態(tài)時，PMOS差分輸入部 1或NMOS差分輸入部2的偏置電流增大。因此，PMOS晶體管M2和M3以及NMOS晶體管M4 和M5的每一個的互導gm增大。即，等式(2)中的^增大，如果等式(2)中的‘增大，那么單位增益頻率變得更高。另一方面，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于或低于反相輸入電壓Vin-的狀態(tài)時，第二極點頻率I ωρ2|變得更低。首先，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于反相輸入電壓Vin-的狀態(tài)時，流過PMOS晶體管Μ2的電流增大，以致NMOS晶體管Μ13的漏極電壓升高并且進一步使NMOS晶體管Mll的漏極電壓以及NMOS晶體管Μ13和Μ14的柵極電壓升高。因此，降低NMOS輸出晶體管Μ16 的柵極電壓并且減小流過NMOS輸出晶體管Μ16的電流。另一方面，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平低于反相輸入電壓Vin-的狀態(tài)時，流過NMOS晶體管Μ4 的電流增大，以致降低PMOS晶體管Μ7的漏極電流并進一步降低PMOS晶體管Μ9的漏極電壓和PMOS晶體管Μ7和Μ8的柵極電壓。因此，使PMOS輸出晶體管Μ15的柵極電壓升高，并且減小流過PMOS輸出晶體管Μ15的電流。如上所述，即使操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于或低于反相輸入電壓Vin-的狀態(tài)，流過PMOS輸出晶體管Μ15 或匪OS輸出晶體管Μ16的電流也降低，因此，PMOS輸出晶體管Μ15或匪OS輸出晶體管Μ16 的互導gm降低。因此，如從等式⑴理解的，第二極點頻率I ωρ2|降低。如上所述，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于或低于反相輸入電壓Vin-的狀態(tài)時，單位增益頻率ω/變得更高，并且第二極點頻率I ωρ2|變得更低。因此，如從圖7Α和7Β理解的，相位裕度降低。在具有如上所述的特性的、圖6中所示的差分放大電路中，有必要預先使第二極點頻率I ωρ2|升得更高，以便防止穩(wěn)定性下降， 因此，在穩(wěn)定狀態(tài)中，不能降低流過推挽輸出級5的電流。本發(fā)明的主題是提供在抑制電流消耗量增加的同時實現(xiàn)高轉換速率的差分放大電路。在本發(fā)明的一方面中，差分放大電路包括PM0S晶體管的第一差分晶體管對，具有分別與非反相輸入和反相輸入連接的柵極；第一恒定電流源部，配置為將第一偏置電流提供給第一差分晶體管對；NMOS晶體管的第二差分晶體管對，具有分別與非反相輸入和反相輸入連接的柵極；第二恒定電流源部，配置為將第二偏置電流提供給第二差分晶體管對； 與第一差分晶體管對連接的第一電流鏡電路；與第二差分晶體管對連接的第二電流鏡電路；PMOS輸出晶體管，連接在正電源線和輸出端子之間，并且具有與第二電流鏡電路的輸出相連的柵極；NMOS輸出晶體管，連接在負電源線和輸出端子之間，并且具有與第一電流鏡電路的輸出相連的柵極；以及反饋電路，配置為對第一電流鏡電路執(zhí)行反饋操作，以抑制 NMOS輸出晶體管的柵極電壓的降低，并且對第二電流鏡電路執(zhí)行反饋操作，以抑制PMOS輸出晶體管的柵極電壓的上升。第一恒定電流源部配置為響應于PMOS輸出晶體管的柵極電壓的降低，增大第一偏置電流，并且第二恒定電流源部配置為響應于NMOS輸出晶體管的柵極電壓的上升，增大第二偏置電流。在本發(fā)明的另一方面中，一種顯示面板驅動器，其驅動顯示面板、并包括輸出電路，該輸出電路包含上述差分放大電路。在本發(fā)明的又一方面中，一種顯示設備包括顯示面板；以及包括輸出電路的驅動器，其配置為驅動顯示面板的數(shù)據(jù)線。輸出電路包括上述差分放大電路。根據(jù)本發(fā)明，能夠提供在抑制電流消耗量增加的同時實現(xiàn)高轉換速率的差分放大電路。


從結合附圖的某些實施例的下述描述，本發(fā)明的上述和其他目的、優(yōu)點和特征將更顯而易見，其中圖1是示出根據(jù)本發(fā)明的第一實施例的差分放大電路的結構的電路圖；圖2A和2B是示出根據(jù)第一實施例的差分放大電路的特性的圖；圖3是示出根據(jù)本發(fā)明的第二實施例的差分放大電路的結構的電路圖；圖4是示出根據(jù)本發(fā)明的第三實施例的差分放大電路的結構的電路圖；圖5是示出包含根據(jù)本發(fā)明的差分放大電路的液晶顯示設備的結構的框圖；圖6是示出現(xiàn)有的差分放大電路的結構的電路圖；以及圖7A和7B是示出現(xiàn)有的差分放大電路的特性的圖。
具體實施例方式[第一實施例]圖1是示出根據(jù)本發(fā)明的第一實施例的差分放大電路的結構的電路圖。圖1中所示的差分放大電路包括PMOS差分輸入部101、NM0S差分輸入部102、電流鏡電路103和104、 電阻器RlOl和R102、推挽輸出級105、PMOS子電流源106、匪OS子電流源107和反饋電路 108。PMOS差分輸入部101包括PMOS晶體管M101、M102和M103。PMOS晶體管M102和 M103將它們的源極共同連接，并且構成PMOS差分晶體管對。PMOS晶體管M102的柵極連接到非反相輸入(IrO，并且PMOS晶體管M103的柵極連接到反相輸入(In+)。PM0S晶體管MlOl 的柵極連接到偏置端子VblOl，并充當用于將偏置電流提供給PMOS晶體管M102和M103的共同連接的源極的恒定電流源。NMOS差分輸入部102包括NMOS晶體管M104、M105和M106。NMOS晶體管M104和M105將它們的源極共同連接，并且構成NMOS差分晶體管對。NMOS晶體管M104的柵極連接到非反相輸入(IrO，并且NMOS晶體管M105的柵極連接到反相輸入(In+)。NMOS晶體管 M106的柵極連接到偏置端子Vbl02，并充當用于從NMOS晶體管M104和M105的共同連接的源極獲得偏置電流的恒定電流源。電流鏡電路103包括PMOS晶體管M107、M108、M109和M110。PMOS晶體管M107和 M108的源極共同連接到正電源線Vdd，并且它們的柵極共同連接到PMOS晶體管M109的漏極。PMOS晶體管M109和MllO的源極分別連接到PMOS晶體管M107和M108的漏極，并且它們的柵極共同連接到偏置端子Vbl03。另一方面，電流鏡電路104包括NMOS晶體管M111、M112、M113和M114。NMOS晶體管M113和M114的源極共同連接到負電源線Vss，并且它們的柵極共同連接到NMOS晶體管 Mill的漏極。NMOS晶體管Mill和Ml 12的源極分別連接到NMOS晶體管Ml 13和Ml 14的漏極，并且它們的柵極共同連接到偏置端子Vbl04。電阻器RlOl和R102連接在電流鏡電路103和104之間，并充當電流鏡電路103 和104的負載。應注意到，可以使用包括MOS晶體管的負載(例如浮動電流源)，代替電阻器 RlOl 和 R102。推挽輸出級105包括PMOS輸出晶體管M115和NMOS輸出晶體管M116。PMOS輸出晶體管M115的源極連接到正電源線Vdd，其漏極連接到輸出端子Vout。NMOS輸出晶體管M116的源極連接到負電源線Vss，其漏極連接到輸出端子Vout。PMOS輸出晶體管M115 的柵極連接到電流鏡電路103的PMOS晶體管MllO的漏極(即電阻器R102的一端)，并且 NMOS輸出晶體管Ml 16的柵極連接到電流鏡電路104的NMOS晶體管Ml 12的漏極(即電阻器R102的另一端)。PMOS子電流源106包括與PMOS晶體管MlOl并聯(lián)連接的PMOS子電流源晶體管 M120。PMOS子電流源晶體管M120的柵極連接到PMOS輸出晶體管Ml 15的柵極，其漏極連接到PMOS晶體管M102和M103的共同連接的源極。NMOS子電流源107包括與匪OS晶體管M106并聯(lián)連接的NMOS子電流源晶體管 M121。NMOS子電流源晶體管M121的柵極連接到NMOS輸出晶體管Ml 16的柵極，其漏極連接到NMOS晶體管M104和M105的共同連接的源極。反饋電路108構造成對電流鏡電路103執(zhí)行反饋操作，以便響應于PMOS輸出晶體管M115的柵極電壓的上升，降低電流鏡電路103的輸出端子(即PMOS晶體管MllO的漏極)的電壓。同時，反饋電路108也構造成對電流鏡電路104執(zhí)行反饋操作，以便響應于 NMOS輸出晶體管M116的柵極電壓的下降，升高電流鏡電路104的輸出端子(即NMOS晶體管M112的漏極)的電壓。更具體地說，在本發(fā)明中，反饋電路108包括PMOS晶體管M150、M160、M152和NMOS 晶體管M151、M161和M162。PMOS晶體管M150和NMOS晶體管M151的柵極分別連接到PMOS 輸出晶體管Ml 15和NMOS輸出晶體管Ml 16的柵極，它們的漏極共同連接。PMOS晶體管M160 和NMOS晶體管M161的柵極分別連接到PMOS輸出晶體管Ml 15和NMOS輸出晶體管Ml 16的柵極，它們的漏極共同連接。PMOS晶體管M152的柵極連接到PMOS晶體管M150和NMOS晶體管M151的共同連接的漏極，其漏極連接到電流鏡電路103中的PMOS晶體管M109的漏極， 并且其源極連接到PMOS晶體管M109的源極。此外，NMOS晶體管162的柵極連接到PMOS晶體管M160和NMOS晶體管M161的共同連接的漏極，其漏極連接到電流鏡電路104中的NMOS 晶體管Mill的漏極，并且其源極連接到NMOS晶體管Mill的源極。相位補償電容器ClOl連接在電流鏡電路103中的PMOS晶體管MllO的源極和輸出端子Vout之間，并且相位補償電容器C102連接在電流鏡電路104中的NMOS晶體管Ml 12 的源極和輸出端子Vout之間。外部負載CL連接到推挽輸出級105的輸出端子Vout。在根據(jù)本實施例的差分放大電路中，當操作狀態(tài)從穩(wěn)定狀態(tài)(即非反相輸入電壓 Vin+的電平等于反相輸入電壓Vin-的狀態(tài))改變成非反相輸入電壓Vin+的電平高于反相輸入電壓Vin-的狀態(tài)時，PMOS子電流源晶體管M120工作，由此臨時增大PMOS差分輸入部 101的偏置電流。因此，有效地提高轉換速率。此時，PMOS晶體管M160和NMOS晶體管M161 的共同連接的漏極的電壓升高，響應于此，NMOS晶體管M162導通。當NMOS晶體管M162導通時，在NMOS晶體管Ml 11的源極和漏極之間形成短路，由此防止NMOS晶體管Ml 13和NMOS 晶體管M114的柵極電壓升高。因此，抑制NMOS輸出晶體管M116的柵極電壓的下降，并且能抑制NMOS輸出晶體管M116的電流的降低。同時，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平低于反相輸入電壓Vin-的狀態(tài)時，NMOS子電流源晶體管M121工作，由此臨時增大NMOS差分輸入部102 的偏置電流。因此，有效地提高轉換速率。此時，PMOS晶體管M150和匪OS晶體管M151的共同連接的漏極的電壓升高，以致PMOS晶體管M152導通。當PMOS晶體管M152導通時，在 PMOS晶體管M109的源極和漏極之間形成短路，由此防止PMOS晶體管M107和PMOS晶體管 M108的柵極電壓降低。因此，抑制NMOS輸出晶體管M116的柵極電壓的升高，并且能抑制 PMOS輸出晶體管M115的電流的降低。根據(jù)圖1中所示的差分放大電路，在任一情況下，能抑制流過PMOS輸出晶體管 Ml 15和NMOS輸出晶體管Ml 16的電流的降低。這抑制PMOS輸出晶體管Ml 15和NMOS輸出晶體管M116的每一個的互導gm的降低，防止第二極點頻率I ωρ2|降低，并且有效增大相位裕度。這消除事先增大推挽輸出級105的電流的需求并且有效地降低差分放大電路的電流消耗量。在下文中，將詳細地描述通過抑制流過PMOS輸出晶體管Ml 15和NMOS輸出晶體管 Μ116的電流的降低，能增大相位裕度的事實。圖2Α和2Β是示出在圖1中所示的差分放大電路中，電壓增益和相位延遲相對于角頻率的特性的圖。如上所述，能分別用等式(1)和( 表示第二極點頻率I ωρ2|和單位增益頻率ou。此處，gml相當于圖1中所示的PMOS晶體管M102或M103、或NMOS晶體管 M104或M105的互導gm，并且gm6相當于PMOS輸出晶體管Ml 15或NMOS輸出晶體管Ml 16 的互導gm。Cc相當于相位補償電容器ClOl或C102的電容，并且等式(1)中的C2相當于外部負載CL的電容。在本實施例中，即使當操作狀態(tài)改變成非反相輸入電壓Vin+的電平高于反相輸入電壓Vin-的狀態(tài)時，也能抑制流過NMOS輸出晶體管Ml 16的電流的降低，而且，即使當操作改變改變成非反相輸入電壓Vin+的電平低于反相輸入電壓Vin-的狀態(tài)時，也能抑制流過PMOS輸出晶體管Ml 15的電流降低。因此，能抑制PMOS輸出晶體管Ml 15和NMOS輸出晶體管M116的每一個的互導gm的降低，S卩，等式(1)中的gm6的降低。相應地，當操作狀態(tài)從穩(wěn)定狀態(tài)改變成非反相輸入電壓Vin+的電平高于或低于反相輸入電壓Vin-的狀態(tài)時， 能抑制第二極點頻率I ωρ2|的下降。如從圖2Α和2Β與圖6的比較能理解的，如果能抑制第二極點頻率|ωρ2|的下降，則能抑制相位裕度的降低。抑制相位裕度的降低消除了預先增大推挽輸出級105的電流的必要性，并且有效地降低差分放大電路的電流消耗量，如上所述。其中，如果選擇PMOS輸出晶體管M115、NM0S輸出晶體管M116、PM0S晶體管M150、 NMOS晶體管M151、PM0S晶體管M160和NMOS晶體管M161的每一個的柵極寬度與柵極長度的比(即，W/L)以滿足下述等式C3)和G)，那么在這種情況下，能使在穩(wěn)定狀態(tài)中、流過 PMOS晶體管M152和匪OS晶體管M162的電流為0 ff/L(M115)/ff/L(M116) < W/L(M150)/ff/L(M151) (3)ff/L(M115)/ff/L(M116) > W/L(M160)/ff/L(M161) (4)其中，ff/L(M115)、ff/L(M116)、ff/L(M150)、ff/L(M151)、W/L(_)和ff/L(M161)分別是 PMOS 輸出晶體管Ml 15、NMOS輸出晶體管Ml 16、PMOS晶體管M150、NMOS晶體管M151、PMOS晶體管M160 和NMOS晶體管M161的柵極寬度與柵極長度的比。選擇W/L比滿足等式(3)和(4)有效地降低了穩(wěn)定狀態(tài)中的電流消耗量。[第二實施例]圖3是示出根據(jù)本發(fā)明的第二實施例的差分放大電路的結構的電路圖。第二實施例的差分放大電路具有將PMOS晶體管M153和NMOS晶體管M163增加到圖1所示的第一實施例的差分放大電路中的反饋電路108的結構。PMOS晶體管M153的柵極連接到PMOS晶體管M150和NMOS晶體管M151的共同連接的漏極，其漏極連接到PMOS晶體管MllO的漏極， 并且其源極連接到PMOS晶體管MllO的源極。NMOS晶體管M163的柵極連接到PMOS晶體管M160和NMOS晶體管M161的共同連接的漏極，其漏極連接到NMOS晶體管M112的漏極， 并且其源極連接到NMOS晶體管M112的源極。第二實施例的差分放大電路基本上執(zhí)行與第一實施例相同的操作，因此，能獲得抑制相位裕度的降低的優(yōu)點。這消除了預先增大推挽輸出級105的電流的必要性，并且有效地降低差分放大電路的電流消耗量。此外，根據(jù)第二實施例，由于MOS晶體管與電流鏡電路103和104的連接是對稱的，因此，提高了電流鏡特性，由此獲得了具有小的偏移量的差分放大電路的輸出。[第三實施例]圖4是示出根據(jù)本發(fā)明的第三實施例的差分放大電路的結構的電路圖。在第三實施例的差分放大電路中，從第一和第二實施例的結構，修改了反饋電路108的結構。具體地，NMOS晶體管M151的柵極連接偏置端子Vbl51而不是NMOS輸出晶體管M116的柵極。將預定偏置電壓通過偏置端子Vbl51提供給NMOS晶體管M151的柵極。類似地，PMOS晶體管 M160的柵極連接偏置端子Vbl52而不是PMOS輸出晶體管M115的柵極。將預定偏置電壓通過偏置端子Vbl52提供給PMOS晶體管M160的柵極。在這種情況下，NMOS晶體管M151僅充當連接在PMOS晶體管M150和負電源線Vss之間的負載，并且PMOS晶體管M160也僅充當連接在NMOS晶體管M161和正電源線Vdd之間的負載。然而，第三實施例中的差分放大電路的操作基本上與第一和第二實施例相同，并且能獲得抑制相位裕度的降低的優(yōu)點。這消除了預先增大流過推挽輸出級105的電流的必要性，并且有效地降低差分放大電路的電流消耗。此外，在第三實施例中，由于減少了連接到PMOS輸出晶體管Ml 15和NMOS輸出晶體管M116的柵極的MOS晶體管，所以降低了連接到相應柵極的布線的寄生電容，由此獲得了更高的響應速度。而且，在第三實施例的差分放大電路中，可采用其中反饋電路108另外設置有PMOS晶體管M153和NMOS晶體管M163的結構，與第二實施例類似。[差分放大電路的優(yōu)選應用]如上所述的差分放大電路的每一個適用于在用于驅動液晶顯示設備中的IXD(液晶顯示器)面板的數(shù)據(jù)線的源極驅動器中的輸出放大器。圖5是示意性地示出液晶顯示設備111的結構的框圖，其中，將上述差分放大電路應用于源極驅動器。液晶顯示設備111包括IXD控制器112、源極驅動器113、掃描線驅動器114和IXD面板115。IXD面板115在數(shù)據(jù)線和掃描線的各個交叉位置設置有像素。IXD控制器112將顯示數(shù)據(jù)提供給源極驅動器 113，以便指定IXD面板115的每一像素的灰度。源極驅動器113響應于顯示數(shù)據(jù)而驅動 IXD面板115的數(shù)據(jù)線(信號線)。掃描線驅動器114驅動IXD面板115的掃描線。因此， IXD面板115顯示對應于顯示數(shù)據(jù)的圖像。源極驅動器113包括D/A轉換器電路116和輸出電路117。D/A轉換器電路116 輸出對應于顯示數(shù)據(jù)的灰度電壓。輸出電路117包括上述的差分放大電路100。差分放大電路100的每一個可具有圖1、3和4的結構的任何一個。差分放大電路100的輸出端子連接到輸入端子的一個(例如反相輸入端子并充當電壓跟隨器。差分放大電路100的每一個將與從D/A轉換器電路116接收的灰度電壓對應的驅動電壓輸出到相應的數(shù)據(jù)線。 由此，驅動IXD面板115中的像素的每一個。此處，盡管本說明涉及如下的液晶顯示設備， 即，其中，將差分放大電路100的每一個應用于驅動LCD面板的源極驅動器，但對本領域技術人員來說，不言而喻的是，本發(fā)明能應用于顯示面板驅動器以驅動充當電容負載的、另一不同的顯示面板的數(shù)據(jù)線。
權利要求
1.一種差分放大電路，包括PMOS晶體管的第一差分晶體管對，具有分別與非反相輸入和反相輸入連接的柵極； 第一恒定電流源部，配置為將第一偏置電流提供給所述第一差分晶體管對； NMOS晶體管的第二差分晶體管對，具有分別與所述非反相輸入和所述反相輸入連接的柵極；第二恒定電流源部，配置為將第二偏置電流提供給所述第二差分晶體管對； 與所述第一差分晶體管對連接的第一電流鏡電路； 與所述第二差分晶體管對連接的第二電流鏡電路；PMOS輸出晶體管，連接在正電源線和輸出端子之間，并且具有與所述第二電流鏡電路的輸出相連的柵極；NMOS輸出晶體管，連接在負電源線和所述輸出端子之間，并且具有與所述第一電流鏡電路的輸出相連的柵極；以及反饋電路，配置為對所述第一電流鏡電路執(zhí)行反饋操作，以抑制所述NMOS輸出晶體管的柵極電壓的降低，并且對所述第二電流鏡電路執(zhí)行反饋操作，以抑制所述PMOS輸出晶體管的柵極電壓的上升，其中，所述第一恒定電流源部配置為響應于所述PMOS輸出晶體管的柵極電壓的降低， 增大所述第一偏置電流，并且所述第二恒定電流源部配置為響應于所述NMOS輸出晶體管的柵極電壓的上升，增大所述第二偏置電流。
2.如權利要求1所述的差分放大電路，其中，所述第二電流鏡電路包括第一和第二 PMOS晶體管，分別具有與所述正電源線相連的源極以及彼此相連的柵極；以及第三和第四PMOS晶體管，分別具有與所述第一和第二 PMOS晶體管的漏極相連的源極以及彼此相連的柵極，其中，所述第一和第二 PMOS晶體管的柵極與所述第三PMOS晶體管的漏極相連， 其中，所述第二差分晶體管對的所述NMOS晶體管的漏極分別與所述第一和第二 PMOS 晶體管的漏極相連，其中，所述第四PMOS晶體管的漏極與所述PMOS輸出晶體管的柵極相連，以及其中，所述反饋電路包括第五PMOS晶體管，具有與所述PMOS輸出晶體管的柵極相連的柵極以及與所述正電源線相連的源極；以及第六PMOS晶體管，具有與所述第五PMOS晶體管的漏極相連的柵極，與所述第三PMOS 晶體管的源極相連的源極，以及與所述第三PMOS晶體管的漏極相連的漏極。
3.如權利要求1所述的差分放大電路，其中，所述第一電流鏡電路包括第一和第二 NMOS晶體管，分別具有與所述負電源線相連的源極以及彼此相連的柵極；以及第三和第四NMOS晶體管，分別具有與所述第一和第二 NMOS晶體管的漏極相連的源極以及彼此相連的柵極，其中，所述第一和第二 NMOS晶體管的柵極與所述第三NMOS晶體管的漏極相連， 其中，所述第一差分晶體管對的所述PMOS晶體管的漏極分別與所述第一和第二 NMOS晶體管的漏極相連，其中，所述第四NMOS晶體管的漏極與所述NMOS輸出晶體管的柵極相連，以及其中，所述反饋電路包括第五NMOS晶體管，具有與所述NMOS輸出晶體管的柵極相連的柵極以及與所述負電源線相連的源極；以及第六NMOS晶體管，具有與所述第五NMOS晶體管的漏極相連的柵極，與所述第三NMOS 晶體管的源極相連的源極，以及與所述第三NMOS晶體管的漏極相連的漏極。
4.如權利要求2所述的差分放大電路，其中，所述反饋電路進一步包括第七PMOS晶體管，具有與所述第五PMOS晶體管的漏極相連的柵極，與所述第四PMOS 晶體管的源極相連的源極，以及與所述第四PMOS晶體管的漏極相連的漏極。
5.如權利要求3所述的差分放大電路，其中，所述反饋電路進一步包括第七NMOS晶體管，具有與所述第五NMOS晶體管的漏極相連的柵極，與所述第四NMOS 晶體管的源極相連的源極，以及與所述第四NMOS晶體管的漏極相連的漏極。
6.如權利要求2所述的差分放大電路，其中，所述反饋電路進一步包括第八NMOS晶體管，具有被提供有固定電極偏置的柵極，與所述第五PMOS晶體管的漏極相連的漏極，以及與所述負電源線相連的源極。
7.如權利要求3所述的差分放大電路，其中，所述反饋電路進一步包括第八PMOS晶體管，具有被提供有固定偏置的柵極，與所述第五NMOS晶體管的漏極相連的漏極，以及與所述正電源線相連的源極。
8.如權利要求1所述的差分放大電路，其中，所述第一電流鏡電路包括第一和第二 NMOS晶體管，分別具有與所述負電源線相連的源極以及彼此相連的柵極；以及第三和第四NMOS晶體管，分別具有彼此相連的柵極，以及與所述第一和第二 NMOS晶體管的漏極相連的源極，其中，所述第一和第二 NMOS晶體管的柵極與所述第三NMOS晶體管的漏極相連， 其中，所述第一差分晶體管對的所述PMOS晶體管的漏極分別與所述第一和第二 NMOS 晶體管的漏極相連，其中，所述第四NMOS晶體管的漏極與所述NMOS輸出晶體管的柵極相連， 其中，所述第二電流鏡電路包括第一和第二 PMOS晶體管，分別具有與所述正電源線相連的源極以及彼此相連的柵極；以及第三和第四PMOS晶體管，分別具有與所述第一和第二 PMOS晶體管的漏極相連的源極， 以及彼此相連的柵極，其中，所述第一和第二 PMOS晶體管的柵極與所述第三PMOS晶體管的漏極相連， 其中，所述第二差分晶體管對的所述NMOS晶體管的漏極與所述第一和第二 PMOS晶體管的漏極相連，其中，所述第四PMOS晶體管的漏極與所述PMOS輸出晶體管的柵極相連， 其中，所述反饋電路包括第五PMOS晶體管，具有與所述PMOS輸出晶體管的柵極相連的柵極以及與所述正電源線相連的源極；第六PMOS晶體管，具有與所述第五PMOS晶體管的漏極相連的柵極，與所述第三PMOS 晶體管的源極相連的源極，以及與所述第三PMOS晶體管的漏極相連的漏極；第八PMOS晶體管，具有與所述PMOS輸出晶體管相連的柵極，以及與所述正電源線相連的源極；第五NMOS晶體管，具有與所述NMOS輸出晶體管的柵極相連的柵極以及與所述負電源線相連的源極；第六匪OS晶體管，具有與所述第五NMOS晶體管的漏極相連的柵極，與所述第三NMOS 晶體管的源極相連的源極，以及與所述第三NMOS晶體管的漏極相連的漏極；第八NMOS晶體管，具有與所述NMOS輸出晶體管的柵極相連的柵極，與所述負電源線相連的源極，以及與所述第五PMOS晶體管的漏極相連的漏極；以及其中，所述PMOS輸出晶體管中的柵極寬度與柵極長度的比W/L(M115)、所述NMOS輸出晶體管中的柵極寬度與柵極長度的比W/L(M116)、所述第五PMOS晶體管中的柵極寬度與柵極長度的比Wzlail5c^所述第八NMOS晶體管中的柵極寬度與柵極長度的比Wzlail51P所述第八 PMOS晶體管中的柵極寬度與柵極長度的比W/L(M16CI)、所述第五NMOS晶體管中的柵極寬度與柵極長度的比Wzlail61)滿足下述等式W/L(M115)/W/L(M116) < W/L(M150)/ff/L(M151), W/L(M115)/W/L(M116) > WZLftll6tl)/WZLftll61)。
9.一種顯示面板驅動器，其驅動顯示面板，所述顯示面板驅動器包括輸出電路，所述輸出電路包括差分放大電路，其中，所述差分放大電路包括PMOS晶體管的第一差分晶體管對，具有分別與非反相輸入和反相輸入連接的柵極； 第一恒定電流源部，配置為將第一偏置電流提供給所述第一差分晶體管對； NMOS晶體管的第二差分晶體管對，具有分別與所述非反相輸入和所述反相輸入連接的柵極；第二恒定電流源部，配置為將第二偏置電流提供給所述第二差分晶體管對； 與所述第一差分晶體管對連接的第一電流鏡電路； 與所述第二差分晶體管對連接的第二電流鏡電路；PMOS輸出晶體管，連接在正電源線和輸出端子之間，并且具有與所述第二電流鏡電路的輸出相連的柵極；NMOS輸出晶體管，連接在負電源線和所述輸出端子之間，并且具有與所述第一電流鏡電路的輸出相連的柵極；以及反饋電路，配置為對所述第一電流鏡電路執(zhí)行反饋操作，以抑制所述NMOS輸出晶體管的柵極電壓的降低，并且對所述第二電流鏡電路執(zhí)行反饋操作，以抑制所述PMOS輸出晶體管的柵極電壓的上升，其中，所述第一恒定電流源部配置為響應于所述PMOS輸出晶體管的柵極電壓的降低， 增大所述第一偏置電流，并且所述第二恒定電流源部配置為響應于所述NMOS輸出晶體管的柵極電壓的上升，增大所述第二偏置電流。
10.一種顯示設備，包括顯示面板；以及驅動器，包括輸出電路，所述驅動器配置為驅動所述顯示面板的數(shù)據(jù)線， 其中，所述輸出電路包括差分放大電路，所述差分放大電路包括 PMOS晶體管的第一差分晶體管對，具有分別與非反相輸入和反相輸入連接的柵極； 第一恒定電流源部，配置為將第一偏置電流提供給所述第一差分晶體管對； NMOS晶體管的第二差分晶體管對，具有分別與所述非反相輸入和所述反相輸入連接的柵極；第二恒定電流源部，配置為將第二偏置電流提供給所述第二差分晶體管對； 與所述第一差分晶體管對連接的第一電流鏡電路； 與所述第二差分晶體管對連接的第二電流鏡電路；PMOS輸出晶體管，連接在正電源線和輸出端子之間，并且具有與所述第二電流鏡電路的輸出相連的柵極；NMOS輸出晶體管，連接在負電源線和所述輸出端子之間，并且具有與所述第一電流鏡電路的輸出相連的柵極；以及反饋電路，配置為對所述第一電流鏡電路執(zhí)行反饋操作，以抑制所述NMOS輸出晶體管的柵極電壓的降低，并且對所述第二電流鏡電路執(zhí)行反饋操作，以抑制所述PMOS輸出晶體管的柵極電壓的上升，其中，所述第一恒定電流源部配置為響應于所述PMOS輸出晶體管的柵極電壓的降低， 增大所述第一偏置電流，并且所述第二恒定電流源部配置為響應于所述NMOS輸出晶體管的柵極電壓的上升，增大所述第二偏置電流。
全文摘要
本發(fā)明涉及一種差分放大電路、顯示面板驅動器和顯示設備，差分放大電路包括PMOS晶體管的第一差分晶體管對；第一恒定電流源部；NMOS晶體管的第二差分晶體管對；第二恒定電流源部；第一電流鏡電路；第二電流鏡電路；PMOS輸出晶體管；NMOS輸出晶體管；以及反饋電路，配置為對第一電流鏡電路執(zhí)行反饋操作，以便抑制NMOS輸出晶體管的柵極電壓的降低，并且對第二電流鏡電路執(zhí)行反饋操作，以便抑制PMOS輸出晶體管的柵極電壓的上升。第一恒定電流源部配置為響應于PMOS輸出晶體管的柵極電壓的降低，增大第一偏置電流，并且第二恒定電流源部配置為響應于NMOS輸出晶體管的柵極電壓的上升，增大第二偏置電流。
文檔編號G09G3/36GK102194395SQ20111005176
公開日2011年9月21日 申請日期2011年3月2日 優(yōu)先權日2010年3月2日
發(fā)明者加藤文彥 申請人:瑞薩電子株式會社