專利名稱：一種cpld實驗板的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種CPLD實驗裝置。
背景技術(shù)：
CPLD(可編程邏輯控制器)是數(shù)字電路教學(xué)中的重點內(nèi)容，為了驗證編程的正確 性，需要進(jìn)行相應(yīng)的實驗，通過輸入固定的或臨時的數(shù)字信號，由CPLD控制發(fā)光二極管或 者數(shù)碼管或者其他外設(shè)進(jìn)行直觀顯示。但是，現(xiàn)有CPLD實驗板時鐘變化單一，需要外加電 源，無法實現(xiàn)多輸入多輸出的實驗驗證功能。
發(fā)明內(nèi)容本實用新型目的是提供一種CPLD實驗板，其解決了現(xiàn)有CPLD實驗板的時鐘變化 單一、CPLD實驗板電源需要外加電源、無法實現(xiàn)多輸入多輸出的實驗驗證功能的技術(shù)問題。本實用新型的技術(shù)解決方案是一種CPLD實驗板，包括電源電路、電纜插座、時鐘電路、用戶觸發(fā)電路、輸出電路、 CPLD插座；其特殊之處在于所述用戶觸發(fā)電路包括單次脈沖觸發(fā)電路和固定電平觸發(fā)電路，所述單次脈沖觸 發(fā)電路和固定電平觸發(fā)電路分別與觸發(fā)電路輸出接口電連接，所述CPLD輸入I/O接口與 CPLD插座電連接，所述觸發(fā)電路輸出接口可通過多根連接導(dǎo)線與CPLD輸入I/O接口電連 接；所述輸出電路包括16路發(fā)光二極管和3路數(shù)碼管，所述CPLD插座與CPLD輸出I/ 0接口電連接，所述發(fā)光二極管輸入接口與16路發(fā)光二極管電連接，所述數(shù)碼管輸入接口 與3路數(shù)碼管電連接，所述CPLD輸出I/O接口可通過連接導(dǎo)線分別與發(fā)光二極管輸入接口 和數(shù)碼管輸入接口電連接；所述觸發(fā)電路輸出接口、CPLD輸入I/O接口、CPLD輸出I/O接口、發(fā)光二極管輸入 接口、數(shù)碼管輸入接口均為多孔式插座；所述連接導(dǎo)線為兩端頭均為插針的導(dǎo)線；所述插 針可與多孔式插座配合。上述時鐘電路包括外部時鐘信號接口、內(nèi)部時鐘電路以及用于時鐘選擇的時鐘選 擇開關(guān)。上述CPLD插座可插EPM7032或EPM7046型CPLD芯片；所述電源電路包括USB電 源接口和電源穩(wěn)壓電路；所述電纜插座為ByteBlaster電纜插座。上述時鐘選擇開關(guān)為短路片式選擇開關(guān)。本實用新型所具有的優(yōu)點1、本實用新型將觸發(fā)電路和CPLD芯片之間以及CPLD和輸出電路之間的通路通過 CPLD的I/O接口，使用者必須用連接導(dǎo)線正確連接相應(yīng)的接口，才能完成CPLD功能實驗，所 以具有實驗功能多、結(jié)構(gòu)簡單、使用方便的優(yōu)點。2、本實用新型可實現(xiàn)內(nèi)、外部時鐘轉(zhuǎn)換、內(nèi)部單次觸發(fā)、內(nèi)部固定電平觸發(fā)等，為實驗提供多種觸發(fā)信號輸入模式。3、本實用新型可實現(xiàn)多路發(fā)光二極管顯示、多路數(shù)碼管顯示、外接I/O接口等，為 實驗提供多種控制信號輸出模式。4、本實用新型采用USB電源接口供電，體積小。

圖1為本實用新型的電路原理圖；圖2為本實用新型元器件布局示意圖。其中附圖標(biāo)記為1-時鐘選擇開關(guān)，2-內(nèi)部時鐘電路，3-CPLD輸入I/O接口， 4-CPLD插座電連接，5-ByteBlaster電纜插座，6-CPLD輸出I/O接口，7電源穩(wěn)壓電路， 8-USB電源接口，9-16路發(fā)光二極管，10-發(fā)光二極管輸入接口，Il-CPLD輸入I/O接口， 12-數(shù)碼管輸入接口，13-數(shù)碼管，14-導(dǎo)線，15-固定電平觸發(fā)電路，16-觸發(fā)電路輸出接口， 17-單次脈沖觸發(fā)電路，18-外部時鐘信號接口。
具體實施方式
本發(fā)明CPLD實驗板，包括電源電路、電纜插座、時鐘電路、用戶觸發(fā)電路、輸出電 路、CPLD插座；電源電路包括USB電源接口 8和電源穩(wěn)壓電路7 ；電纜插座為ByteBlaster 電纜插座5 ；時鐘電路包括外部時鐘信號接口 18、內(nèi)部時鐘電路2以及用于時鐘選擇的時 鐘選擇開關(guān)1 ；時鐘選擇開關(guān)一般為短路片式選擇開關(guān)；CPLD插座可插EPM7032或EPM7046 型CPLD芯片；用戶觸發(fā)電路包括單次脈沖觸發(fā)電路17和固定電平觸發(fā)電路15，單次脈沖 觸發(fā)電路為四個復(fù)位開關(guān)，固定電平觸發(fā)電路15為三個雙路撥碼開關(guān)，單次脈沖觸發(fā)電路 17和固定電平觸發(fā)電路15分別與一個觸發(fā)電路輸出接口電連接，CPLD輸入I/O接口 3與 CPLD插座4電連接，每個觸發(fā)電路輸出接口可通過多根連接導(dǎo)線與CPLD輸入I/O接口電連 接；輸出電路包括16路發(fā)光二極管9和3路數(shù)碼管，CPLD插座4與CPLD輸出I/O接口電 連接，發(fā)光二極管輸入接口與16路發(fā)光二極管電連接，數(shù)碼管輸入接口 12與3路數(shù)碼管13 電連接，CPLD輸出I/O接口 6可通過連接導(dǎo)線14分別與發(fā)光二極管輸入接口 10和數(shù)碼管 輸入接口 12電連接；觸發(fā)電路輸出接口、CPLD輸入I/O接口、CPLD輸出I/O接口、發(fā)光二 極管輸入接口、數(shù)碼管輸入接口均為雙排多孔式插座；連接導(dǎo)線為兩端頭均為插針的導(dǎo)線； 插針可與多孔式插座配合。實驗時，將CPLD芯片插入CPLD插座中，接通USB電源，利用ByteBlaster電纜插 座從計算機向CPLD芯片寫入控制程序，用短路片選擇內(nèi)部或外部時鐘，或者用連接導(dǎo)線將 單次脈沖觸發(fā)電路或固定電平觸發(fā)電路15與相應(yīng)的觸發(fā)電路輸出接口電連接，觸發(fā)電路 輸出接口通CPLD輸入I/O接口輸入至CPLD，經(jīng)過CPLD處理，再用連接導(dǎo)線將CPLD輸出I/ 0接口與相應(yīng)的發(fā)光二極管輸入接口或數(shù)碼管輸入接口電連接，通過按壓不同的復(fù)位開關(guān)， 或?qū)艽a開關(guān)撥至不同的位置，根據(jù)發(fā)光二極管的亮或暗或者數(shù)碼管的不同顯示，可驗證 控制程序的正確性或連接導(dǎo)線的連接關(guān)系是否正確，達(dá)到實驗?zāi)康摹?br> 權(quán)利要求1.一種CPLD實驗板，包括電源電路、電纜插座、時鐘電路、用戶觸發(fā)電路、輸出電路、 CPLD插座；其特征在于所述用戶觸發(fā)電路包括單次脈沖觸發(fā)電路和固定電平觸發(fā)電路，所述單次脈沖觸發(fā)電 路和固定電平觸發(fā)電路分別與觸發(fā)電路輸出接口電連接，所述CPLD輸入I/O接口與CPLD 插座電連接，所述觸發(fā)電路輸出接口可通過多根連接導(dǎo)線與CPLD輸入I/O接口電連接；所述輸出電路包括16路發(fā)光二極管和3路數(shù)碼管，所述CPLD插座與CPLD輸出I/O接 口電連接，所述發(fā)光二極管輸入接口與16路發(fā)光二極管電連接，所述數(shù)碼管輸入接口與3 路數(shù)碼管電連接，所述CPLD輸出I/O接口可通過連接導(dǎo)線分別與發(fā)光二極管輸入接口和數(shù) 碼管輸入接口電連接；所述觸發(fā)電路輸出接口、CPLD輸入I/O接口、CPLD輸出I/O接口、發(fā)光二極管輸入接 口、數(shù)碼管輸入接口均為多孔式插座；所述連接導(dǎo)線為兩端頭均為插針的導(dǎo)線；所述插針 可與多孔式插座配合。
2.根據(jù)權(quán)利要求1所述的CPLD實驗板，其特征在于所述時鐘電路包括外部時鐘信號 接口、內(nèi)部時鐘電路以及用于時鐘選擇的時鐘選擇開關(guān)。
3.根據(jù)權(quán)利要求1或2所述的CPLD實驗板，其特征在于所述CPLD插座可插EPM7032 或EPM7046型CPLD芯片；所述電源電路包括USB電源接口和電源穩(wěn)壓電路；所述電纜插座 為ByteBlaster電纜插座。
4.根據(jù)權(quán)利要求2所述的CPLD實驗板，其特征在于所述時鐘選擇開關(guān)為短路片式選 擇開關(guān)。
專利摘要本實用新型涉及一種CPLD實驗板，包括電源電路、電纜插座、時鐘電路、用戶觸發(fā)電路、輸出電路、CPLD插座；本實用新型解決了現(xiàn)有CPLD實驗板的時鐘變化單一、CPLD實驗板電源需要外加電源、無法實現(xiàn)多輸入多輸出的實驗驗證功能的技術(shù)問題。本實用新型具有實驗功能多、結(jié)構(gòu)簡單、使用方便的優(yōu)點。
文檔編號G09B23/18GK201845480SQ20102024261
公開日2011年5月25日 申請日期2010年6月30日 優(yōu)先權(quán)日2010年6月30日
發(fā)明者唐小華, 尚建榮, 張亞婷, 徐靜萍, 楊懌菲 申請人:西安郵電學(xué)院