專利名稱：具有低功率消耗的移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存器，且特別是關(guān)于一種應(yīng)用于顯示器的具有低功率消耗 的移位寄存器。
背景技術(shù)：
移位寄存電路已廣泛應(yīng)用于電子設(shè)備中，諸如液晶顯示器、電激發(fā)光顯示器或有 機(jī)發(fā)光二極管顯示器等等。圖9依照美國(guó)專利公開號(hào)20090122951 (發(fā)明人為Tobita)的公開內(nèi)容繪示一種 雙向移位寄存器。前述移位寄存器SRk包含三組電路，每一電路具有如移位寄存器的任一 移位寄存器級(jí)的功能。前述三組電路為例如柵極線驅(qū)動(dòng)單元41、正向移位單元42與反向移 位單元43。柵極線驅(qū)動(dòng)單元41具有反相器，前述反相器具有節(jié)點(diǎn)m以作為其輸入端。此 外，前述反相器由電容元件C2與晶體管Q6所組成，且為電容負(fù)載型反相器，其中電容元件 C2用以作為負(fù)載元件。在此須注意的是，前述反相器與一般反相器的不同之處在于，前述反 相器將輸入第一時(shí)鐘脈沖端CK1的時(shí)鐘脈沖信號(hào)作為其供應(yīng)電源，亦即晶體管Q1用以提供 輸入第一時(shí)鐘脈沖端CK1的時(shí)鐘脈沖信號(hào)至輸出端OUT。雖然正向移位單元42本身在本實(shí)施例中未包含反相器，但由柵極線驅(qū)動(dòng)單元41 的電容元件C2與晶體管Q6所組成的反相器的輸出，可提供正向移位單元42共享。亦即， 晶體管Q2An連接于作為柵極線驅(qū)動(dòng)單元41中反相器的輸出端的節(jié)點(diǎn)N2。此外，連接于節(jié) 點(diǎn)Nln與第一電源供應(yīng)端S1間的晶體管Q5n的柵極亦連接于節(jié)點(diǎn)N2，而晶體管Q2Bn的柵 極連接于第二時(shí)鐘脈沖端CK2。同時(shí)，晶體管Qlr、晶體管Q2Ar與晶體管Q2Br皆連接于反向移位單元43的反向 輸出端OUTr。晶體管Qlr連接于反向輸出端OUTr與第一反向時(shí)鐘脈沖端CKlr間，亦即晶 體管Qlr用以提供輸入第一反向時(shí)鐘脈沖端CKlr的時(shí)鐘脈沖信號(hào)至反向輸出端OUTr。晶 體管Q2Ar與晶體管Q2Br皆連接于反向輸出端OUTr與第一電源供應(yīng)端S1間，如此晶體管 Q2Ar與晶體管Q2Br可用以使反向輸出端OUTr放電。在本電路中，晶體管Qlr的柵極節(jié)點(diǎn) 定義為節(jié)點(diǎn)Wr。電容元件Clr配置于晶體管Qlr的柵極與源極之間，亦即位于節(jié)點(diǎn)Nlr與反向輸 出端OUTr之間。電容元件Clr加強(qiáng)節(jié)點(diǎn)Nlr的升壓效應(yīng)以相應(yīng)于反向輸出端OUTr的電壓 電位的提升。當(dāng)位于晶體管Qlr的柵極與通道間的電容量足夠時(shí)，電容元件Clr亦可由其 取代或者被忽略。雖然反向移位單元43在本實(shí)施例中亦未包含反相器，但柵極線驅(qū)動(dòng)單元41的反 相器的輸出可由反向移位單元43所共享。亦即，晶體管Q2Ar連接于作為柵極線驅(qū)動(dòng)單元 41中的反相器輸出端的節(jié)點(diǎn)N2。此外，連接于節(jié)點(diǎn)Nlr與第一電源供應(yīng)端S1之間的晶體 管Q5r的柵極亦連接于節(jié)點(diǎn)N2，而晶體管Q2Br的柵極連接于第二時(shí)鐘脈沖端CK2。圖10依照美國(guó)專利公告號(hào)7435923 (發(fā)明人為Tobita)的公開內(nèi)容繪示一種雙向 移位寄存器。在前述雙向移位寄存器中，移位寄存器SR的輸出級(jí)由連接于輸出端OUT與第
10一時(shí)鐘脈沖端CK1之間的晶體管Q1以及連接于輸出端OUT與第一電源供應(yīng)端S1間的晶體 管Q2與晶體管Q8所構(gòu)成。亦即，晶體管Q1用以提供輸入第一時(shí)鐘脈沖端CK1的時(shí)鐘脈 沖信號(hào)至輸出端OUT，且晶體管Q2與晶體管Q8可提供第一電源供應(yīng)端S1的電壓至輸出端 OUT，而使輸出端OUT放電。在本實(shí)施例中，第一電壓信號(hào)Vn與第二電壓信號(hào)Vr彼此互補(bǔ)，如此，第一電壓信 號(hào)Vn與第二電壓信號(hào)Vr的電壓信號(hào)電位可根據(jù)信號(hào)移位的方向而切換。具體而言，在正 向移位的情況下，第一電壓信號(hào)Vn切換為高電壓信號(hào)電位，而第二電壓信號(hào)Vr切換為低電 壓信號(hào)電位。另外，在反向移位的情況下，第二電壓信號(hào)Vr切換為高電壓信號(hào)電位，而第一 電壓信號(hào)Vn切換為低電壓信號(hào)電位。此外，節(jié)點(diǎn)m連接于第一下拉電路41與第二下拉電路42，而使節(jié)點(diǎn)m放電。第 一下拉電路41與第二下拉電路42由以下所述的方式運(yùn)作在移位寄存器SR的非選擇期間 (不對(duì)節(jié)點(diǎn)m充電的期間)，前述下拉電路用以使節(jié)點(diǎn)m放電。另外，于移位寄存器SR選 定的期間(對(duì)節(jié)點(diǎn)m充電的期間)，前述下拉電路不進(jìn)行節(jié)點(diǎn)m的放電。再者，第一下拉電路41包含晶體管Q5A、晶體管Q7A以及電容元件C2A。同樣地， 第二下拉電路42包含晶體管Q5B、晶體管Q7B以及電容元件C2B。在第一下拉電路41中，晶體管Q5A連接于節(jié)點(diǎn)m與第一電源供應(yīng)端S1之間。于 此，連接于晶體管Q5A柵極的節(jié)點(diǎn)定義為節(jié)點(diǎn)N3。晶體管Q7A連接于前述節(jié)點(diǎn)N3與第一 電源供應(yīng)端S1，而其柵級(jí)連接于節(jié)點(diǎn)m。電容元件C2A連接于節(jié)點(diǎn)N3與第一時(shí)鐘脈沖端 CK1之間。電容元件C2A與晶體管Q7A構(gòu)成反相器，前述反相器應(yīng)用節(jié)點(diǎn)m為其輸入端，并 且應(yīng)用節(jié)點(diǎn)N3為其輸出端。亦即，前述反相器為具有電容負(fù)載的反相器，應(yīng)用電容元件C2A 為其輸入元件，而其輸出信號(hào)輸入晶體管Q5A的柵極。然而，前述反相器與一般反相器的不 同之處在于，前述反相器將輸入第一時(shí)鐘脈沖端CK1的時(shí)鐘脈沖信號(hào)作為其供應(yīng)電源。亦 即，前述反相器通過輸入第一時(shí)鐘脈沖端CK1的時(shí)鐘脈沖信號(hào)以啟動(dòng)交替操作模式。因此， 電容元件C2A不僅用以作為反相器的負(fù)載元件，亦可作為反相器輸出端與第一時(shí)鐘脈沖端 CK1之間的耦合電容。第二下拉電路42具有與第一下拉電路41相似的配置。晶體管Q5B連接于節(jié)點(diǎn)m 與第一電源供應(yīng)端SI之間。于此，連接于晶體管Q5B柵極的節(jié)點(diǎn)定義為節(jié)點(diǎn)N4。晶體管 Q7B連接于前述節(jié)點(diǎn)N4與第一電源供應(yīng)端S1間，而其柵極連接于節(jié)點(diǎn)m。電容元件C2B 連接于節(jié)點(diǎn)N4與第二時(shí)鐘脈沖端CK2之間。電容元件C2B與晶體管Q7B構(gòu)成反相器，前述反相器應(yīng)用節(jié)點(diǎn)m為其輸入端，并 且應(yīng)用節(jié)點(diǎn)N4為其輸出端。亦即，前述反相器為具有電容負(fù)載的反相器，應(yīng)用電容元件C2B 為其輸入元件，而其輸出信號(hào)輸入晶體管Q5B的柵極。然而，前述反相器與一般反相器的不 同之處在于，前述反相器將輸入第二時(shí)鐘脈沖端CK2的時(shí)鐘脈沖信號(hào)作為其供應(yīng)電源。亦 即，前述反相器通過輸入第二時(shí)鐘脈沖端CK2的時(shí)鐘脈沖信號(hào)以啟動(dòng)交替操作模式。因此， 電容元件C2B不僅用以作為反相器的負(fù)載元件，亦可作為反相器輸出端與第二時(shí)鐘脈沖端 CK2之間的耦合電容。

發(fā)明內(nèi)容
根據(jù)本發(fā)明一實(shí)施方式，本發(fā)明關(guān)于一種移位寄存器。前述移位寄存器包含多個(gè) 移位寄存器級(jí){SN}，N= 1、2.....M，M為非零正整數(shù)。在本實(shí)施例中，每一移位寄存器級(jí)
含第一輸入端、第二輸入端、第三輸入端用以接收第一時(shí)鐘脈沖信號(hào)CK、第四輸入端用 以接收第二時(shí)鐘脈沖信號(hào)XCK、第五輸入端用以接收第一供應(yīng)電壓VDD、第六輸入端用以接 收第二供應(yīng)電壓VSS以及輸出端用以提供輸出信號(hào)OUT(N)。在本實(shí)施例中，第一時(shí)鐘脈沖信號(hào)CK與第二時(shí)鐘脈沖信號(hào)XCK皆各自具有一頻率 與一相位，其中第一時(shí)鐘脈沖信號(hào)CK的頻率與第二時(shí)鐘脈沖信號(hào)XCK的頻率相同，而第一 時(shí)鐘脈沖信號(hào)CK的相位與第二時(shí)鐘脈沖信號(hào)XCK的相位相差約180度。而且，第一供應(yīng)電 壓VDD位于高電壓電位，而第二供應(yīng)電壓VSS位于低電壓電位。此外，每一移位寄存器級(jí)SN包含第一晶體管T1、第二晶體管T2、第三晶體管T3、 第四晶體管T4、第五晶體管T5、第六晶體管T6、第一電容C1以及第二電容C2。其中第一晶 體管包含柵極電性連接于第一輸入端、漏極以及源極電性連接于柵極；第二晶體管T2包含 柵極電性連接于第三輸入端、漏極以及源極電性連接于第一晶體管T1的漏極；第三晶體管 T3包含柵極電性連接于第二晶體管T2的漏極、漏極電性連接于第五輸入端以及源極電性 連接于輸出端；第四晶體管T4包含柵極電性連接于第二輸入端、漏極電性連接于第一晶體 管T1的漏極以及源極電性連接于第六輸入端；第五晶體管T5包含柵極電性連接于第四輸 入端、漏極電性連接于第二晶體管T2的漏極以及源極電性連接于第六輸入端；第六晶體管 T6包含柵極電性連接于第五晶體管T5的柵極、漏極電性連接于輸出端以及源極電性連接 于第六輸入端；第一電容C1電性連接于第二晶體管T2的源極與輸出端之間；第二電容C2 電性連接于第三晶體管T3的柵極與輸出端之間。其中第一晶體管T1至第六晶體管T6之 中的至少一者包含金屬氧化物半導(dǎo)體薄膜晶體管。在本實(shí)施例中，前述移位寄存器級(jí)彼此電性串聯(lián)，致使移位寄存器級(jí)的第一輸入 端電性連接于上一移位寄存器級(jí)的輸出端以接收上一移位寄存器級(jí)的輸出端所輸出的輸 出信號(hào)；移位寄存器級(jí)的第二輸入端電性連接于次一移位寄存器級(jí)的輸出端以接收次一移 位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；移位寄存器級(jí)的輸出端電性連接于次一移位寄存 器級(jí)的第一輸入端，以提供輸出信號(hào)至次一移位寄存器級(jí)。根據(jù)本發(fā)明另一實(shí)施方式，本發(fā)明關(guān)于一種移位寄存器。前述移位寄存器包含多 個(gè)移位寄存器級(jí){Sn}，N= 1、2.....M，M為非零正整數(shù)。在本實(shí)施例中，每一移位寄存器級(jí)
含第一輸入端、第二輸入端、第三輸入端用以接收第一時(shí)鐘脈沖信號(hào)CK、第四輸入端用 以接收第二時(shí)鐘脈沖信號(hào)XCK、第五輸入端用以接收第一供應(yīng)電壓VDD、第六輸入端用以接 收第二供應(yīng)電壓VSS以及輸出端用以提供輸出信號(hào)OUT(N)。 在本實(shí)施例中，第一時(shí)鐘脈沖信號(hào)CK與第二時(shí)鐘脈沖信號(hào)XCK皆各自具有一頻率 與一相位，其中第一時(shí)鐘脈沖信號(hào)CK的頻率與第二時(shí)鐘脈沖信號(hào)XCK的頻率相同，而第一 時(shí)鐘脈沖信號(hào)CK的相位與第二時(shí)鐘脈沖信號(hào)XCK的相位相差約180度。而且，第一供應(yīng)電 壓VDD位于高電壓電位，而第二供應(yīng)電壓VSS位于低電壓電位。 此外，每一移位寄存器級(jí)SN包含第一晶體管T1、第二晶體管T2、第三晶體管T3、第 四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8、第一電容C1以 及第二電容C2。其中第一晶體管T1包含柵極、漏極以及源極電性連接于柵極；第二晶體管T2包含柵極電性連接于第三輸入端、漏極以及源極電性連接于第一晶體管T1的漏極；第三 晶體管T3包含柵極電性連接于第二晶體管T2的漏極、漏極電性連接于第五輸入端以及源 極電性連接于輸出端；第四晶體管T4包含柵極電性連接于第二輸入端、漏極電性連接于第 一晶體管T1的漏極以及源極電性連接于第六輸入端。再者，第五晶體管T5包含柵極電性連接于第四輸入端、漏極電性連接于第二晶體 管T2的漏極以及源極電性連接于第六輸入端；第六晶體管T6包含柵極電性連接于第五晶 體管T5的柵極、漏極電性連接于輸出端以及源極電性連接于第六輸入端；第七晶體管T7包 含柵極電性連接于第一晶體管T1的柵極、漏極電性連接于第一晶體管T1的源極以及源極 電性連接于第一輸入端；第八晶體管T8包含柵極電性連接于輸出端、漏極電性連接于第一 晶體管T1的源極以及源極電性連接于柵極；第一電容C1電性連接于第二晶體管T2的源極 與輸出端之間；第二電容C2電性連接于第三晶體管T3的柵極與輸出端之間。其中第一晶 體管T1至第八晶體管T8之中的至少一者包含金屬氧化物半導(dǎo)體薄膜晶體管。如本實(shí)施例的配置，前述移位寄存器級(jí)彼此電性串聯(lián)，致使移位寄存器級(jí)的第一 輸入端電性連接于上一移位寄存器級(jí)的輸出端以接收上一移位寄存器級(jí)的輸出端所輸出 的輸出信號(hào)；移位寄存器級(jí)的第二輸入端電性連接于次一移位寄存器級(jí)的輸出端以接收次 一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；移位寄存器級(jí)的輸出端電性連接于次一移位 寄存器級(jí)的第一輸入端，以提供輸出信號(hào)至次一移位寄存器級(jí)。根據(jù)本發(fā)明再一實(shí)施方式，本發(fā)明關(guān)于一種移位寄存器。前述移位寄存器包含多 個(gè)移位寄存器級(jí){Sn}，N= 1、2.....M，M為非零正整數(shù)。在本實(shí)施例中，每一移位寄存器級(jí)
含第一輸入端、第二輸入端、第三輸入端用以接收第一時(shí)鐘脈沖信號(hào)CK、第四輸入端用 以接收第二時(shí)鐘脈沖信號(hào)XCK、第五輸入端用以接收第一供應(yīng)電壓VDD、第六輸入端用以接 收第二供應(yīng)電壓VSS以及輸出端用以提供輸出信號(hào)OUT(N)。在本實(shí)施例中，第一時(shí)鐘脈沖信號(hào)CK與第二時(shí)鐘脈沖信號(hào)XCK皆各自具有一頻率 與一相位，其中第一時(shí)鐘脈沖信號(hào)CK的頻率與第二時(shí)鐘脈沖信號(hào)XCK的頻率相同，而第一 時(shí)鐘脈沖信號(hào)CK的相位與第二時(shí)鐘脈沖信號(hào)XCK的相位相差約180度。而且，第一供應(yīng)電 壓VDD位于高電壓電位，而第二供應(yīng)電壓VSS位于低電壓電位。此外，每一移位寄存器級(jí)SN包含第一晶體管T1、第二晶體管T2、第三晶體管T3、第 四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8、第一電容C1以 及第二電容C2。其中第一晶體管T1包含柵極電性連接于第一輸入端、漏極以及源極電性連 接于柵極；第二晶體管T2包含柵極電性連接于第三輸入端、漏極以及源極電性連接于第一 晶體管T1的漏極；第三晶體管T3包含柵極電性連接于第二晶體管T2的漏極、漏極電性連 接于第五輸入端以及源極電性連接于輸出端；第四晶體管T4包含柵極電性連接于第二輸 入端、漏極電性連接于第一晶體管T1的漏極以及源極電性連接于第六輸入端。再者，第五晶體管T5包含柵極、漏極電性連接于第二晶體管T2的漏極以及源極電 性連接于第六輸入端；第六晶體管T6包含柵極電性連接于第五晶體管T5的柵極、漏極電性 連接于輸出端以及源極電性連接于第六輸入端；第七晶體管T7包含柵極電性連接于第四 輸入端、漏極電性連接于第五晶體管T5的柵極以及源極電性連接于第五晶體管T5的源極； 第八晶體管T8包含柵極、漏極電性連接于第七晶體管T7的源極以及源極電性連接于柵極 與第五輸入端；第一電容C1電性連接于第二晶體管T2的源極與輸出端之間；第二電容C2電性連接于第三晶體管T3的柵極與輸出端之間。在本實(shí)施例中，前述移位寄存器級(jí)彼此電性串聯(lián)，致使移位寄存器級(jí)的第一輸入 端電性連接于上一移位寄存器級(jí)的輸出端以接收上一移位寄存器級(jí)的輸出端所輸出的輸 出信號(hào)；移位寄存器級(jí)的第二輸入端電性連接于次一移位寄存器級(jí)的輸出端以接收次一移 位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；移位寄存器級(jí)的輸出端電性連接于次一移位寄存 器級(jí)的第一輸入端，以提供輸出信號(hào)至次一移位寄存器級(jí)。根據(jù)本發(fā)明又一實(shí)施方式，本發(fā)明關(guān)于一種移位寄存器。前述移位寄存器包含多 個(gè)移位寄存器級(jí){Sn}，N= 1、2.....M，M為非零正整數(shù)。在本實(shí)施例中，每一移位寄存器級(jí)
含第一輸入端、第二輸入端、第三輸入端用以接收第一時(shí)鐘脈沖信號(hào)CK、第四輸入端用 以接收第二時(shí)鐘脈沖信號(hào)XCK、第五輸入端用以接收第一供應(yīng)電壓VDD、第六輸入端用以接 收第二供應(yīng)電壓VSS以及輸出端用以提供輸出信號(hào)OUT (N)。此外，每一移位寄存器級(jí)SN更包含六個(gè)晶體管(例如T1至T6)與兩個(gè)電容(例 如C1與C2)。其中第一晶體管T1包含柵極電性連接于第一輸入端、漏極以及源極電性連 接于柵極；第二晶體管T2包含柵極電性連接于第一晶體管T1的漏極、漏極電性連接于第三 輸入端以及源極；第三晶體管T3包含柵極電性連接于第二晶體管T2的源極、漏極電性連 接于第五輸入端以及源極電性連接于輸出端；第四晶體管T4包含柵極電性連接于第二輸 入端、漏極電性連接于第一晶體管T1的漏極以及源極電性連接于第六輸入端；第五晶體管 T5包含柵極電性連接于第四輸入端、漏極電性連接于第二晶體管T2的源極以及源極電性 連接于第六輸入端；第六晶體管T6包含柵極電性連接于第五晶體管T5的柵極、漏極電性連 接于輸出端以及源極電性連接于第六輸入端；第一電容C1電性連接于第二晶體管T2的柵 極與輸出端之間；第二電容C2電性連接于第三晶體管T3的柵極與輸出端之間。在本實(shí)施例中，前述移位寄存器級(jí)彼此電性串聯(lián)，致使移位寄存器級(jí)的第一輸入 端電性連接于上一移位寄存器級(jí)的輸出端以接收上一移位寄存器級(jí)的輸出端所輸出的輸 出信號(hào)；移位寄存器級(jí)的第二輸入端電性連接于次一移位寄存器級(jí)的輸出端以接收次一移 位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；移位寄存器級(jí)的輸出端電性連接于次一移位寄存 器級(jí)的第一輸入端，以提供輸出信號(hào)至次一移位寄存器級(jí)。根據(jù)本發(fā)明再一實(shí)施方式，本發(fā)明關(guān)于一種移位寄存器。前述移位寄存器包含多 個(gè)移位寄存器級(jí){Sn}，N= 1、2.....M，M為非零正整數(shù)。在本實(shí)施例中，每一移位寄存器級(jí)
含第一輸入端、第二輸入端、第三輸入端用以接收第一時(shí)鐘脈沖信號(hào)CK、第四輸入端用 以接收第二時(shí)鐘脈沖信號(hào)XCK以及輸出端用以提供輸出信號(hào)OUT (N)。其中移位寄存器級(jí)彼 此電性串聯(lián)，致使移位寄存器級(jí)的第一輸入端電性連接于上一移位寄存器級(jí)的輸出端以接收 上一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；移位寄存器級(jí)的第二輸入端電性連接于次一 移位寄存器級(jí)的輸出端以接收次一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；移位寄存器級(jí) 的輸出端電性連接于次一移位寄存器級(jí)的第一輸入端，以提供輸出信號(hào)至次一移位寄存器級(jí)。在本實(shí)施例中，每一移位寄存器級(jí)更包含第五輸入端用以接收第一供應(yīng)電壓VDD 以及第六輸入端用以接收第二供應(yīng)電壓VSS，其中第一供應(yīng)電壓VDD位于高電壓電位，而第 二供應(yīng)電壓VSS位于低電壓電位。此外，每一移位寄存器級(jí)SN更包含第一晶體管T1、第二晶體管T2、第三晶體管T3、 第四晶體管T4、第五晶體管T5、第六晶體管T6、第一電容C1以及第二電容C2。其中第一晶體管T1包含柵極電性連接于第一輸入端、漏極以及源極；第二晶體管T2包含柵極電性連接 于第三輸入端、漏極以及源極電性連接于第一晶體管T1的漏極；第三晶體管T3包含柵極電 性連接于第二晶體管T2的漏極、漏極電性連接于第五輸入端以及源極電性連接于輸出端； 第四晶體管T4包含柵極電性連接于第二輸入端、漏極電性連接于第一晶體管T1的漏極以 及源極電性連接于第六輸入端；第五晶體管T5包含柵極、漏極電性連接于第二晶體管T2的 漏極以及源極電性連接于第六輸入端；第六晶體管T6包含柵極電性連接于第五晶體管T5 的柵極、漏極電性連接于輸出端以及源極電性連接于第六輸入端；第一電容C1電性連接于 第二晶體管T2的源極與輸出端之間；第二電容C2電性連接于第三晶體管T3的柵極與輸出 端之間。再者，第一晶體管T1的源極電性連接于第一晶體管T1的柵極，且其中第五晶體管 T5的柵極電性連接于第四輸入端。另外，每一移位寄存器級(jí)更包含第七晶體管T7與第八晶體管T8，其中第七晶體管 T7包含柵極電性連接于第一晶體管T1的柵極、漏極電性連接于第一晶體管T1的源極以及 源極電性連接于第一輸入端；第八晶體管T8包含柵極電性連接于輸出端、漏極電性連接于 第一晶體管T1的源極以及源極電性連接于柵極。在本實(shí)施例中，每一移位寄存器級(jí)可更包含第七晶體管T7與第八晶體管T8。其中 第七晶體管T7包含柵極電性連接于第四輸入端、漏極電性連接于第五晶體管T5的柵極以 及源極電性連接于第五晶體管T5的源極；第八晶體管T8包含柵極、漏極電性連接于第七晶 體管T7的源極以及源極電性連接于第五輸入端。此外，第一時(shí)鐘脈沖信號(hào)CK與第二時(shí)鐘脈沖信號(hào)XCK皆各自具有一頻率與一相 位，其中第一時(shí)鐘脈沖信號(hào)CK的頻率與第二時(shí)鐘脈沖信號(hào)XCK的頻率相同，而第一時(shí)鐘脈 沖信號(hào)CK的相位與第二時(shí)鐘脈沖信號(hào)XCK的相位相差約180度。再者，每一移位寄存器級(jí)更包含第一晶體管T1、第二晶體管T2、第三晶體管T3、第 四晶體管T4、第五晶體管T5、第六晶體管T6、第一電容C1以及第二電容C2。其中第一晶體 管T1包含柵極電性連接于第一輸入端、漏極以及源極電性連接于柵極；第二晶體管T2包含 柵極電性連接于第一晶體管T1的漏極、漏極電性連接于第三輸入端以及源極；第三晶體管 T3包含柵極電性連接于第二晶體管T2的源極、漏極電性連接于第五輸入端以及源極電性 連接于輸出端；第四晶體管T4包含柵極電性連接于第二輸入端、漏極電性連接于第一晶體 管T1的漏極以及源極電性連接于第六輸入端；第五晶體管T5包含柵極電性連接于第四輸 入端、漏極，電性連接于第二晶體管T2的源極以及源極電性連接于第六輸入端；第六晶體 管T6包含柵極電性連接于第五晶體管T5的柵極、漏極電性連接于輸出端以及源極電性連 接于第六輸入端；第一電容C1電性連接于第二晶體管T2的柵極與輸出端；第二電容C2電 性連接于第三晶體管T3的柵極與輸出端。根據(jù)本發(fā)明又一實(shí)施方式，本發(fā)明關(guān)于一種移位寄存器。前述移位寄存器包含多 個(gè)移位寄存器級(jí){Sn}，N= 1、2.....M，M為非零正整數(shù)。在本實(shí)施例中，每一移位寄存器級(jí)
含第一輸入端、第二輸入端、第三輸入端用以接收第一時(shí)鐘脈沖信號(hào)CK、第四輸入端用 以接收第二時(shí)鐘脈沖信號(hào)XCK、第五輸入端用以接收第一供應(yīng)電壓VDD、第六輸入端用以接 收第二供應(yīng)電壓VSS以及輸出端用以提供輸出信號(hào)OUT (N)、輸入緩沖器電性耦接于第一輸 入端。此外，提升驅(qū)動(dòng)電路電性耦接于第三輸入端、輸入緩沖器與輸出端，下拉驅(qū)動(dòng)電路電
15性耦接于第二輸入端、第四輸入端、第六輸入端與提升驅(qū)動(dòng)電路，以及輸出緩沖器電性耦接 于第五輸入端、提升驅(qū)動(dòng)電路、下拉驅(qū)動(dòng)電路與輸出端。在本實(shí)施例中，前述移位寄存器級(jí)彼此電性串聯(lián)，致使移位寄存器級(jí)的第一輸入 端電性連接于上一移位寄存器級(jí)的輸出端以接收上一移位寄存器級(jí)的輸出端所輸出的輸 出信號(hào)；移位寄存器級(jí)的第二輸入端電性連接于次一移位寄存器級(jí)的輸出端以接收次一移 位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；移位寄存器級(jí)的輸出端電性連接于次一移位寄存 器級(jí)的第一輸入端，以提供輸出信號(hào)至次一移位寄存器級(jí)。此外，輸入緩沖器包含第一晶體管T1，前述第一晶體管T1包含柵極電性連接于第 一輸入端、漏極以及源極電性連接于柵極。再者，下拉驅(qū)動(dòng)電路包含第四晶體管T4與第五晶體管T5。其中第四晶體管T4包 含柵極電性連接于第二輸入端、漏極電性連接于第一晶體管T1的漏極以及源極電性連接 于第六輸入端；第五晶體管T5包含柵極電性連接于第四輸入端、漏極以及源極電性連接于 第六輸入端。另外，輸出緩沖器包含第三晶體管T3與第六晶體管T6。其中第三晶體管T3包含 柵極、漏極電性連接于第五輸入端以及源極電性連接于輸出端；第六晶體管T6包含柵極電 性連接于第五晶體管T5的柵極、漏極電性連接于輸出端以及源極電性連接于第五晶體管 T5的源極。而且，上拉驅(qū)動(dòng)電路包含第二晶體管T2、第一電容C1與第二電容C2。其中第二晶 體管T2包含柵極電性連接于第三輸入端、漏極電性連接于第三晶體管T3的柵極以及源極 電性連接于第一晶體管T1的漏極；第一電容C1電性連接于第二晶體管T2的源極與輸出端 之間；第二電容C2電性連接于第二晶體管T2的漏極與輸出端之間。在本實(shí)施例中，上拉驅(qū)動(dòng)電路可包含第二晶體管T2、第一電容C1與第二電容C2。 其中第二晶體管T2包含柵極電性連接于第一晶體管T1的漏極、漏極電性連接于第三輸入 端以及源極電性連接于第三晶體管T3的柵極；第一電容C1電性連接于第二晶體管T2的柵 極與輸出端之間；第二電容C2電性連接于第二晶體管T2的源極與輸出端之間。此外，第一晶體管T1至第六晶體管T6之中的至少一者包含金屬氧化物半導(dǎo)體薄 膜晶體管。根據(jù)本發(fā)明再一實(shí)施方式，本發(fā)明關(guān)于一種移位寄存器。前述移位寄存器包含多 個(gè)移位寄存器級(jí){Sn}，N= 1、2.....M，M為非零正整數(shù)。在本實(shí)施例中，每一移位寄存器級(jí)
含第一輸入端、第二輸入端、第三輸入端用以接收第一時(shí)鐘脈沖信號(hào)CK、第四輸入端用 以接收第二時(shí)鐘脈沖信號(hào)XCK、第五輸入端用以接收第一供應(yīng)電壓VDD、第六輸入端用以接 收第二供應(yīng)電壓VSS以及輸出端用以提供輸出信號(hào)OUT(N)。在本實(shí)施例中，每一移位寄存器級(jí)SN包含第一晶體管T1，前述第一晶體管T1包含 柵極電性連接于第一輸入端、漏極以及源極電性連接于柵極。 此外，每一移位寄存器級(jí)SN包含提升驅(qū)動(dòng)電路，前述提升驅(qū)動(dòng)電路包含第一電容 C1與第二電容C2。其中第一電容C1包含第一端部電性連接于第一晶體管T1的漏極以及 第二端部電性連接于輸出端；第二電容C2包含第一端部以及第二端部電性連接于輸出端。
再者，上拉驅(qū)動(dòng)電路更包含第二晶體管T2，前述第二晶體管T2包含柵極電性連接 于第三輸入端、漏極電性連接于第二電容C2的第一端部以及源極電性連接于第一電容C1的第一端部。另外，上拉驅(qū)動(dòng)電路亦可包含第二晶體管T2包含，前述第二晶體管T2包含柵 極電性連接于第一電容C1的第一端部、漏極電性連接于第三輸入端以及源極電性連接于 第二電容C2的第一端部。另外，每一移動(dòng)寄存器級(jí)SN包含下拉驅(qū)動(dòng)電路，前述下拉驅(qū)動(dòng)電路電性耦接于第 二輸入端、第四輸入端、第六輸入端與提升驅(qū)動(dòng)電路。在本實(shí)施例中，下拉驅(qū)動(dòng)電路包含第 四晶體管T4與第五晶體管T5。其中第四晶體管T4包含柵極電性連接于第二輸入端、漏極 電性連接于第一晶體管T1的漏極以及源極電性連接于第六輸入端；第五晶體管T5包含柵 極電性連接于第四輸入端、漏極電性連接于第二電容C2的第一端部以及源極電性連接于 第六輸入端。此外，每一移位寄存器級(jí)SN包含輸出緩沖器，前述輸出緩沖器電性耦接于第五輸 入端、提升驅(qū)動(dòng)電路、下拉驅(qū)動(dòng)電路與輸出端。在本實(shí)施例中，輸出緩沖器包含第三晶體管 T3與第六晶體管T6。其中第三晶體管T3包含柵極電性連接于第二電容C2的第一端部、漏 極電性連接于第五輸入端以及源極電性連接于輸出端；第六晶體管T6包含柵極電性連接 于第四輸入端、漏極電性連接于輸出端以及源極電性連接于第六輸入端。在本實(shí)施例中，前述移位寄存器級(jí)彼此電性串聯(lián)，致使移位寄存器級(jí)的第一輸入 端電性連接于上一移位寄存器級(jí)的輸出端以接收上一移位寄存器級(jí)的輸出端所輸出的輸 出信號(hào)；移位寄存器級(jí)的第二輸入端電性連接于次一移位寄存器級(jí)的輸出端以接收次一移 位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；移位寄存器級(jí)的輸出端電性連接于次一移位寄存 器級(jí)的第一輸入端，以提供一輸出信號(hào)至次一移位寄存器級(jí)。


為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的說 明如下圖1繪示依照本發(fā)明一實(shí)施例的一種移位寄存器級(jí)方塊圖；圖2繪示依照本發(fā)明一實(shí)施例的一種包含移位寄存器級(jí)的移位寄存器示意圖；圖3繪示依照本發(fā)明一實(shí)施例的一種移位寄存器級(jí)的電路示意圖；圖4繪示依照本發(fā)明一實(shí)施例的一種設(shè)定于移位寄存器級(jí)的具有低功率消耗的 移位寄存器單元的時(shí)序圖；圖5繪示依照本發(fā)明另一實(shí)施例的一種移位寄存器級(jí)的電路示意圖；圖6繪示依照本發(fā)明再一實(shí)施例的一種移位寄存器級(jí)的電路示意圖；圖7A繪示依照本發(fā)明又一實(shí)施例的一種移位寄存器級(jí)的電路示意圖；圖7B繪示依照本發(fā)明再一實(shí)施例的一種移位寄存器級(jí)的電路示意圖；圖8繪示依照本發(fā)明一實(shí)施例的一種移位寄存器的模擬時(shí)序圖；圖9繪示依照現(xiàn)有技術(shù)的一種雙向移位寄存器；圖10繪示依照另一現(xiàn)有技術(shù)的一種雙向移位寄存器。其中，附圖標(biāo)記41 柵極線驅(qū)動(dòng)單元310 輸入緩沖器42:正向移位單元320:提升驅(qū)動(dòng)電路43:反向移位單元330:下拉驅(qū)動(dòng)電路
17
100:移位寄存器340:輸出緩沖器111 第一信號(hào)線710 輸入緩沖器112:第二信號(hào)線720:提升驅(qū)動(dòng)電路
113:第三信號(hào)線730:下拉驅(qū)動(dòng)電路114:第四信號(hào)線740:輸出緩沖器115:觸發(fā)脈沖輸入線
具體實(shí)施例方式為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)更明顯易懂，本發(fā)明的實(shí)施例一并配合 相關(guān)附1至圖7B，作詳細(xì)說明如下。根據(jù)本發(fā)明實(shí)施例的目的，僅于此具體及概略陳 述，本發(fā)明實(shí)施例關(guān)于一種具有低功率消耗的移位寄存器。圖1依照本發(fā)明一實(shí)施例繪示一種移位寄存器級(jí)SN。移位寄存器級(jí)包含第一輸入 端IN1、第二輸入端IN2、第三輸入端IN3用以接收第一時(shí)鐘脈沖信號(hào)CK、第四輸入端IN4用 以接收第二時(shí)鐘脈沖信號(hào)XCK、第五輸入端IN5用以接收第一供應(yīng)電壓VDD、第六輸入端IN6 用以接收第二供應(yīng)電壓VSS以及輸出端OUT用以提供移位寄存器級(jí)的輸出信號(hào)OUT (N)。在本實(shí)施例中，第一時(shí)鐘脈沖信號(hào)CK與第二時(shí)鐘脈沖信號(hào)XCK皆各自具有一頻率 與一相位。其中第一時(shí)鐘脈沖信號(hào)CK的頻率與第二時(shí)鐘脈沖信號(hào)XCK的頻率實(shí)質(zhì)上相同， 而第一時(shí)鐘脈沖信號(hào)CK的相位與第二時(shí)鐘脈沖信號(hào)XCK的相位實(shí)質(zhì)上反相。例如第一時(shí)鐘 脈沖信號(hào)CK的相位與第二時(shí)鐘脈沖信號(hào)XCK的相位相差約180度，如圖4所示。第一時(shí)鐘 脈沖信號(hào)CK與第二時(shí)鐘脈沖信號(hào)XCK具有高壓電位與低壓電位。此外，第一供應(yīng)電壓VDD 位于高電壓電位，而第二供應(yīng)電壓VSS位于低電壓電位。圖2依照本發(fā)明一實(shí)施例繪示一種包含多個(gè)移位寄存器級(jí){SN}的移位寄存器100
示意圖，其中N= 1、2、3.....M，M為大于零的整數(shù)。移位寄存器100亦包含觸發(fā)脈沖輸入
線115、第一信號(hào)線111、第二信號(hào)線112、第三信號(hào)線113以及第四信號(hào)線114。其中觸發(fā) 脈沖輸入線115用以提供觸發(fā)脈沖SP，第一信號(hào)線111用以提供第一時(shí)鐘脈沖信號(hào)CLK1， 第二信號(hào)線112用以提供第二時(shí)鐘脈沖信號(hào)CLK2，第三信號(hào)線113用以提供第一供應(yīng)電壓 VDD，第四信號(hào)線114用以提供第二供應(yīng)電壓VSS。對(duì)每一移位寄存器級(jí){SN}而言，第三輸入端IN3電性連接于第一信號(hào)線111以接 收第一時(shí)鐘脈沖信號(hào)CK，第四輸入端IN4電性連接于第二信號(hào)線112以接收第二時(shí)鐘脈沖 信號(hào)XCK，第五輸入端IN5電性連接于第三信號(hào)線113以接收第一供應(yīng)電壓VDD，第六輸入 端IN6電性連接于第四信號(hào)線114以接收第二供應(yīng)電壓VSS。在本實(shí)施例中，前述移位寄存器級(jí){SN}彼此電性串聯(lián)，致使移位寄存器級(jí)Sn的第 一輸入端INl電性連接于上一移位寄存器級(jí)Sh的輸出端OUT，且移位寄存器級(jí)Sn由上一 移位寄存器級(jí)Sim接收輸出信號(hào)OUT(N-I)；移位寄存器級(jí)Sn的第二輸入端IN2電性連接于 次一移位寄存器級(jí)SN+1的輸出端OUT，且移位寄存器級(jí)Sn由次一移位寄存器級(jí)SN+1接收輸出 信號(hào)OUT (N+1)；移位寄存器級(jí)Sn的輸出端OUT電性連接于次一移位寄存器級(jí)SN+1的第一輸 入端INT1，且移位寄存器級(jí)Sn提供輸出信號(hào)OUT(N)至次一移位寄存器級(jí)SN+1。前提是第一 個(gè)移位寄存器級(jí)S1 (例如上述的第一個(gè)移位寄存器級(jí)為上一移位寄存器級(jí)SnJ的第一輸 入端mi需電性連接至觸發(fā)脈沖輸入線115，以由觸發(fā)脈沖輸入線115取得觸發(fā)脈沖SP。
如圖2所示，例如對(duì)第一移位寄存器級(jí)S1而言，其第一輸入端INl電性連接至觸發(fā)脈沖輸入線115，以由觸發(fā)脈沖輸入線115取得觸發(fā)脈沖SP ；其第二輸入端IN2電性連接 至第二移位寄存器級(jí)S2的輸出端OUT，以由第二移位寄存器級(jí)S2取得輸出信號(hào)OUT (2)；且 其輸出端OUT電性連接至第二移位寄存器級(jí)S2的第一輸入端IN1，以提供輸出信號(hào)OUT(I) 至第二移位寄存器級(jí)S2。接著，對(duì)第二移位寄存器級(jí)S2而言，其第一輸入端INl電性連接至第一移位寄 存器級(jí)S1的輸出端OUT，以由第一移位寄存器級(jí)S1取得輸出信號(hào)OUT(I)；其第二輸入端 IN2電性連接至第三移位寄存器級(jí)S3的輸出端，以由第三移位寄存器級(jí)S3取得輸出信號(hào) OUT (3)；且其輸出端OUT電性連接至第三移位寄存器級(jí)S3的第一輸入端INl，以提供輸出信 號(hào)OUT (2)至第三移位寄存器級(jí)S3,以此類推。此外，每一移位寄存器級(jí)Sn的輸出信號(hào)OUT (N)亦電性耦接至相應(yīng)的柵極線Gate_ N，以提供柵極線信號(hào)來驅(qū)動(dòng)顯示面板(例如液晶顯示面板)的柵極線。圖3依照本發(fā)明一實(shí)施例繪示一種移位寄存器級(jí)Sn的電路圖。移位寄存器級(jí)Sn 包含第一晶體管Tl、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶 體管T6、第一電容Cl以及第二電容C2。在本實(shí)施例中，第一晶體管Tl包含柵極電性連接于第一輸入端IN1、電性連接于 柵極的源極以及漏極；第二晶體管T2包含柵極電性連接于第三輸入端IN3、漏極以及源極 電性連接于第一晶體管Tl的漏極；第三晶體管T3包含柵極電性連接于第二晶體管T2的 漏極、漏極電性連接于第五輸入端IN5以及源極電性連接于輸出端；第四晶體管T4包含柵 極電性連接于第二輸入端IN2、漏極電性連接于第一晶體管Tl的漏極以及源極電性連接于 第六輸入端IN6 ；第五晶體管T5包含柵極電性連接于第四輸入端IN4、漏極電性連接于第 二晶體管T2的漏極以及源極電性連接于第六輸入端IN6 ；第六晶體管T6包含柵極電性連 接于第五晶體管T5的柵極、漏極電性連接于輸出端以及源極電性連接于第六輸入端IN6。 其中第一晶體管Tl至第六晶體管T6之中的至少一者為金屬氧化物半導(dǎo)體(metal oxide semiconductor, M0S)薄膜晶體管(thin filmtransistor，TFT)。若第一晶體管 Tl 至第六 晶體管T6皆為金屬氧化物半導(dǎo)體薄膜晶體管為佳。此外，第一電容Cl電性連接于第二晶體管T2的源極與輸出端之間，第二電容C2 電性連接于第三晶體管T3的柵極與輸出端之間。如此配置可使第三晶體管T3(輸出晶體管)的漏極電性耦接至高電壓電位VDD，且 使第三晶體管Τ3的源極電性耦接至輸出端0UT，因此，沒有耦合效應(yīng)產(chǎn)生。從而，可降低功 率消耗且可避免不穩(wěn)定的輸出波形。此外，由于在移位寄存器級(jí)中不需使用反相器結(jié)構(gòu)，是 故可更進(jìn)一步降低功率消耗。圖4依照本發(fā)明實(shí)施例圖3中的移位寄存器級(jí)Sn繪示一種移位寄存器級(jí)Sn的時(shí) 序圖。在第一時(shí)間間隔tl中，上一移位寄存器級(jí)SN_i的輸出信號(hào)OUT(N-I)(例如當(dāng)N = 1時(shí)，輸出信號(hào)OUT(O)相應(yīng)于觸發(fā)脈沖信號(hào)SP)為高電壓電位，而下一移位寄存器級(jí)SN+1的 輸出信號(hào)0UT(N+1)為低電壓電位。在第一時(shí)間間隔tl中，當(dāng)?shù)诙r(shí)鐘脈沖信號(hào)XCK為高 電壓電位時(shí)，第一時(shí)鐘脈沖信號(hào)CK為低電壓電位。因此，第一晶體管Tl、第五晶體管T5與 第六晶體管T6會(huì)相應(yīng)地開啟，而第二晶體管T2、第三晶體管T3與第4晶體管T4會(huì)相應(yīng)地 關(guān)閉，以致電流由第一晶體管Tl的源極流至漏極，且分別由第五晶體管T5與第六晶體管T6的漏極流至源極。從而，節(jié)點(diǎn)Q充電至位于高電壓電位H的電壓VQ，而節(jié)點(diǎn)A放電至位于低電壓電位L(例如L為0)的電壓VA。因此，由移位寄存器級(jí)Sn的輸出節(jié)點(diǎn)OUT所輸出的 輸出信號(hào)OUT(N)位于低電壓狀態(tài)。在本實(shí)施例的第二時(shí)間間隔t2中，第一時(shí)鐘脈沖信號(hào)CK為高電壓電位，而第二時(shí) 鐘脈沖信號(hào)XCK為低電壓電位。此外，上一移位寄存器級(jí)SN_i的輸出信號(hào)OUT(N-I)與下一 移位寄存器級(jí)SN+1的輸出信號(hào)0UT(N+1)皆為低電壓電位。因此，第二晶體管T2與第三晶 體管T3會(huì)相應(yīng)地開啟，而第一晶體管Tl、第4晶體管T4、第五晶體管T5與第六晶體管T6 會(huì)相應(yīng)地關(guān)閉，以致電流由第二晶體管T2的源極流至漏極，且電流亦由第三晶體管T3的漏 極流至源極(輸出節(jié)點(diǎn)OUT)。從而，節(jié)點(diǎn)Q充電至高電壓電位H，而節(jié)點(diǎn)A充電至高電壓電 位H’。因此，導(dǎo)致由移位寄存器級(jí)Sn的輸出節(jié)點(diǎn)OUT所輸出的輸出信號(hào)OUT (N)位于高電 壓狀態(tài)。由于移位寄存器級(jí)Sn的輸出節(jié)點(diǎn)OUT所輸出的輸出信號(hào)OUT(N)由低電壓充電至 高電壓，第一電容Cl與第二電容C2相應(yīng)地充電，因此節(jié)點(diǎn)Q的電壓VQ與節(jié)電A的電壓VA 各自充電至電壓2H與電壓H’。前述電壓H’較高電壓H高出許多。在本實(shí)施例的第三時(shí)間間隔t3中，第一時(shí)鐘脈沖信號(hào)CK為低電壓電位，第二時(shí)鐘 脈沖信號(hào)XCK為高電壓電位，上一移位寄存器級(jí)SN_i的輸出信號(hào)OUT(N-I)為低電壓電位， 而下一移位寄存器級(jí)SN+1的輸出信號(hào)0UT(N+1)為高電壓電位。因此，第一晶體管Tl、第二 晶體管T2與第三晶體管T3會(huì)相應(yīng)地關(guān)閉，而第4晶體管T4、第五晶體管T5與第六晶體管 T6會(huì)相應(yīng)地開啟，以致電流各自由第4晶體管T4、第五晶體管T5與第六晶體管T6的漏極 流至源極。因此，節(jié)點(diǎn)Q與節(jié)點(diǎn)A均放電至低電壓電位(L)。相同的操作方式反復(fù)地在移位寄存器中的每一移位寄存器級(jí)執(zhí)行，以產(chǎn)生連續(xù)的 移位時(shí)鐘脈沖信號(hào)。如圖3所示，每一移位寄存器級(jí)Sn亦可具有輸入緩沖器310、提升驅(qū)動(dòng)電路320、 下拉驅(qū)動(dòng)電路330以及輸出緩沖器340，且輸入緩沖器310、提升驅(qū)動(dòng)電路320、下拉驅(qū)動(dòng)電 路330以及輸出緩沖器340彼此電性耦接。在如圖3所示的例示性實(shí)施例中，輸入緩沖器310包含第一晶體管Tl，前述第一 晶體管Tl包含柵極電性連接于第一輸入端IN1、漏極以及源極電性連接于柵極。上拉驅(qū)動(dòng) 電路320包含第二晶體管T2、第一電容Cl與第二電容C2，前述第二晶體管T2包含柵極電 性連接于第三輸入端IN3、漏極以及源極電性連接于第一晶體管Tl的漏極，前述第一電容 Cl電性連接于第二晶體管T2的源極與輸出端之間，前述第二電容C2電性連接于第二晶體 管T2的漏極與輸出端之間。下拉驅(qū)動(dòng)電路330包含第四晶體管T4與第五晶體管T5，前述 第四晶體管T4包含柵極電性連接于第二輸入端IN2、漏極電性連接于第二晶體管T2的源 極以及源極電性連接于第六輸入端IN6，前述第五晶體管T5包含柵極電性連接于第四輸入 端IN4、漏極電性連接于第二晶體管T2的漏極以及源極電性連接于第六輸入端IN6。前述 輸出緩沖器340包含第三晶體管T3與第六晶體管T6，前述第三晶體管T3包含柵極電性連 接于該第二晶體管T2的漏極、漏極電性連接于第五輸入端IN5以及源極電性連接于該輸出 端，前述第六晶體管T6包含柵極電性連接于第五晶體管T5的柵極、漏極電性連接于輸出端 以及源極電性連接于第五晶體管T5的源極。圖5繪示依照本發(fā)明一實(shí)施例的一種移位寄存器級(jí)SN。移位寄存器級(jí)Sn包含第一 晶體管Tl、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8、第一電容Cl以及第二電容C2。在本實(shí)施例中，第一晶體管Tl包含柵極、漏極以及源極電性連接于柵極；第二晶 體管T2包含柵極電性連接于第三輸入端IN3、漏極以及源極電性連接于第一晶體管Tl的源 極；第三晶體管T3包含柵極電性連接于第二晶體管T2的漏極、漏極電性連接于第五輸入端 IN5以及源極電性連接于輸出端；第四晶體管T4包含柵極電性連接于第二輸入端IN2、漏極 電性連接于第一晶體管Tl的漏極以及源極電性連接于第六輸入端IN6 ；第五晶體管T5包 含柵極電性連接于第四輸入端IN4、漏極電性連接于第二晶體管T2的漏極以及源極電性連 接于第六輸入端IN6 ；第六晶體管T6包含柵極電性連接于第五晶體管T5的柵極、漏極電性 連接于輸出端以及源極電性連接于第六輸入端IN6 ；第七晶體管T7包含柵極電性連接于第 一晶體管Tl的柵極、漏極電性連接于第一晶體管Tl的源極以及源極電性連接于第一輸入 端mi ；第八晶體管T8包含柵極電性連接于輸出端、漏極電性連接于第一晶體管Tl的源極 以及源極電性連接于柵極。再者，第一電容Cl電性連接于第二晶體管T2的源極與輸出端之間；第二電容C2 電性連接于第三晶體管T3的柵極與輸出端之間。如此配置可使第三晶體管T3的漏極電性耦接至高電壓電位VDD，且使第三晶體管 T3的源極電性耦接至輸出端OUT，因此，沒有耦合效應(yīng)產(chǎn)生。從而，可降低功率消耗且可避 免不穩(wěn)定的輸出波形。此外，由于在移位寄存器級(jí)中不需使用反相器結(jié)構(gòu)，因此可更進(jìn)一步 降低功率消耗。此外，第七晶體管T7與第八晶體管T8用以防止因第一晶體管Tl的源極與漏極間 的高電壓所導(dǎo)致的漏電流。如圖5所示的第七晶體管T7與第八晶體管T8的配置，通常稱 為電壓箝制模塊。前述電壓箝制模塊亦可以其它結(jié)構(gòu)來組成，用以箝制晶體管的源極與漏 極間的電壓降。在本實(shí)施例中，第一晶體管Tl至第八晶體管T8之中的至少一者為金屬氧化物半 導(dǎo)體薄膜晶體管。若第一晶體管Tl至第八晶體管T8皆為金屬氧化物半導(dǎo)體薄膜晶體管為 佳。移位寄存器級(jí)操作方式以圖4中時(shí)序圖的方式說明。在第一時(shí)間間隔tl中， 上一移位寄存器級(jí)SN_i的輸出信號(hào)OUT(N-I)(例如當(dāng)N= 1時(shí)，輸出信號(hào)OUT(O)相應(yīng)于 觸發(fā)脈沖信號(hào)SP)為高電壓電位，而下一移位寄存器級(jí)SN+1的輸出信號(hào)0UT(N+1)為低電壓 電位。在第一時(shí)間間隔tl中，當(dāng)?shù)诙r(shí)鐘脈沖信號(hào)XCK為高電壓電位時(shí)，第一時(shí)鐘脈沖信 號(hào)CK為低電壓電位。因此，第一晶體管Tl、第五晶體管T5、第六晶體管T6與第七晶體管T7 會(huì)相應(yīng)地開啟，而第二晶體管T2、第三晶體管T3、第四晶體管T4與第八晶體管T8會(huì)相應(yīng)地 關(guān)閉。如前所述，將導(dǎo)致第一電流由第七晶體管T7的源極流至漏極，接著由第一晶體管Tl 的源極流至漏極。此外，第二電流由第五晶體管T5的漏極流至源極，而第三電流則由第六 晶體管T6的漏極流至源極。從而，節(jié)點(diǎn)Q充電至位于高電壓電位(H)的電壓VQ，而節(jié)點(diǎn)A 放電至位于低電壓 電位(L)電壓VA。因此，由移位寄存器級(jí)Sn的輸出節(jié)點(diǎn)OUT所輸出的輸 出信號(hào)OUT(N)位于低電壓狀態(tài)。在本實(shí)施例的第二時(shí)間間隔t2中，第一時(shí)鐘脈沖信號(hào)CK為高電壓電位，而第二時(shí) 鐘脈沖信號(hào)XCK為低電壓電位。此外，上一移位寄存器級(jí)SN_i的輸出信號(hào)OUT(N-I)與下一 移位寄存器級(jí)SN+1的輸出信號(hào)0UT(N+1)皆為低電壓電位。因此，第二晶體管T2、第三晶體管T3與第八晶體管Τ8會(huì)相應(yīng)地開啟，而第一晶體管Tl、第4晶體管Τ4、第五晶體管Τ5、第 六晶體管Τ6與第七晶體管Τ7會(huì)相應(yīng)地關(guān)閉。如前所述，將導(dǎo)致第一電流由第二晶體管Τ2 的源極流至漏極，第二電流由第三晶體管Τ3的漏極流至源極(輸出節(jié)點(diǎn)OUT)，且第二電流 亦由輸出節(jié)點(diǎn)OUT流經(jīng)第八晶體管T8的源極至漏極。從而，節(jié)點(diǎn)Q充電至高電壓電位2H， 而節(jié)點(diǎn)A充電至高電壓電位H’。因此，導(dǎo)致由移位寄存器級(jí)Sn的輸出節(jié)點(diǎn)OUT所輸出的輸 出信號(hào)OUT(N)位于高電壓狀態(tài)，節(jié)點(diǎn)K亦相應(yīng)地充電至高電壓電位H。由于移位寄存器級(jí) Sn的輸出節(jié)點(diǎn)OUT所輸出的輸出信號(hào)OUT(N)由低電壓充電至高電壓，第一電容Cl與第二 電容C2相應(yīng)地充電，因此節(jié)點(diǎn)Q的電壓VQ與節(jié)電A的電壓VA各自充電至電壓2H與電壓 H’。前述電壓H’較電壓H高出許多。當(dāng)節(jié)點(diǎn)K的電壓維持在高電壓電位H且節(jié)點(diǎn)Q的電壓 維持在高電壓電位2H 時(shí)，位于第一晶體管Tl的源極與漏極間的電壓降(差)為約(2H-H) =H。換言之，通過應(yīng)用第七晶體管T7與第八晶體管T8在本發(fā)明實(shí)施例中，第一晶體管 Tl的源極與漏極間的電位差為約(2H-H) =H0對(duì)照?qǐng)D3中的配置，若本發(fā)明實(shí)施例未應(yīng)用 第七晶體管T7與第八晶體管T8，則第一晶體管Tl的源極與漏極間的電位差為約(2H-L)= 2H。因此，第七晶體管T7與第八晶體管T8的功能用以防止因第一晶體管Tl的源極與漏極 間的高電壓所導(dǎo)致的漏電流。在本實(shí)施例的第三時(shí)間間隔t3中，第一時(shí)鐘脈沖信號(hào)CK為低電壓電位，第二時(shí)鐘 脈沖信號(hào)XCK為高電壓電位，上一移位寄存器級(jí)SN_i的輸出信號(hào)OUT (N-I)為低電壓電位，而 下一移位寄存器級(jí)SN+1的輸出信號(hào)0UT(N+1)為高電壓電位。因此，第一晶體管Tl、第二晶 體管T2、第三晶體管T3、第七晶體管T7與第八晶體管T8會(huì)相應(yīng)地關(guān)閉，而第4晶體管T4、 第五晶體管T5與第六晶體管T6會(huì)相應(yīng)地開啟，以致電流各自由第4晶體管T4、第五晶體管 T5與第六晶體管T6的漏極流至源極。是故，節(jié)點(diǎn)Q與節(jié)點(diǎn)A均放電至低電壓電位(L)。圖6繪示依照本發(fā)明再一實(shí)施例的一種移位寄存器級(jí)SN。移位寄存器級(jí)Sn包含 第一晶體管Tl、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管 T6、第七晶體管T7與第八晶體管T8。其中第一晶體管Tl包含柵極電性連接于第一輸入端 IN1、漏極以及源極電性連接于柵極；第二晶體管T2包含柵極電性連接于第三輸入端IN3、 漏極以及源極電性連接于第一晶體管Tl的漏極；第三晶體管T3包含柵極電性連接于第二 晶體管T2的漏極、漏極電性連接于第五輸入端IN5以及源極電性連接于輸出端；第四晶體 管T4包含柵極電性連接于第二輸入端IN2、漏極電性連接于第一晶體管Tl的漏極以及源極 電性連接于第六輸入端IN6。再者，第五晶體管T5包含柵極、漏極電性連接于第二晶體管T2的漏極以及源極電 性連接于第六輸入端IN6 ；第六晶體管T6包含柵極電性連接于第五晶體管T5的柵極、漏極 電性連接于輸出端以及源極電性連接于第六輸入端IN6 ；第七晶體管T7包含柵極電性連接 于第四輸入端IN4、漏極電性連接于第五晶體管T5的柵極以及源極電性連接于第五晶體管 T5的源極；第八晶體管T8包含柵極、漏極電性連接于第七晶體管T7的源極以及源極電性 連接于柵極與第五輸入端IN5。本實(shí)施例亦包含第一電容Cl與第二電容C2。其中第一電容Cl電性連接于第二 晶體管T2的源極與輸出端之間，第二電容C2電性連接于第二晶體管T2的源極與輸出端之 間。
圖7A繪示依照本發(fā)明又一實(shí)施例的一種移位寄存器級(jí)SN。圖7B繪示依照本發(fā)明 再一實(shí)施例的一種移位寄存器級(jí)SN。如圖7A與圖7B所示，移位寄存器級(jí)包含第一輸入端 IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4用以接收第二時(shí)鐘脈沖信號(hào)XCK、第 五輸入端IN5用以接收第一供應(yīng)電壓VDD、第六輸入端IN6用以接收第二供應(yīng)電壓VSS以及 輸出端OUT用以提供移位寄存器級(jí)的輸出信號(hào)OUT (N)。如圖7A所示，本實(shí)施例的移位寄存 器級(jí)Sn的第三輸入端IN3用以接收第一時(shí)鐘脈沖信號(hào)CK。如圖7B所示，本實(shí)施例的移位 寄存器級(jí)Sn的第三輸入端IN3用以接收第一供應(yīng)電壓VDD。如圖7A與圖7B所示，移位寄存器級(jí)Sn包含六個(gè)晶體管(例如T1至T6)與兩個(gè) 電容(例如C1與C2)。其中第一晶體管Tl包含柵極電性連接于第一輸入端IN1、漏極以 及源極電性連接于柵極；第二晶體管T2包含柵極電性連接于第一晶體管Tl的漏極、漏極電 性連接于第三輸入端IN3以及源極；第三晶體管T3包含柵極電性連接于第二晶體管T2的 源極、漏極電性連接于第五輸入端IN5以及源極電性連接于輸出端；第四晶體管T 4包含柵 極電性連接于第二輸入端IN2、漏極電性連接于第一晶體管Tl的漏極以及源極電性連接于 第六輸入端IN6;第五晶體管T5包含柵極電性連接于第四輸入端IN4、漏極電性連接于第二 晶體管T2的源極以及源極電性連接于第六輸入端IN6 ；第六晶體管T6包含柵極電性連接 于第五晶體管T5的柵極、漏極電性連接于輸出端以及源極電性連接于第六輸入端IN6 ；第 一電容Cl電性連接于第二晶體管T2的柵極與輸出端之間；第二電容C2電性連接于第三晶 體管T3的柵極與輸出端之間。如圖7A與圖7B所示，每一移位寄存器級(jí)Sn亦可具有輸入緩沖器710、提升驅(qū)動(dòng)電 路720、下拉驅(qū)動(dòng)電路730以及輸出緩沖器740，且輸入緩沖器710、提升驅(qū)動(dòng)電路720、下拉 驅(qū)動(dòng)電路730以及輸出緩沖器740彼此電性耦接。在本實(shí)施例中，輸入緩沖器710包含第一晶體管Tl，前述第一晶體管Tl包含柵極 電性連接于第一輸入端、漏極以及源極電性連接于柵極。此外，上拉驅(qū)動(dòng)電路720包含第二晶體管T2、第一電容Cl與第二電容C2。前述第 二晶體管T2包含柵極電性連接于第一晶體管Tl的漏極、漏極電性連接于第三輸入端IN3 以及源極電性連接于第三晶體管T3的柵極，前述第一電容Cl電性連接于第二晶體管T2的 柵極與輸出端之間，前述第二電容C2電性連接于第二晶體管T2的源極與輸出端之間。再者，下拉驅(qū)動(dòng)電路730包含第四晶體管T4與第五晶體管T5，前述第四晶體管T4 包含柵極電性連接于第二輸入端IN2、漏極電性連接于第一晶體管T2的漏極以及源極電性 連接于第六輸入端IN6，前述第五晶體管T5包含柵極電性連接于第四輸入端IN4、漏極電性 連接于第二晶體管T2的源極以及源極電性連接于第六輸入端IN6。另外，輸出緩沖器740包含第三晶體管T3與第六晶體管T6。前述第三晶體管T3 包含柵極電性連接于該第二晶體管T2的源極、漏極電性連接于第五輸入端IN5以及源極電 性連接于該輸出端，前述第六晶體管T6包含柵極電性連接于第五晶體管T5的柵極、漏極電 性連接于輸出端以及源極電性連接于第五晶體管T5的源極。圖8依照本發(fā)明一實(shí)施例繪示一種模擬移位寄存器級(jí)Sn的輸出信號(hào)OUT(I)、 OUT(2)與0UT(3)的時(shí)序圖。其中模擬電壓VQ與VA各自為節(jié)點(diǎn)Q與節(jié)點(diǎn)A的電壓?？偨Y(jié)而論，除前文所述，本發(fā)明實(shí)施例關(guān)于一種包含多個(gè)移位寄存器級(jí)的移位寄 存器。每一移位寄存器級(jí)配置以使第三晶體管T3(輸出晶體管)的漏極電性耦接至高電壓VDD，且第三晶體管T3的源極電性耦接至輸出節(jié)點(diǎn)OUT。因此，沒有耦合效應(yīng)產(chǎn)生。從而，可 降低功率消耗且可避免不穩(wěn)定的輸出波形。此外，由于在移位寄存器級(jí)中不需使用反相器 結(jié)構(gòu)，因此可更進(jìn)一步降低功率消耗。
當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟 悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變 形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
一種移位寄存器，包含多個(gè)移位寄存器級(jí)，其特征在于，每一這些移位寄存器級(jí)包含第一輸入端；第二輸入端；第三輸入端，用以接收第一時(shí)鐘脈沖信號(hào)；第四輸入端，用以接收第二時(shí)鐘脈沖信號(hào)；第五輸入端，用以接收第一供應(yīng)電壓；第六輸入端，用以接收第二供應(yīng)電壓；一輸出端，用以提供一輸出信號(hào)；第一晶體管，包含一柵極，電性連接于該第一輸入端；一漏極；以及一源極，電性連接于該柵極；第二晶體管，包含一柵極，電性連接于該第三輸入端；一漏極；以及一源極，電性連接于該第一晶體管的該漏極；第三晶體管，包含一柵極，電性連接于該第二晶體管的該漏極；一漏極，電性連接于該第五輸入端；以及一源極，電性連接于該輸出端；第四晶體管，包含一柵極，電性連接于該第二輸入端；一漏極，電性連接于該第一晶體管的該漏極；以及一源極，電性連接于該第六輸入端；第五晶體管，包含一柵極，電性連接于該第四輸入端；一漏極，電性連接于該第二晶體管的該漏極；以及一源極，電性連接于該第六輸入端；第六晶體管，包含一柵極，電性連接于該第五晶體管的該柵極；一漏極，電性連接于該輸出端；以及一源極，電性連接于該第六輸入端；第一電容，電性連接于該第二晶體管的該源極與該輸出端之間；以及第二電容，電性連接于該第三晶體管的該柵極與該輸出端之間。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，這些移位寄存器級(jí)彼此電性串聯(lián)， 致使該移位寄存器級(jí)的第一輸入端電性連接于上一該移位寄存器級(jí)的輸出端以接收該上 一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移位寄存器級(jí)的第二輸入端電性連接于次 一該移位寄存器級(jí)的輸出端以接收該次一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移 位寄存器級(jí)的該輸出端電性連接于次一該移位寄存器級(jí)的第一輸入端，以提供該輸出信號(hào) 至該次一移位寄存器級(jí)。
3.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，該第一晶體管至該第六晶體管之 中的至少一者包含一金屬氧化物半導(dǎo)體薄膜晶體管。
4.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，該第一時(shí)鐘脈沖信號(hào)與該第二時(shí) 鐘脈沖信號(hào)皆各自具有一頻率與一相位，其中該第一時(shí)鐘脈沖信號(hào)的頻率與該第二時(shí)鐘脈 沖信號(hào)的頻率相同，而該第一時(shí)鐘脈沖信號(hào)的相位與該第二時(shí)鐘脈沖信號(hào)的相位相差約 180 度。
5.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，該第一供應(yīng)電壓位于一高電壓電 位，而該第二供應(yīng)電壓位于一低電壓電位。
6.一種移位寄存器，包含多個(gè)移位寄存器級(jí)，其特征在于，每一這些移位寄存器級(jí)包含第一輸入端； 第二輸入端；第三輸入端，用以接收第一時(shí)鐘脈沖信號(hào)； 第四輸入端，用以接收第二時(shí)鐘脈沖信號(hào)； 第五輸入端，用以接收第一供應(yīng)電壓； 第六輸入端，用以接收第二供應(yīng)電壓； 一輸出端，用以提供一輸出信號(hào)；第一晶體管，包含一柵極；一漏極；以及一源極，電性連接于該柵極； 第二晶體管，包含一柵極，電性連接于該第三輸入端；一漏極；以及一源極，電性連接 于該第一晶體管該漏極；第三晶體管，包含一柵極，電性連接于該第二晶體管的該漏極；一漏極，電性連接于 該第五輸入端；以及一源極，電性連接于該輸出端；第四晶體管，包含一柵極，電性連接于該第二輸入端；一漏極，電性連接于該第一晶 體管的該漏極；以及一源極，電性連接于該第六輸入端；第五晶體管，包含一柵極，電性連接于該第四輸入端；一漏極，電性連接于該第二晶 體管的該漏極；以及一源極，電性連接于該第六輸入端；第六晶體管，包含一柵極，電性連接于該第五晶體管的該柵極；一漏極，電性連接于 該輸出端；以及一源極，電性連接于該第六輸入端；第七晶體管，包含一柵極，電性連接于該第一晶體管的該柵極；一漏極，電性連接于 該第一晶體管的該源極；以及一源極，電性連接于該第一輸入端；第八晶體管，包含一柵極，電性連接于該輸出端；一漏極，電性連接于該第一晶體管 的該源極；以及一源極，電性連接于該柵極；第一電容，電性連接于該第二晶體管的該源極與該輸出端；以及 第二電容，電性連接于該第三晶體管的該柵極與該輸出端。
7.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，這些移位寄存器級(jí)彼此電性串聯(lián)， 致使該移位寄存器級(jí)的第一輸入端電性連接于上一該移位寄存器級(jí)的輸出端以接收該上 一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移位寄存器級(jí)的第二輸入端電性連接于次 一該移位寄存器級(jí)的輸出端以接收該次一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移 位寄存器級(jí)的該輸出端電性連接于次一該移位寄存器級(jí)的第一輸入端，以提供該輸出信號(hào) 至該次一移位寄存器級(jí)。
8.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，該第一晶體管至該第八晶體管之中的至少一者包含一金屬氧化物半導(dǎo)體薄膜晶體管。
9.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，該第一時(shí)鐘脈沖信號(hào)與該第二時(shí) 鐘脈沖信號(hào)皆各自具有一頻率與一相位，其中該第一時(shí)鐘脈沖信號(hào)的頻率與該第二時(shí)鐘脈 沖信號(hào)的頻率相同，而該第一時(shí)鐘脈沖信號(hào)的相位與該第二時(shí)鐘脈沖信號(hào)的相位相差約 180 度。
10.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，該第一供應(yīng)電壓位于一高電壓電 位，而該第二供應(yīng)電壓位于一低電壓電位。
11.一種移位寄存器，包含多個(gè)移位寄存器級(jí)，其特征在于，每一這些移位寄存器級(jí)包含第一輸入端； 第二輸入端；第三輸入端，用以接收第一時(shí)鐘脈沖信號(hào)； 第四輸入端，用以接收第二時(shí)鐘脈沖信號(hào)； 第五輸入端，用以接收第一供應(yīng)電壓； 第六輸入端，用以接收第二供應(yīng)電壓； 一輸出端，用以提供一輸出信號(hào)；第一晶體管，包含一柵極，電性連接于該第一輸入端；一漏極；以及一源極，電性連接 于該柵極；第二晶體管，包含一柵極，電性連接于該第三輸入端；一漏極；以及一源極，電性連接 于該第一晶體管的該漏極；第三晶體管，包含一柵極，電性連接于該第二晶體管的該漏極；一漏極，電性連接于 該第五輸入端；以及一源極，電性連接于該輸出端；第四晶體管，包含一柵極，電性連接于該第二輸入端；一漏極，電性連接于該第一晶 體管的該漏極；以及一源極，電性連接于該第六輸入端；第五晶體管，包含一柵極；一漏極，電性連接于該第二晶體管的該漏極；以及一源極， 電性連接于該第六輸入端；第六晶體管，包含一柵極，電性連接于該第五晶體管的該柵極；一漏極，電性連接于 該輸出端；以及一源極，電性連接于該第六輸入端；第七晶體管，包含一柵極，電性連接于該第四輸入端；一漏極，電性連接于該第五晶 體管的該柵極；以及一源極，電性連接于該第五晶體管的該源極；第八晶體管，包含一柵極；一漏極，電性連接于該第七晶體管的該源極；以及一源極， 電性連接于該第五輸入端；第一電容，電性連接于該第二晶體管的該源極與該輸出端；以及 第二電容，電性連接于該第三晶體管的該柵極與該輸出端。
12.根據(jù)權(quán)利要求11所述的移位寄存器，其特征在于，這些移位寄存器級(jí)彼此電性串 聯(lián)，致使該移位寄存器級(jí)的第一輸入端電性連接于上一該移位寄存器級(jí)的輸出端以接收該 上一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移位寄存器級(jí)的第二輸入端電性連接于 次一該移位寄存器級(jí)的輸出端以接收該次一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該 移位寄存器級(jí)的該輸出端電性連接于次一該移位寄存器級(jí)的第一輸入端，以提供該輸出信 號(hào)至該次一移位寄存器級(jí)。
13.根據(jù)權(quán)利要求11所述的移位寄存器，其特征在于，該第一晶體管至該第八晶體管 之中的至少一者包含一金屬氧化物半導(dǎo)體薄膜晶體管。
14.根據(jù)權(quán)利要求11所述的移位寄存器，其特征在于，該第一時(shí)鐘脈沖信號(hào)與該第二 時(shí)鐘脈沖信號(hào)皆各自具有一頻率與一相位，其中該第一時(shí)鐘脈沖信號(hào)的頻率與該第二時(shí)鐘 脈沖信號(hào)的頻率相同，而該第一時(shí)鐘脈沖信號(hào)的相位與該第二時(shí)鐘脈沖信號(hào)的相位相差約 180 度。
15.根據(jù)權(quán)利要求11所述的移位寄存器，其特征在于，該第一供應(yīng)電壓位于一高電壓電位，而該第二供應(yīng)電壓位于一低電壓電位。
16.一種移位寄存器，包含多個(gè)移位寄存器級(jí)，其特征在于，每一這些移位寄存器級(jí)包含第一輸入端； 第二輸入端；第三輸入端，用以接收第一時(shí)鐘脈沖信號(hào)； 第四輸入端，用以接收第二時(shí)鐘脈沖信號(hào)； 第五輸入端，用以接收第一供應(yīng)電壓； 第六輸入端，用以接收第二供應(yīng)電壓； 一輸出端，用以提供一輸出信號(hào)；第一晶體管，包含一柵極，電性連接于該第一輸入端；一漏極；以及一源極，電性連接 于該柵極；第二晶體管，包含一柵極，電性連接于該第一晶體管的該漏極；一漏極，電性連接于 該第三輸入端；以及一源極；第三晶體管，包含一柵極，電性連接于該第二晶體管的該源極；一漏極，電性連接于 該第五輸入端；以及一源極，電性連接于該輸出端；第四晶體管，包含一柵極，電性連接于該第二輸入端；一漏極，電性連接于該第一晶 體管的該漏極；以及一源極，電性連接于該第六輸入端；第五晶體管，包含一柵極，電性連接于該第四輸入端；一漏極，電性連接于該第二晶 體管的該源極；以及一源極，電性連接于該第六輸入端；第六晶體管，包含一柵極，電性連接于該第五晶體管的該柵極；一漏極，電性連接于 該輸出端；以及一源極，電性連接于該第六輸入端；第一電容，電性連接于該第二晶體管的該柵極與該輸出端；以及 第二電容，電性連接于該第三晶體管的該柵極與該輸出端。
17.根據(jù)權(quán)利要求16所述的移位寄存器，其特征在于，這些移位寄存器級(jí)彼此電性串 聯(lián)，致使該移位寄存器級(jí)的第一輸入端電性連接于上一該移位寄存器級(jí)的輸出端以接收該 上一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移位寄存器級(jí)的第二輸入端電性連接于 次一該移位寄存器級(jí)的輸出端以接收該次一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該 移位寄存器級(jí)的該輸出端電性連接于次一該移位寄存器級(jí)的第一輸入端，以提供該輸出信 號(hào)至該次一移位寄存器級(jí)。
18.根據(jù)權(quán)利要求16所述的移位寄存器，其特征在于，該第一晶體管至該第六晶體管 之中的至少一者包含一金屬氧化物半導(dǎo)體薄膜晶體管。
19.根據(jù)權(quán)利要求16所述的移位寄存器，其特征在于，每一該第一時(shí)鐘脈沖信號(hào)與該 第二時(shí)鐘脈沖信號(hào)皆各自具有一頻率與一相位，其中該第一時(shí)鐘脈沖信號(hào)的頻率與該第二 時(shí)鐘脈沖信號(hào)的頻率相同，而該第一時(shí)鐘脈沖信號(hào)的相位與該第二時(shí)鐘脈沖信號(hào)的相位相 差約180度。
20.根據(jù)權(quán)利要求16所述的移位寄存器，其特征在于，該第一供應(yīng)電壓位于一高電壓 電位，而該第二供應(yīng)電壓位于一低電壓電位。
21.—種移位寄存器，包含多個(gè)移位寄存器級(jí)，其特征在于，每一這些移位寄存器級(jí)包含第一輸入端； 第二輸入端；第三輸入端，用以接收第一時(shí)鐘脈沖信號(hào)； 第四輸入端，用以接收第二時(shí)鐘脈沖信號(hào)；以及 一輸出端，用以提供一輸出信號(hào)；其中這些移位寄存器級(jí)彼此電性串聯(lián)，致使該移位寄存器級(jí)的第一輸入端電性連接于 上一該移位寄存器級(jí)的輸出端以接收該上一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該 移位寄存器級(jí)的第二輸入端電性連接于次一該移位寄存器級(jí)的輸出端以接收該次一移位 寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移位寄存器級(jí)的該輸出端電性連接于次一該移位 寄存器級(jí)的第一輸入端，以提供該輸出信號(hào)至該次一移位寄存器級(jí)。
22.根據(jù)權(quán)利要求21所述的移位寄存器，其特征在于，每一該第一時(shí)鐘脈沖信號(hào)與該 第二時(shí)鐘脈沖信號(hào)皆各自具有一頻率與一相位，其中該第一時(shí)鐘脈沖信號(hào)的頻率與該第二 時(shí)鐘脈沖信號(hào)的頻率相同，而該第一時(shí)鐘脈沖信號(hào)的相位與該第二時(shí)鐘脈沖信號(hào)的相位相 差約180度。
23.根據(jù)權(quán)利要求21所述的移位寄存器，其特征在于，每一這些移位寄存器級(jí)更包含 第五輸入端，用以接收第一供應(yīng)電壓；以及第六輸入端，用以接收第二供應(yīng)電壓。
24.根據(jù)權(quán)利要求23所述的移位寄存器，其特征在于，該第一供應(yīng)電壓位于一高電壓 電位，而該第二供應(yīng)電壓位于一低電壓電位。
25.根據(jù)權(quán)利要求21所述的移位寄存器，其特征在于，每一這些移位寄存器級(jí)更包含 第一晶體管，包含一柵極，電性連接于該第一輸入端；一漏極；以及一源極；第二晶體管，包含一柵極，電性連接于該第三輸入端；一漏極；以及一源極，電性連接 于該第一晶體管的該漏極；第三晶體管，包含一柵極，電性連接于該第二晶體管的該漏極；一漏極，電性連接于 該第五輸入端；以及一源極，電性連接于該輸出端；第四晶體管，包含一柵極，電性連接于該第二輸入端；一漏極，電性連接于該第一晶 體管的該漏極；以及一源極，電性連接于該第六輸入端；第五晶體管，包含一柵極；一漏極，電性連接于該第二晶體管的該漏極；以及一源極， 電性連接于該第六輸入端；第六晶體管，包含一柵極，電性連接于該第五晶體管的該柵極；一漏極，電性連接于 該輸出端；以及一源極，電性連接于該第六輸入端；第一電容，電性連接于該第二晶體管的該源極與該輸出端；以及 第二電容，電性連接于該第三晶體管的該柵極與該輸出端。
26.根據(jù)權(quán)利要求25所述的移位寄存器，其特征在于，該第一晶體管的該源極電性連 接于該第一晶體管的該柵極，且其中該第五晶體管的該柵極電性連接于該第四輸入端。
27.根據(jù)權(quán)利要求25所述的移位寄存器，其特征在于，每一這些移位寄存器級(jí)更包含 第七晶體管，包含一柵極，電性連接于該第一晶體管的該柵極；一漏極，電性連接于該第一晶體管的該源極；以及一源極，電性連接于該第一輸入端；以及第八晶體管，包含一柵極，電性連接于該輸出端；一漏極，電性連接于該第一晶體管 的該源極；以及一源極，電性連接于該柵極。
28.根據(jù)權(quán)利要求25所述的移位寄存器，其特征在于，每一這些移位寄存器級(jí)更包含 第七晶體管，包含一柵極，電性連接于該第四輸入端；一漏極，電性連接于該第五晶體管的該柵極；以及一源極，電性連接于該第五晶體管的該源極；以及第八晶體管，包含一柵極；一漏極，電性連接于該第七晶體管的該源極；以及一源極， 電性連接于該第五輸入端。
29.根據(jù)權(quán)利要求21所述的移位寄存器，其特征在于，每一這些移位寄存器級(jí)更包含 第一晶體管，包含一柵極，電性連接于該第一輸入端；一漏極；以及一源極，電性連接于該柵極；第二晶體管，包含一柵極，電性連接于該第一晶體管的該漏極；一漏極，電性連接于 該第三輸入端；以及一源極；第三晶體管，包含一柵極，電性連接于該第二晶體管的該源極；一漏極；電性連接于 該第五輸入端；以及一源極，電性連接于該輸出端；第四晶體管，包含一柵極，電性連接于該第二輸入端；一漏極，電性連接于該第一晶 體管的該漏極；以及一源極，電性連接于該第六輸入端；第五晶體管，包含一柵極，電性連接于該第四輸入端；一漏極，電性連接于該第二晶 體管的該源極；以及一源極，電性連接于該第六輸入端；第六晶體管，包含一柵極，電性連接于該第五晶體管的該柵極；一漏極，電性連接于 該輸出端；以及一源極，電性連接于該第六輸入端；第一電容，電性連接于該第二晶體管的該柵極與該輸出端；以及 第二電容，電性連接于該第三晶體管的該柵極與該輸出端。
30.一種移位寄存器，包含多個(gè)移位寄存器級(jí)，其特征在于，每一這些移位寄存器級(jí)包含第一輸入端； 第二輸入端；第三輸入端，用以接收第一時(shí)鐘脈沖信號(hào)； 第四輸入端，用以接收第二時(shí)鐘脈沖信號(hào)； 第五輸入端，用以接收第一供應(yīng)電壓； 第六輸入端，用以接收第二供應(yīng)電壓； 一輸出端，用以提供一輸出信號(hào)； 一輸入緩沖器，電性耦接于該第一輸入端；一提升驅(qū)動(dòng)電路，電性耦接于該第三輸入端、該輸入緩沖器與該輸出端； 一下拉驅(qū)動(dòng)電路，電性耦接于該第二輸入端、該第四輸入端、該第六輸入端與該提升驅(qū) 動(dòng)電路；以及一輸出緩沖器，電性耦接于該第五輸入端、該提升驅(qū)動(dòng)電路、該下拉驅(qū)動(dòng)電路與該輸出端。
31.根據(jù)權(quán)利要求30所述的移位寄存器，其特征在于，這些移位寄存器級(jí)彼此電性串 聯(lián)，致使該移位寄存器級(jí)的第一輸入端電性連接于上一該移位寄存器級(jí)的輸出端以接收該上一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移位寄存器級(jí)的第二輸入端電性連接于 次一該移位寄存器級(jí)的輸出端以接收該次一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該 移位寄存器級(jí)的該輸出端電性連接于次一該移位寄存器級(jí)的第一輸入端，以提供該輸出信 號(hào)至該次一移位寄存器級(jí)。
32.根據(jù)權(quán)利要求30所述的移位寄存器，其特征在于，該輸入緩沖器包含第一晶體管， 該第一晶體管包含一柵極，電性連接于該第一輸入端； 一漏極；以及一源極，電性連接于該柵極。
33.根據(jù)權(quán)利要求32所述的移位寄存器，其特征在于，該下拉驅(qū)動(dòng)電路包含第四晶體管，包含一柵極，電性連接于該第二輸入端；一漏極，電性連接于該第一晶 體管的該漏極；以及一源極，電性連接于該第六輸入端；以及第五晶體管，包含一柵極，電性連接于該第四輸入端；一漏極；以及一源極，電性連接 于該第六輸入端。
34.根據(jù)權(quán)利要求33所述的移位寄存器，其特征在于，該輸出緩沖器包含第三晶體管，包含一柵極；一漏極，電性連接于該第五輸入端；以及一源極，電性連接 于該輸出端；以及第六晶體管，包含一柵極，電性連接于該第五晶體管的該柵極；一漏極，電性連接于 該輸出端；以及一源極，電性連接于該第五晶體管的該源極。
35.根據(jù)權(quán)利要求34所述的移位寄存器，其特征在于，該上拉驅(qū)動(dòng)電路包含第二晶體管，包含一柵極，電性連接于該第三輸入端；一漏極，電性連接于該第三晶 體管的該柵極；以及一源極，電性連接于該第一晶體管的該漏極；第一電容，電性連接于該第二晶體管的該源極與該輸出端之間；以及 第二電容，電性連接于該第二晶體管的該漏極與該輸出端之間。
36.根據(jù)權(quán)利要求34所述的移位寄存器，其特征在于，該上拉驅(qū)動(dòng)電路包含第二晶體管，包含一柵極，電性連接于該第一晶體管的該漏極；一漏極，電性連接于 該第三輸入端；以及一源極，電性連接于該第三晶體管的該柵極；第一電容，電性連接于該第二晶體管的該柵極與該輸出端之間；以及 第二電容，電性連接于該第二晶體管的該源極與該輸出端之間。
37.一種移位寄存器，包含多個(gè)移位寄存器級(jí)，其特征在于，每一這些移位寄存器級(jí)包含第一輸入端； 第二輸入端；第三輸入端，用以接收第一時(shí)鐘脈沖信號(hào)； 第四輸入端，用以接收第二時(shí)鐘脈沖信號(hào)； 第五輸入端，用以接收第一供應(yīng)電壓； 第六輸入端，用以接收第二供應(yīng)電壓； 一輸出端，用以提供一輸出信號(hào)；第一晶體管，包含一柵極，電性連接于該第一輸入端；一漏極；以及一源極，電性連接于該柵極；一提升驅(qū)動(dòng)電路，包含第一電容與第二電容，其中，該第一電容，包含一第一端部，電 性連接于該第一晶體管的該漏極；以及一第二端部，電性連接于該輸出端；該第二電容，包 含一第一端部；以及一第二端部，電性連接于該輸出端；一下拉驅(qū)動(dòng)電路，電性耦接于該第二輸入端、該第四輸入端、該第六輸入端與該提升驅(qū) 動(dòng)電路；以及一輸出緩沖器，電性耦接于該第五輸入端、該提升驅(qū)動(dòng)電路、該下拉驅(qū)動(dòng)電路與該輸出端。
38.根據(jù)權(quán)利要求37所述的移位寄存器，其特征在于，這些移位寄存器級(jí)彼此電性串 聯(lián)，致使該移位寄存器級(jí)的第一輸入端電性連接于上一該移位寄存器級(jí)的輸出端以接收該 上一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該移位寄存器級(jí)的第二輸入端電性連接于 次一該移位寄存器級(jí)的輸出端以接收該次一移位寄存器級(jí)的輸出端所輸出的輸出信號(hào)；該 移位寄存器級(jí)的該輸出端電性連接于次一該移位寄存器級(jí)的第一輸入端，以提供該輸出信 號(hào)至該次一移位寄存器級(jí)。
39.根據(jù)權(quán)利要求37所述的移位寄存器，其特征在于，該上拉驅(qū)動(dòng)電路更包含第二晶體管，包含一柵極，電性連接于該第三輸入端；一漏極，電性連接于該第二電 容的該第一端部；以及一源極，電性連接于該第一電容的該第一端部。
40.根據(jù)權(quán)利要求37所述的移位寄存器，其特征在于，該上拉驅(qū)動(dòng)電路更包含第二晶體管，包含一柵極，電性連接于該第一電容的該第一端部；一漏極，電性連接 于該第三輸入端；以及一源極，電性連接于該第二電容的該第一端部。
41.根據(jù)權(quán)利要求37所述的移位寄存器，其特征在于，該下拉驅(qū)動(dòng)電路包含第四晶體管，包含一柵極，電性連接于該第二輸入端；一漏極，電性連接于該第一晶 體管的該漏極；以及一源極，電性連接于該第六輸入端；以及第五晶體管，包含一柵極，電性連接于該第四輸入端；一漏極，電性連接于該第二電 容的該第一端部；以及一源極，電性連接于該第六輸入端。
42.根據(jù)權(quán)利要求37所述的移位寄存器，其特征在于，該輸出緩沖器包含第三晶體管，包含一柵極，電性連接于該第二電容的該第一端部；一漏極，電性連接 于該第五輸入端；以及一源極，電性連接于該輸出端；以及第六晶體管，包含一柵極，電性連接于該第四輸入端；一漏極，電性連接于該輸出端； 以及一源極，電性連接于該第六輸入端。
全文摘要
本發(fā)明公開一種具有低功率消耗的移位寄存器，包含多個(gè)移位寄存器級(jí)，每一移位寄存器級(jí)包含第一輸入端、第二輸入端、用以接收第一時(shí)鐘脈沖信號(hào)的第三輸入端、用以接收第二時(shí)鐘脈沖信號(hào)的第四輸入端以及輸出端用以提供輸出信號(hào)。前述移位寄存器級(jí)彼此電性串聯(lián)，致使移位寄存器級(jí)的第一輸入端電性連接于上一移位寄存器級(jí)的輸出端以接收上一移位寄存器級(jí)所輸出的輸出信號(hào)；移位寄存器級(jí)的第二輸入端電性連接于次一移位寄存器級(jí)的輸出端以接收次一移位寄存器級(jí)所輸出的輸出信號(hào)；移位寄存器級(jí)的輸出端電性連接于次一移位寄存器級(jí)的第一輸入端，以提供輸出信號(hào)至次一移位寄存器級(jí)。
文檔編號(hào)G09G3/20GK101866697SQ20101018123
公開日2010年10月20日 申請(qǐng)日期2010年5月17日 優(yōu)先權(quán)日2009年11月13日
發(fā)明者蔡宗廷 申請(qǐng)人:友達(dá)光電股份有限公司