專利名稱：差分信號串行接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體電路，更具體地，涉及推挽式(push-pull type)差分信號串行 接口電路。
背景技術(shù)：
圖1示出了現(xiàn)有技術(shù)的推挽式差分信號串行接口電路。參考圖1，在一般的TFT-IXD的情況中，來自于TCON發(fā)送器的輸出驅(qū)動電流Id在 設(shè)置有時序控制器的PCB中被轉(zhuǎn)換成電壓Id*Rt( = Vdiff)。這樣轉(zhuǎn)換的電壓Vdiff被施加到由COF(覆晶薄膜，Chip OnFilm)封裝的列驅(qū)動接 收器(column driver receiver)中的電壓比較器。然后，列驅(qū)動接收器檢測電壓Vdiff的差 并恢復(fù)一個信號。在這種情況下，電壓Vdiff的傳輸路徑僅存在于PCB和COF中，并且由于路 徑的性質(zhì)而不存在高阻抗。例如，PCB的信號線圖案的阻抗最大不超過lOohm。因此，由于電壓Vdiff的較小衰減，列驅(qū)動接收器的電壓比較器能夠進(jìn)行穩(wěn)定的信 號恢復(fù)。然而，在TFT-LCD COG(玻璃覆晶基板，Chip On Glass)面板的情況中，列驅(qū)動接 收器直接結(jié)合至面板。因此，面板的信號圖案(signal pattern)被添加到現(xiàn)有電壓Vdiff的 路徑中，使面板的信號圖案具有100 300ohm的阻抗RP。從而，施加到列驅(qū)動接收器的電 壓比較器的電壓Vdiff由于具有Id*Rt的電壓降，故不能保持初始值，而是與添加到信號線圖 案的阻抗成比例地衰減，隨之引起信號的穩(wěn)定恢復(fù)的失敗，這導(dǎo)致了整個電路的可靠性變 差的問題。

發(fā)明內(nèi)容
因此，設(shè)計時考慮了上述要點，本發(fā)明致力于其中嵌入有末端電阻器Rt的差分信 號串行接口電路。本發(fā)明的一個目的是提供一種差分信號串行接口電路，用于使能TFT-IXD COF面 板處的快速信號傳輸，該面板具有顯著的信號路徑選擇(routing)電阻特性。本發(fā)明的另一目的是提供一種用于提高電路產(chǎn)量和可靠性的差分信號串行接口 電路。在下面的描述中將部分地闡述本公開的其它優(yōu)點、目的以及特性，并且根據(jù)分析 下述內(nèi)容或者可以從本發(fā)明的實施中得到教導(dǎo)，本發(fā)明的一部分對本領(lǐng)域的技術(shù)人員來說 將變得顯而易見。本發(fā)明的目的和其他優(yōu)點可以由在其所寫的說明書和權(quán)利要求以及附圖 中所具體指出的結(jié)構(gòu)來實現(xiàn)和獲得。
為了實現(xiàn)這些目的和其他優(yōu)點并且根據(jù)本發(fā)明的目的，正如本文中所實施并廣泛 描述的，差分信號串行接口電路包括接收器，所述接收器包括具有輸入端的電壓比較器， 而輸入端具有末端電阻器Rt ；面板，位于接收器的前面，該面板具有負(fù)載；以及發(fā)送器，用于 向面板的負(fù)載提供差分輸入電流。優(yōu)選地，該電路是推挽式的。優(yōu)選地，該末端電阻器Rt與電壓比較器的兩個輸入端連接。優(yōu)選地，面板是COG (玻璃覆晶基板)面板，并且面板可以包括電阻器Rmp和Rmn， 作為負(fù)載分別串聯(lián)地連接至電壓比較器的兩個輸入端；以及電容器Cmp和Cmn，分別并聯(lián)地 連接至兩個輸入端并且分別連接至接地端VSS。應(yīng)當(dāng)理解，本發(fā)明的前文的一般描述以及下文的詳細(xì)描述都是示例性的和解釋性 的，并且旨在提供對本發(fā)明的權(quán)利要求的進(jìn)一步解釋。


附圖示出了本公開的實施例，并且與說明書一起用于解釋本公開的原理，所包括 的這些附圖用于提供本公開的進(jìn)一步理解，并且結(jié)合在本申請中并構(gòu)成該申請的一部分。 在附圖中圖1示出了相關(guān)技術(shù)的推挽式差分信號串行接口電路；圖2示出了根據(jù)本發(fā)明的優(yōu)選實施例的推挽式差分信號串行接口電路。
具體實施例方式現(xiàn)在將詳細(xì)參考本發(fā)明的具體實施例，在附圖中示出了本發(fā)明的實例。在任何可 能的情況下，將在所有圖中使用的相同的參考標(biāo)號表示相同或類似的部件。在附圖中示出的并參考附圖描述的本發(fā)明的系統(tǒng)和操作是至少一個實施例的描 述，但是該描述既不限制技術(shù)方面也不限制實質(zhì)的系統(tǒng)和操作。圖2示出了根據(jù)本發(fā)明的優(yōu)選實施例的推挽式差分信號串行接口電路。參照圖2，電路包括設(shè)置有電壓比較器11的列驅(qū)動接收器10，以及連接至電壓比 較器的兩個輸入端P和N的末端電阻器RT。該電路具有嵌入在列驅(qū)動接收器10中的末端 電阻器RT。具體地，末端電阻器Rt連接兩個輸入端P和N。提供給電壓比較器11的輸入端的COG面板20包括電阻器Rmp和Rmn，作為負(fù)載 分別串聯(lián)地連接至電壓比較器11的輸入端，以及電容器Cmp和Cmn，分別并聯(lián)地連接至電壓 比較器11的輸入端以及分別連接至接地端VSS。在面板20的前面具有時序控制發(fā)送器30，用于提供作為差分輸入電流的INP和 INN。通過在列驅(qū)動接收器10中而不是在PCB中嵌入末端電阻器Rt，本發(fā)明可以降低由 于安裝COG面板20引起的阻抗而導(dǎo)致的信號衰減。晶體管MPl和麗2，或者M(jìn)P2和麗1被INP和INN (其為差分輸入電流)重復(fù)地導(dǎo) 通/截止。詳細(xì)地，晶體管MPl和MNl均具有其上施加有差分輸入電流的柵極INN，這兩個 晶體管被重復(fù)地導(dǎo)通/截止，而晶體管MP2和MN2均具有其上施加有差分輸入電流的柵極 INP，這兩個晶體管被重復(fù)地導(dǎo)通/截止。MPl和MP2都是PMOS晶體管，而麗1和麗2都是NMOS晶體管。根據(jù)晶體管的導(dǎo)通/截止，形成通過COG面板20的電阻器Rmp和Rmn的電流通路。S卩，例如，由于當(dāng)INP為高時INN為低(情形1)，故導(dǎo)通MPl和麗2，以形成通過 MPl和Rmp、MN2和Rmn、以及Rt的電流通路。又例如，由于當(dāng)INN為高時INP為低(情形2)，故導(dǎo)通MP2和麗1，以形成通過MP2 和Rmp、麗1和Rmn、以及Rt的電流通路。同時，在上述實例中形成的電流Id通過電阻Rmp、Rmn、RTR換成差分電壓VDIFF。這 樣轉(zhuǎn)換的差分電壓Vdiff施加到列驅(qū)動接收器10的電壓比較器11。在本發(fā)明的電路中，由于不是電壓而是電流Id通過COG面板20的負(fù)載Rmp、Rmn、 Cmp, Cmn,因此輸出電壓能夠在沒有衰減的情況下施加到列驅(qū)動接收器10的電壓比較器 11，從而使能了信號的正?；謴?fù)。正如所描述的，本發(fā)明的差分信號串行接口電路具有下面的優(yōu)點。在接收器中嵌入末端電阻器Rt使輸出沒有衰減，使能了信號的穩(wěn)定恢復(fù)，從而顯 著地提高了電路產(chǎn)量和可靠性。在接收器中嵌入末端電阻器Rt還使TFT-IXD COG面板中能夠進(jìn)行快速的信號傳 輸，該面板具有顯著的信號路徑選擇特性。對本領(lǐng)域的技術(shù)人員是顯而易見的是，在沒有背離本發(fā)明的精神和范圍的前提 下，在本發(fā)明中可以進(jìn)行各種修改和變化。因此，本發(fā)明的修改和變化都在所附的權(quán)利要求 及其等價物的范圍之中，本發(fā)明旨在包含這些改變和變化。
權(quán)利要求
一種差分信號串行接口電路，包括接收器，包括具有輸入端的電壓比較器，所述輸入端含有末端電阻器RT；面板，位于所述接收器前，所述面板具有負(fù)載；以及發(fā)送器，用于向所述面板的負(fù)載提供差分輸入電流。
2.根據(jù)權(quán)利要求1所述的電路，所述電路是推挽式的。
3.根據(jù)權(quán)利要求1所述的電路，其中，所述末端電阻器RT與所述電壓比較器的兩個輸 入端連接。
4.根據(jù)權(quán)利要求1所述的電路，其中，所述面板是COG(玻璃覆晶基板)面板。
5.根據(jù)權(quán)利要求1所述的電路，其中，所述面板包括電阻器Rmp和Rmn，作為負(fù)載分別 串聯(lián)連接至所述電壓比較器的兩個輸入端。
6.根據(jù)權(quán)利要求1所述的電路，其中，所述面板包括電容器Cmp和Cmn，分別并聯(lián)連接 至兩個輸入端，并且分別連接至接地端VSS。
7.根據(jù)權(quán)利要求1所述的電路，其中，所述接收器是列驅(qū)動接收器。
8.根據(jù)權(quán)利要求1所述的電路，其中，所述發(fā)送器是時序控制發(fā)送器。
9.根據(jù)權(quán)利要求1所述的電路，其中，提供給所述發(fā)送器的差分輸入電流由所述面板 的負(fù)載以及所述末端電阻器RT轉(zhuǎn)換為差分電壓，而所轉(zhuǎn)換的差分電壓被施加到所述電壓 比較器。
10.根據(jù)權(quán)利要求1所述的電路，其中，所述電壓比較器包括接收器；面板，連接至所述接收器的輸入端，所述面板具有負(fù)載；以及發(fā)送器，用于向所述面板的負(fù)載提供差分輸入電流，其中，所述電路進(jìn)一步包括嵌入在所述接收器中的末端電阻器RT，并且所述末端電阻 器RT被提供至連接所述接收器的兩個輸入端的路徑中。
全文摘要
本發(fā)明涉及半導(dǎo)體電路，更具體地，涉及推挽式差分信號串行接口電路。該差分信號串行接口電路包括接收器，該接收器包括具有輸入端的電壓比較器，該輸入端含有末端電阻器RT；面板，位于接收器前，該面板具有負(fù)載；以及發(fā)送器，用于向面板的負(fù)載提供差分輸入電流。
文檔編號G09G3/20GK101882427SQ20091021554
公開日2010年11月10日 申請日期2009年12月28日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者尹永彬, 樸旭熙 申請人:東部高科股份有限公司