通用從機(jī)同步串行接口電路的制作方法
【專利摘要】本發(fā)明提供一種通用從機(jī)同步串行接口電路，包括起始與終止檢測(cè)模塊，用于檢測(cè)SPI總線協(xié)議有效位、IIC總線協(xié)議起始條件和終止條件并輸出；控制模塊，用于根據(jù)起始與終止檢測(cè)模塊的輸出信號(hào)確定所述串行接口電路的總線數(shù)據(jù)傳輸方式，對(duì)并串和串并轉(zhuǎn)換模塊進(jìn)行控制；并串和串并轉(zhuǎn)換模塊，受控于控制模塊，用于將從機(jī)內(nèi)部的多個(gè)寄存器數(shù)據(jù)串行輸出和外部串行數(shù)據(jù)轉(zhuǎn)化為從機(jī)內(nèi)部寄存器數(shù)據(jù)；地址指針寄存器，用于尋址從機(jī)內(nèi)部的多個(gè)寄存器。本發(fā)明實(shí)現(xiàn)了支持兼容IIC協(xié)議和SPI協(xié)議總線數(shù)據(jù)傳輸?shù)耐ㄓ脧臋C(jī)同步串行接口電路，可以滿足不同場(chǎng)合的應(yīng)用需求。
【專利說明】通用從機(jī)同步串行接口電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種串行通信技術(shù)，具體涉及一種通用從機(jī)同步串行接口電路。
【背景技術(shù)】
[0002]目前 SPI (Serial Peripheral Interface)和 IIC(Inter-1ntegrated Circuit)總線接口電路已被廣泛地應(yīng)用于微處理器、傳感器、EEPR0M、Flash存儲(chǔ)器等各個(gè)領(lǐng)域。SPI協(xié)議和IIC協(xié)議是同步串行總線協(xié)議，可以將并行數(shù)據(jù)串行輸出和接收串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。系統(tǒng)中的主機(jī)和從機(jī)利用SPI總線或IIC總線進(jìn)行數(shù)據(jù)傳輸，總線接口電路的性能直接影響總線的數(shù)據(jù)傳輸質(zhì)量。
[0003]在數(shù)據(jù)傳輸速度方面，SPI總線可達(dá)5Mbit/s，而IIC總線最高只能達(dá)到3.4Mbit/s ;在數(shù)據(jù)傳輸準(zhǔn)確率方面，IIC總線由于每傳輸一個(gè)字節(jié)數(shù)據(jù)都需要應(yīng)答，準(zhǔn)確率要高于SPI總線；在系統(tǒng)應(yīng)用方面，IIC總線可以組成多主機(jī)、多從機(jī)的系統(tǒng)，而SPI總線只能組成一主機(jī)、多從機(jī)的系統(tǒng)。
[0004]目前研制的從機(jī)同步串行接口電路大多不具有同時(shí)兼容IIC總線和SPI總線數(shù)據(jù)傳輸?shù)墓δ?。有些從機(jī)既有Iic總線接口電路，又有SPI總線接口電路，但兩種接口電路浪費(fèi)了內(nèi)部邏輯資源和占用較多的接口。
[0005]因此一種兼容IIC和SPI總線協(xié)議的通用從機(jī)同步串行接口電路設(shè)計(jì)是十分有必要的。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于克服現(xiàn)有技術(shù)中存在的不足，提供一種支持兼容Iic協(xié)議和SPI協(xié)議總線數(shù)據(jù)傳輸?shù)耐ㄓ脧臋C(jī)同步串行接口電路。本發(fā)明采用的技術(shù)方案是:
[0007]一種通用從機(jī)同步串行接口電路，包括:
[0008]起始與終止檢測(cè)模塊，用于檢測(cè)SPI總線協(xié)議有效位、IIC總線協(xié)議起始條件和終止條件并輸出；
[0009]控制模塊，用于根據(jù)起始與終止檢測(cè)模塊的輸出信號(hào)確定所述串行接口電路的總線數(shù)據(jù)傳輸方式，對(duì)并串和串并轉(zhuǎn)換模塊進(jìn)行控制；所述總線數(shù)據(jù)傳輸方式包括SPI總線數(shù)據(jù)傳輸和IIC總線數(shù)據(jù)傳輸；
[0010]并串和串并轉(zhuǎn)換模塊，受控于控制模塊，用于將從機(jī)內(nèi)部的多個(gè)寄存器數(shù)據(jù)串行輸出和外部串行數(shù)據(jù)轉(zhuǎn)化為從機(jī)內(nèi)部寄存器數(shù)據(jù)；
[0011]地址指針寄存器，用于尋址從機(jī)內(nèi)部的多個(gè)寄存器；
[0012]當(dāng)所述串行接口電路在用于SPI總線數(shù)據(jù)傳輸時(shí)，從機(jī)根據(jù)SPI總線協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸；
[0013]當(dāng)所述串行接口電路在用于IIC總線數(shù)據(jù)傳輸時(shí)，從機(jī)根據(jù)IIC總線協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸。
[0014]進(jìn)一步地，所述串行接口電路還包括片選信號(hào)端口 CS_n、串行時(shí)鐘端口 SCK、串行數(shù)據(jù)端口 SO1、從機(jī)地址選擇端口 ；
[0015]當(dāng)所述片選信號(hào)端口CS_n的片選信號(hào)有效時(shí)，起始與終止檢測(cè)模塊向控制模塊發(fā)送SPI總線協(xié)議有效位，所述串行接口電路用于SPI總數(shù)據(jù)線傳輸；
[0016]當(dāng)所述片選信號(hào)端口CS_n的片選信號(hào)無效時(shí)，起始與終止檢測(cè)模塊檢測(cè)串行時(shí)鐘端口 SCK和串行數(shù)據(jù)端口 SOI的數(shù)據(jù)，若檢測(cè)到IIC總線協(xié)議起始條件，則所述串行接口電路用于IIC總線數(shù)據(jù)傳輸；進(jìn)而當(dāng)檢測(cè)到IIC總線協(xié)議終止條件時(shí)，IIC總線數(shù)據(jù)傳輸停止;
[0017]所述從機(jī)地址選擇端口用于在IIC總線數(shù)據(jù)傳輸時(shí)，確定IIC總線上各從機(jī)的唯一從機(jī)地址。
[0018]進(jìn)一步地，所述從機(jī)地址選擇端口為三位，分別是從機(jī)地址選擇端口 A2、A1和A0。
[0019]進(jìn)一步地，所述片選信號(hào)為低電平有效，高電平無效。
[0020]進(jìn)一步地，所述IIC總線協(xié)議起始條件為:SCK信號(hào)為高電平時(shí)，SOI信號(hào)從高電平向低電平切換；所述IIC總線協(xié)議終止條件為:SCK信號(hào)為高電平時(shí)，SOI信號(hào)從低電平向高電平切換。
[0021]進(jìn)一步地，當(dāng)所述串行接口電路在用于SPI總線數(shù)據(jù)傳輸時(shí)，根據(jù)接收到的讀寫指令中包含的寄存器地址信息并結(jié)合地址指針寄存器對(duì)從機(jī)內(nèi)的多個(gè)寄存器進(jìn)行尋址，具體為:控制模塊將接收到的讀寫指令中包含的寄存器地址信息存入地址指針寄存器，然后依此存入地址指針寄存器的寄存器地址信息對(duì)從機(jī)內(nèi)的多個(gè)寄存器進(jìn)行尋址。
[0022]進(jìn)一步地，當(dāng)所述串行接口電路在用于IIC總線數(shù)據(jù)傳輸時(shí)，根據(jù)接收到的地址指針并結(jié)合地址指針寄存器對(duì)從機(jī)內(nèi)的多個(gè)寄存器進(jìn)行尋址，具體為:控制模塊將接收到的地址指針存入地址指針寄存器，然后依此存入地址指針寄存器的地址指針對(duì)從機(jī)內(nèi)的多個(gè)寄存器進(jìn)行尋址。
[0023]本發(fā)明設(shè)計(jì)了一種兼容IIC和SPI總線協(xié)議的通用從機(jī)同步串行接口電路，節(jié)約了接口電路的內(nèi)部邏輯資源，還可以減少從機(jī)接口電路的接口數(shù)，能促進(jìn)整個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)。
【專利附圖】

【附圖說明】
[0024]圖1為通用從機(jī)同步串彳丁接口電路不意圖。
[0025]圖2為通用從機(jī)同步串行接口電路結(jié)構(gòu)框圖。
[0026]圖3為通用從機(jī)同步串行接口電路控制模塊的狀態(tài)機(jī)。
[0027]圖4為該接口電路用于SPI總線數(shù)據(jù)傳輸?shù)臅r(shí)序。
[0028]圖5為該接口電路用于IIC總線數(shù)據(jù)傳輸?shù)淖x時(shí)序。
[0029]圖6為該接口電路用于IIC總線數(shù)據(jù)傳輸?shù)膶憰r(shí)序。
【具體實(shí)施方式】
[0030]下面結(jié)合具體附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。
[0031]一種通用從機(jī)同步串行接口電路，包括:起始與終止檢測(cè)模塊114，用于檢測(cè)SPI總線協(xié)議有效位、Iic總線協(xié)議起始條件106和終止條件110并輸出；控制模塊115，用于根據(jù)起始與終止檢測(cè)模塊114的輸出信號(hào)確定所述串行接口電路的總線數(shù)據(jù)傳輸方式，對(duì)并串和串并轉(zhuǎn)換模塊116進(jìn)行控制，所述總線數(shù)據(jù)傳輸方式包括SPI總線數(shù)據(jù)傳輸和IIC總線數(shù)據(jù)傳輸；并串和串并轉(zhuǎn)換模塊116，受控于控制模塊115，用于將從機(jī)內(nèi)部的多個(gè)寄存器數(shù)據(jù)串行輸出和外部串行數(shù)據(jù)轉(zhuǎn)化為從機(jī)內(nèi)部寄存器數(shù)據(jù)；地址指針寄存器117，用于尋址從機(jī)內(nèi)部的多個(gè)寄存器。
[0032]當(dāng)所述串行接口電路在用于SPI總線數(shù)據(jù)傳輸時(shí)，從機(jī)根據(jù)SPI總線協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸；
[0033]當(dāng)所述串行接口電路在用于IIC總線數(shù)據(jù)傳輸時(shí)，從機(jī)根據(jù)IIC總線協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸。
[0034]具體地，本發(fā)明所提出的從機(jī)接口電路如圖1所示，包括以下接口:片選信號(hào)端口CS_n、串行時(shí)鐘端口 SCK、串行數(shù)據(jù)端口 SO1、從機(jī)地址選擇端口 A2、A1、A0。其中，片選信號(hào)端CS_n的片選信號(hào)決定是否進(jìn)行SPI總線傳數(shù)據(jù)輸，低電平有效；從機(jī)地址選擇端口 A2、Al、AO用于在IIC總線數(shù)據(jù)傳輸時(shí)，確定IIC總線上各從機(jī)的唯一從機(jī)地址。串行時(shí)鐘端口 SCK、串行數(shù)據(jù)端口 SOI為IIC總線或SPI總線的串行時(shí)鐘端和串行數(shù)據(jù)端。
[0035]本發(fā)明的電路結(jié)構(gòu)框圖如圖2所示，起始和終止檢測(cè)模塊114在片選信號(hào)端口 CS_η為低電平時(shí)向控制模塊115發(fā)送SPI總線協(xié)議有效位，所述串行接口電路用于SPI總數(shù)據(jù)線傳輸；否則在片選信號(hào)端口 CS_nS高電平時(shí)利用串行時(shí)鐘端口 SCK、串行數(shù)據(jù)端口 SOI的數(shù)據(jù)是否符合圖5和圖6中IIC總線協(xié)議的起始條件106和停止條件110來判斷IIC總線數(shù)據(jù)傳輸是否有效，也就是說起始與終止檢測(cè)模塊114檢測(cè)串行時(shí)鐘端口 SCK和串行數(shù)據(jù)端口 SOI的數(shù)據(jù)，若檢測(cè)到IIC總線協(xié)議起始條件106，則所述串行接口電路用于IIC總線數(shù)據(jù)傳輸；進(jìn)而當(dāng)檢測(cè)到IIC總線協(xié)議終止條件110時(shí)，IIC總線數(shù)據(jù)傳輸停止?？刂颇K115根據(jù)起始和終止檢測(cè)模塊114發(fā)送的IIC總線協(xié)議起始條件106和終止條件110或者SPI總線協(xié)議有效位控制并串和串并轉(zhuǎn)換模塊116。另外在IIC總線數(shù)據(jù)傳輸時(shí)控制模塊115還要接收和發(fā)送應(yīng)答位109。主機(jī)利用地址指針寄存器117對(duì)從機(jī)內(nèi)部寄存器進(jìn)行尋址，對(duì)從機(jī)內(nèi)部多個(gè)寄存器進(jìn)行讀寫操作。本實(shí)施例中，從機(jī)中寄存器1、寄存器2、寄存器4、寄存器5為只讀寄存器，寄存器3的低字節(jié)為只讀、高字節(jié)為可讀寫。本例中從機(jī)內(nèi)部寄存器數(shù)據(jù)為16比特。
[0036]上述IIC總線協(xié)議起始條件106為:SCK信號(hào)為高電平時(shí)，SOI信號(hào)從高電平向低電平切換；上述IIC總線協(xié)議終止條件110為:SCK信號(hào)為高電平時(shí)，SOI信號(hào)從低電平向高電平切換。
[0037]其中，IIC總線要求每傳輸8比特?cái)?shù)據(jù)，接收數(shù)據(jù)方需要向發(fā)送數(shù)據(jù)方發(fā)送應(yīng)答位109。SPI總線不需要接收或發(fā)送應(yīng)答位109，每次接收和發(fā)送16比特的數(shù)據(jù)。因此，為了滿足IIC總線協(xié)議和SPI總線協(xié)議的需要，在根據(jù)IIC總線協(xié)議進(jìn)行數(shù)據(jù)傳輸時(shí)，并串和串并轉(zhuǎn)換模塊116利用的是8比特的寄存器(在對(duì)16比特寄存器操作時(shí)，可先進(jìn)行高八位的操作，再進(jìn)行低八位的操作)，而在根據(jù)SPI總線協(xié)議進(jìn)行數(shù)據(jù)傳輸時(shí)，并串和串并轉(zhuǎn)換模塊116利用的是16比特的寄存器。
[0038]圖3所示的為控制模塊115的狀態(tài)機(jī)。該狀態(tài)機(jī)初始為空閑態(tài)119，當(dāng)從機(jī)接收到SPI總線有效位即片選信號(hào)端口 CS_n為邏輯O時(shí)，從機(jī)進(jìn)入讀數(shù)據(jù)狀態(tài)124，接下來從機(jī)進(jìn)入接收讀寫指令狀態(tài)125，若為讀指令，則再進(jìn)入讀數(shù)據(jù)狀態(tài)124 ;若為寫指令，則進(jìn)入寫數(shù)據(jù)狀態(tài)126。[0039]而在狀態(tài)機(jī)開始處于空閑態(tài)119時(shí)，若從機(jī)檢測(cè)(起始與終止檢測(cè)模塊114在進(jìn)行檢測(cè)，下同)到Iic總線協(xié)議起始條件106且片選信號(hào)CS_n為邏輯1，控制模塊115進(jìn)入到從機(jī)地址和讀寫位接收應(yīng)答狀態(tài)120，然后從機(jī)若檢測(cè)到IIC總線協(xié)議終止條件110，則進(jìn)入空閑態(tài)119，否則如果為IIC總線讀標(biāo)志，系統(tǒng)進(jìn)入數(shù)據(jù)發(fā)送狀態(tài)121，緊接著若從機(jī)檢測(cè)到IIC總線協(xié)議終止條件110，進(jìn)入初始空閑態(tài)119 ;如果為IIC寫標(biāo)志，從機(jī)進(jìn)入地址接收應(yīng)答狀態(tài)122，進(jìn)而若從機(jī)檢測(cè)到IIC總線協(xié)議終止條件110，從機(jī)返回空閑態(tài)119 ;否則從機(jī)進(jìn)入數(shù)據(jù)接收應(yīng)答狀態(tài)123，緊接著從機(jī)接收IIC總線協(xié)議終止條件110，返回到空閑態(tài)119。
[0040]通用從機(jī)同步串行接口電路用于SPI總線數(shù)據(jù)傳輸時(shí)的時(shí)序如圖4所示。在片選信號(hào)CS_n有效時(shí)，首先從機(jī)向主機(jī)發(fā)送16比特的讀數(shù)據(jù)(即地址指針寄存器117所對(duì)應(yīng)的默認(rèn)寄存器數(shù)據(jù)，也就是一個(gè)上電初始默認(rèn)數(shù)據(jù))，緊接著接收主機(jī)發(fā)送的16比特讀寫指令，根據(jù)讀、寫指令的不同，接下來16個(gè)時(shí)鐘周期從機(jī)向主機(jī)發(fā)送16比特讀數(shù)據(jù)或接收主機(jī)16比特寫數(shù)據(jù)。通用從機(jī)同步串行接口電路用于SPI總線數(shù)據(jù)傳輸時(shí)，讀寫指令與寄存器的對(duì)應(yīng)關(guān)系如表1所示。如果為讀指令，在本例中讀指令中的6、5、4位代表了寄存器地址信息，控制模塊115將接收到的16位讀指令的6、5、4位存入地址指針寄存器117，接著從機(jī)從讀指令中寄存器地址信息所對(duì)應(yīng)的寄存器讀取數(shù)據(jù)并向主機(jī)發(fā)送；如果為寫指令，控制模塊115將接收到的16位寫指令的中間八位數(shù)據(jù)存入寄存器3的高八位中。此例中只有寄存器3為可寫，因此寫操作時(shí)無需按照寄存器地址信息尋址，在其它可能的情況下，當(dāng)有多個(gè)寄存器為可寫時(shí)，則寫操作的寄存器尋址方式可參照讀操作的尋址方式。
[0041]表1
[0042]
【權(quán)利要求】
1.一種通用從機(jī)同步串行接口電路，其特征在于，包括: 起始與終止檢測(cè)模塊(114)，用于檢測(cè)SPI總線協(xié)議有效位、IIC總線協(xié)議起始條件(106)和終止條件(110)并輸出； 控制模塊(115)，用于根據(jù)起始與終止檢測(cè)模塊(114)的輸出信號(hào)確定所述串行接口電路的總線數(shù)據(jù)傳輸方式，對(duì)并串和串并轉(zhuǎn)換模塊(116)進(jìn)行控制；所述總線數(shù)據(jù)傳輸方式包括SPI總線數(shù)據(jù)傳輸和IIC總線數(shù)據(jù)傳輸； 并串和串并轉(zhuǎn)換模塊(116)，受控于控制模塊(115)，用于將從機(jī)內(nèi)部的多個(gè)寄存器數(shù)據(jù)串行輸出和外部串行數(shù)據(jù)轉(zhuǎn)化為從機(jī)內(nèi)部寄存器數(shù)據(jù)； 地址指針寄存器(117)，用于尋址從機(jī)內(nèi)部的多個(gè)寄存器； 當(dāng)所述串行接口電路在用于SPI總線數(shù)據(jù)傳輸時(shí)，從機(jī)根據(jù)SPI總線協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸； 當(dāng)所述串行接口電路在用于IIC總線數(shù)據(jù)傳輸時(shí)，從機(jī)根據(jù)IIC總線協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸。
2.如權(quán)利要求1所述的通用從機(jī)同步串行接口電路，其特征在于:所述串行接口電路還包括片選信號(hào)端口 CS_n、串行時(shí)鐘端口 SCK、串行數(shù)據(jù)端口 SO1、從機(jī)地址選擇端口 ； 當(dāng)所述片選信號(hào)端口 CS_n的片選信號(hào)有效時(shí)，起始與終止檢測(cè)模塊(114)向控制模塊(115)發(fā)送SPI總線協(xié)議有效位，所述串行接口電路用于SPI總數(shù)據(jù)線傳輸； 當(dāng)所述片選信號(hào)端口 CS_n的片選信號(hào)無效時(shí)，起始與終止檢測(cè)模塊(114)檢測(cè)串行時(shí)鐘端口 SCK和串行數(shù)據(jù)端口 SOI的數(shù)據(jù)，若檢測(cè)到IIC總線協(xié)議起始條件(106)，則所述串行接口電路用于IIC總線數(shù)據(jù)傳輸；進(jìn)而當(dāng)檢測(cè)到IIC總線協(xié)議終止條件(110)時(shí)，IIC總線數(shù)據(jù)傳輸停止； 所述從機(jī)地址選擇端口用于在IIC總線數(shù)據(jù)傳輸時(shí)，確定IIC總線上各從機(jī)的唯一從機(jī)地址。
3.如權(quán)利要求2所述的通用從機(jī)同步串行接口電路，其特征在于:所述從機(jī)地址選擇端口為三位，分別是從機(jī)地址選擇端口 A2、Al和AO。
4.如權(quán)利要求2所述的通用從機(jī)同步串行接口電路，其特征在于:所述片選信號(hào)為低電平有效，高電平無效。
5.如權(quán)利要求2所述的通用從機(jī)同步串行接口電路，其特征在于:所述IIC總線協(xié)議起始條件(106)為:SCK信號(hào)為高電平時(shí)，SOI信號(hào)從高電平向低電平切換；所述IIC總線協(xié)議終止條件(110)為:SCK信號(hào)為高電平時(shí)，SOI信號(hào)從低電平向高電平切換。
6.如權(quán)利要求1或2所述的通用從機(jī)同步串行接口電路，其特征在于: 當(dāng)所述串行接口電路在用于SPI總線數(shù)據(jù)傳輸時(shí)，根據(jù)接收到的讀寫指令中包含的寄存器地址信息并結(jié)合地址指針寄存器(117)對(duì)從機(jī)內(nèi)的多個(gè)寄存器進(jìn)行尋址，具體為:控制模塊(115)將接收到的讀寫指令中包含的寄存器地址信息存入地址指針寄存器(117)，然后依此存入地址指針寄存器(117)的寄存器地址信息對(duì)從機(jī)內(nèi)的多個(gè)寄存器進(jìn)行尋址。
7.如權(quán)利要求1或2所述的通用從機(jī)同步串行接口電路，其特征在于: 當(dāng)所述串行接口電路在用于IIC總線數(shù)據(jù)傳輸時(shí)，根據(jù)接收到的地址指針并結(jié)合地址指針寄存器(117)對(duì)從機(jī)內(nèi)的多個(gè)寄存器進(jìn)行尋址，具體為:控制模塊(115)將接收到的地址指針存入地址指針寄存器(117)，然后依此存入地址指針寄存器(117)的地址指針對(duì)從機(jī)內(nèi)的多個(gè)寄存 器進(jìn)行尋址。
【文檔編號(hào)】G06F13/40GK103488600SQ201310465134
【公開日】2014年1月1日 申請(qǐng)日期:2013年10月8日 優(yōu)先權(quán)日:2013年10月8日
【發(fā)明者】徐中龍, 李佳, 王瑋冰 申請(qǐng)人:江蘇物聯(lián)網(wǎng)研究發(fā)展中心