專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有電源電路的顯示裝置。
技術(shù)背景現(xiàn)有技術(shù)中，在以低溫多晶硅TFT(Thin Film Transistor;薄膜晶體 管)制造方法制造的有源矩陣型液晶裝置中，為了降低驅(qū)動(dòng)信號(hào)IC的成 本，而在液晶面板的玻璃襯底上形成有電源電路，產(chǎn)生用來控制像素 TFT的導(dǎo)通/關(guān)斷的正電源電位、負(fù)電源電位。作為用以驅(qū)動(dòng)電源電 路的驅(qū)動(dòng)頻率，使用屬于水平驅(qū)動(dòng)電路、垂直驅(qū)動(dòng)電路的驅(qū)動(dòng)頻率的 水平轉(zhuǎn)送頻率或垂直轉(zhuǎn)送頻率，或者自驅(qū)動(dòng)IC提供專用的頻率。此種 有源矩陣型液晶顯示裝置記載于專利文件1。在液晶面板的玻璃襯底上形成電源電路時(shí)，在其外緣內(nèi)空著的空 間內(nèi)配置電源電路。此外，在玻璃襯底上設(shè)置端子部，用采施加用于 電源電路的驅(qū)動(dòng)頻率、電源電位，經(jīng)由配線自該端子部提供驅(qū)動(dòng)頻率 等至電源電路。專利文件1:日本特開2004-146082號(hào)公報(bào)發(fā)明內(nèi)容(發(fā)明所欲解決的課題)然而，當(dāng)電源電路配置于遠(yuǎn)離端子部的位置時(shí)，配線負(fù)載(電源配 線、驅(qū)動(dòng)頻率配線所具有的電阻性與電容性的負(fù)載)變大，電源電路的 效率降低，而產(chǎn)生消耗電力增加、顯示不良等的問題。(解決課題的手段)本發(fā)明的液晶顯示裝置具備像素部，具有多個(gè)像素晶體管配置 成矩陣狀；驅(qū)動(dòng)電路，用以驅(qū)動(dòng)前述像素晶體管；正電源產(chǎn)生電路， 產(chǎn)生用以使前述驅(qū)動(dòng)電路動(dòng)作的正電源電位；負(fù)電源產(chǎn)生電路，產(chǎn)生 用以使前述驅(qū)動(dòng)電路動(dòng)作的負(fù)電源電位；端子部，用來自外部施加驅(qū)動(dòng)頻率及電源電位，用以驅(qū)動(dòng)前述正電源產(chǎn)生電路與前述負(fù)電源產(chǎn)生 電路；以及配線，設(shè)置于前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路 與前述端子部之間，用以提供前述驅(qū)動(dòng)頻率及前述電源電位；前述正 電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路配置成比前述像素部及前述驅(qū)動(dòng) 電路更接近前述端子部，并且配置成距離前述端子部為實(shí)質(zhì)相同的距依據(jù)上述構(gòu)成，由于前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路 接近端子部配置，并且配置為距離前述端子部為實(shí)質(zhì)相同的距離，因 此，能夠減低配線負(fù)載而防止這些配線的效率的降低，并且能夠防止 因配線負(fù)載的不平衡造成正電源產(chǎn)生電路與負(fù)電源產(chǎn)生電路中任一者 的電路效率降低。此外，本發(fā)明的顯示裝置具備像素部，具有多個(gè)像素晶體管配 置成矩陣狀；正電源產(chǎn)生電路，產(chǎn)生用以控制前述像素晶體管的開關(guān) (switching)的正電源電位；負(fù)電源產(chǎn)生電路，產(chǎn)生用以控制前述像素晶 體管的開關(guān)的負(fù)電源電位；端子部，用來自外部施加驅(qū)動(dòng)頻率及電源 電位，用以驅(qū)動(dòng)前述正電源產(chǎn)生電路與前述負(fù)電源產(chǎn)生電路；以及配 線，設(shè)置于前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路與前述端子部 之間，用以提供前述驅(qū)動(dòng)頻率及前述電源電位；前述正電源產(chǎn)生電路 及前述負(fù)電源產(chǎn)生電路配置成距離前述端子部為實(shí)質(zhì)相同的距離。依據(jù)上述構(gòu)成，由于前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路 配置成距離端子部為實(shí)質(zhì)相同的距離，因此，能夠防止因配線負(fù)載的 不平衡造成正電源產(chǎn)生電路與負(fù)電源產(chǎn)生電路中任一者的電路效率降 低。此外，本發(fā)明的顯示裝置具備像素部，具有多個(gè)像素晶體管配 置成矩陣狀；正電源產(chǎn)生電路，產(chǎn)生用以控制前述像素晶體管的開關(guān) 的正電源電位；負(fù)電源產(chǎn)生電路，產(chǎn)生用以控制前述像素晶體管的開 關(guān)的負(fù)電源電位；端子部，用來自外部施加驅(qū)動(dòng)頻率及電源電位，用 以驅(qū)動(dòng)前述正電源產(chǎn)生電路與前述負(fù)電源產(chǎn)生電路；以及配線，設(shè)置 于前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路與前述端子部之間，用 以提供前述驅(qū)動(dòng)頻率及前述電源電位；前述負(fù)電源產(chǎn)生電路配置成比 前述正電源產(chǎn)生電路更接近前述端子部。上述構(gòu)成是由于布局(layout)上的限制，而將因配線負(fù)載所造成的 負(fù)電源電位上升的余量小的負(fù)電源產(chǎn)生電路接近端子部予以配置，由 此，能夠防止負(fù)電源產(chǎn)生電路的電路效率的降低所造成的像素晶體管 的漏電。(發(fā)明的效果)依據(jù)本發(fā)明的顯示裝置，能夠防止電源電路的效率的降低，進(jìn)而 防止消耗電力增加、顯示裝置的誤動(dòng)作等。


圖1是顯示本發(fā)明的第一實(shí)施方式的液晶顯示裝置的布局圖。 圖2是水平驅(qū)動(dòng)電路的電路圖。圖3是顯示本發(fā)明的實(shí)施方式的液晶顯示裝置的動(dòng)作的波形圖。圖4是正電源產(chǎn)生電路的電路圖。圖5是顯示正電源產(chǎn)生電路的動(dòng)作的波形圖。圖6是負(fù)電源產(chǎn)生電路的電路圖。圖7是顯示負(fù)電源產(chǎn)生電路的動(dòng)作的波形圖。圖8是顯示本發(fā)明的第二實(shí)施方式的液晶顯示裝置的布局圖。圖9是顯示本發(fā)明的第三實(shí)施方式的液晶顯示裝置的布局圖。符號(hào)說明正電源產(chǎn)生電路用頻率產(chǎn)生電路 負(fù)電源產(chǎn)生電路用頻率產(chǎn)生電路10 20 100 110 121 131133、 135 140Cl、 C2DLGTTFT液晶面板水平驅(qū)動(dòng)電路像素電極正電源產(chǎn)生電路電源配線端子部快速電容器曰曰105120122132134、200C3GL垂直驅(qū)動(dòng)電路 共通電極 負(fù)電源產(chǎn)生電路 136驅(qū)動(dòng)頻率線對(duì)向玻璃襯底 平滑電容器 柵極線 液晶MN1、 MN2、 MNll、 MN12 N通道型的電荷轉(zhuǎn)送晶體管6MP1、 MP2、 MPll、 MP12 P通道型的電荷轉(zhuǎn)送晶體管 P]至P7、 Pll至P17 外部連接端子具體實(shí)施方式
針對(duì)本發(fā)明的實(shí)施方式， 一邊參照?qǐng)D示一邊進(jìn)行說明。 第一實(shí)施方式圖1是依據(jù)第一實(shí)施方式的液晶顯示裝置的布局圖(平面圖)。在 TFT玻璃襯底100上形成有像素部105、水平驅(qū)動(dòng)電路110、及垂直驅(qū) 動(dòng)電路120，且在像素部105具有多個(gè)像素(在圖1中僅顯示四個(gè)像素) 配置成矩陣狀。水平驅(qū)動(dòng)電路]10如圖2所示，具備移位緩存器SR，是由多個(gè) 正反器FF所組成，該多個(gè)正反器FF根據(jù)水平轉(zhuǎn)送頻率CKH及其反相 頻率4CKH，依序轉(zhuǎn)送水平啟動(dòng)信號(hào)STH;以及多個(gè)水平開關(guān)HSW， 根據(jù)各正反器FF的輸出而導(dǎo)通。各水平開關(guān)HSW以TFT構(gòu)成，在其 柵極施加各正反器FF的輸出，在其源極施加影像信號(hào)Vsig，在其漏極 連接有數(shù)據(jù)線DL。 g卩，各水平開關(guān)HSW根據(jù)所對(duì)應(yīng)的正反器FF的 輸出依序?qū)?，而?duì)影像信號(hào)Vsig進(jìn)行取樣，并予以輸出至數(shù)據(jù)線DL。垂直驅(qū)動(dòng)電路120為根據(jù)垂直轉(zhuǎn)送頻率CKV，依序轉(zhuǎn)送垂直啟動(dòng) 信號(hào)STV的移位緩存器，且因應(yīng)其輸出將柵極信號(hào)提供至各柵極線 GL。各像素的像素晶體管GT由TFT構(gòu)成，其漏極連接對(duì)應(yīng)的數(shù)據(jù)線 DL，其柵極連接對(duì)應(yīng)的柵極線GL且由前述柵極信號(hào)控制導(dǎo)通/關(guān)斷。 像素晶體管GT的源極連接像素電極121。此外， 一般而言，在像素電 極121設(shè)有用以保持其電位的保持電容(未圖示)。對(duì)向玻璃襯底200相對(duì)向于TFT玻璃襯底100而設(shè)置，在該對(duì)向 玻璃襯底200上形成有與像素電極121相對(duì)向的共通電極122。在TFT 玻璃襯底100與對(duì)向玻璃襯底200之間封入有液晶LC。為了進(jìn)行線反轉(zhuǎn)驅(qū)動(dòng)，從設(shè)于液晶面板的外部或液晶面板的TFT 玻璃襯底IOO上的驅(qū)動(dòng)IC將依每一水平期間反復(fù)H電位與L電位的共 通電極信號(hào)VCOM施加于共通電極122。當(dāng)像素晶體管GT為N通道型時(shí)，當(dāng)柵極信號(hào)變?yōu)镠電位時(shí)，像素晶體管GT會(huì)導(dǎo)通。據(jù)此，影像信號(hào)Vsig會(huì)經(jīng)由像素晶體管GT而 自數(shù)據(jù)線DL施加至像素電極121 ，并通過控制液晶LC的配向而進(jìn)行 顯示。如上所述，由于共通電極信號(hào)VCOM反復(fù)H電位與L電位，因此 通過隔著液晶LC的電容耦合，像素電極121的電位會(huì)變動(dòng)。于是，為 了使像素晶體管GT導(dǎo)通，柵極信號(hào)的H電位設(shè)定為升壓過的正電源 電位，為了使像素晶體管GT關(guān)斷，柵極信號(hào)的L電位設(shè)定為負(fù)電源 電位。為了產(chǎn)生上述的柵極信號(hào)，在TFT玻璃襯底100上形成有產(chǎn)生 正電源電位的正電源產(chǎn)生電路131與產(chǎn)生負(fù)電源電位的負(fù)電源產(chǎn)生電 路132。正電源產(chǎn)生電路131將輸入電源電位VDD進(jìn)行2倍升壓而產(chǎn)生輸 出電位VPP-2VDD，負(fù)電源產(chǎn)生電路132將輸入電源電位VDD進(jìn)行-1 倍轉(zhuǎn)換而產(chǎn)生輸出電位VBB= -VDD。(但是，這是假設(shè)電路效率為100% 時(shí)的情況)。本發(fā)明為了降低正電源產(chǎn)生電路131、負(fù)電源產(chǎn)生電路132 的配線負(fù)載(電源配線、驅(qū)動(dòng)頻率配線所具有的電阻性與電容性的負(fù)載) 以抑制電路效率的降低，而將正電源產(chǎn)生電路131及負(fù)電源產(chǎn)生電路 132配置接近于將驅(qū)動(dòng)頻率、輸入電源電位自外部施加的端子部140。 端子部140形成于TFT玻璃襯底100上的端部。g卩，正電源產(chǎn)生電路 131及負(fù)電源產(chǎn)生電路132配置為比屬于液晶顯示裝置的主要電路的 像素部105、水平驅(qū)動(dòng)電路110、垂直驅(qū)動(dòng)電路120更接近端子部140。 由此，能夠獲得將配線負(fù)載設(shè)為最小的布局。此外，正電源產(chǎn)生電路131及負(fù)電源產(chǎn)生電路132較佳為以距離 端子部140實(shí)質(zhì)相同的距離的方式，在與形成有端子部140的TFT玻 璃襯底100的邊平行的方向(圖1中的Y方向)相鄰接配置，使配線負(fù) 載相同，而達(dá)到正電源產(chǎn)生電路131及負(fù)電源產(chǎn)生電路132的電路效 率的平衡。以下，針對(duì)液晶顯示裝置的動(dòng)作、因配線負(fù)載造成電路效率降低 時(shí)對(duì)動(dòng)作的影響，參照?qǐng)D3進(jìn)行說明。首先，當(dāng)令輸入電源電位 VDD=4.5V、電路效率為100%時(shí)，可得到VPP二9.0V、 VBB=-4.5V。實(shí) 際上由于會(huì)有電路內(nèi)部的晶體管的電壓損失與上述配線負(fù)載造成的電 壓損失，因此VPP、 VBB為例如VPP二8.5V左右、VBB;4.2V左右。此VPP成為柵極信號(hào)的H電位，VBB成為柵極信號(hào)的L電位。共通電極信號(hào)VCOM的H電位為3.9V、 L電位為-0.1V。此外， 影像信號(hào)Vsig在每一水平期間根據(jù)共通電極信號(hào)VCOM而極性反轉(zhuǎn)， 其H電位設(shè)定為4.1V， L電位設(shè)定為0.1V。但由于水平開關(guān)HSW的 電阻造成的電壓下降，通過水平開關(guān)HSW后的H電位變?yōu)?.9V， L 電位變?yōu)?0.1V。此外，在以下的說明中，將像素晶體管GT設(shè)為N通 道型。首先，在某一水平期間，將影像信號(hào)Vsig寫入像素部105的某行 (row)的像素時(shí)，對(duì)應(yīng)該行的柵極信號(hào)被設(shè)定為H電位。如此一來，該 行的像素晶體管GT會(huì)導(dǎo)通，影像信號(hào)Vsig會(huì)經(jīng)由像素晶體管GT寫 入各像素，并被保持在像素電極121。在下一水平期間中，還是在該行中，柵極信號(hào)變化為L電位，像 素晶體管GT關(guān)斷。此時(shí)，當(dāng)共通電極信號(hào)VCOM由L電位變化為H 電位時(shí)，像素電極121會(huì)因?yàn)殡娙蓠詈隙齻?cè)變化+4.0V，當(dāng)共通電 極信號(hào)VCOM由H電位變化為L電位時(shí)，像素電極121會(huì)因?yàn)殡娙蓠?合而往負(fù)側(cè)變化-4.0V。當(dāng)因提供輸入電源電位VDD的電源配線與驅(qū)動(dòng)頻率的配線負(fù)載 的增加造成VDD降低時(shí)，正電源產(chǎn)生電路131的輸出電位VPP會(huì)降 低，柵極信號(hào)的H電位也會(huì)隨之降低。如此一來，寫入影像信號(hào)Vsig 時(shí)的電壓余量(margin)會(huì)減少。在圖3的例中，由于VPP=8.5V，影像 信號(hào)Vsig的最高電位為4.1V(通過水平開關(guān)HSW后為3.9V)，所以有 較多的余量使像素晶體管GT導(dǎo)通，但若配線負(fù)載增加而導(dǎo)致VPP更 加降低，其余量會(huì)變小，也有發(fā)生寫入誤動(dòng)作的問題。此外，當(dāng)因相同的原因造成負(fù)電源產(chǎn)生電路132的輸出電位VBB 上升時(shí)，柵極信號(hào)的L電位也會(huì)隨之上升，像素晶體管GT會(huì)無法完 全關(guān)斷，引起像素晶體管GT漏電。當(dāng)上述的像素漏電產(chǎn)生時(shí)，會(huì)產(chǎn)生 由于寫入至像素的影像信號(hào)Vsig的電位變動(dòng)，而無法顯示正確的影像 的問題。在圖3的例中，在寫入影像信號(hào)Vsig后，像素電極121因?yàn)殡娙?耦合而往負(fù)側(cè)變化時(shí)，像素電極121的最低電位變?yōu)?4.1V，相對(duì)于 VBB;4.2V只有-0.1V的余量。因此，VBB相比于VPP余量很小。為了防止像素漏電，將負(fù)電源產(chǎn)生電路132接近端子部140配置，將其 配線負(fù)載最小化特別重要。接著，針對(duì)正電源產(chǎn)生電路131、負(fù)電源產(chǎn)生電路132的具體電路 構(gòu)成例進(jìn)行說明。圖4為正電源產(chǎn)生電路131的電路圖。正電源產(chǎn)生 電路用的頻率產(chǎn)生電路10為由多個(gè)反相器構(gòu)成的緩沖器(buffer)電路， 根據(jù)輸入頻率CLK (驅(qū)動(dòng)頻率)產(chǎn)生具有VDD的振幅(H電位二VDD， L 電位-VSS^ 0V)的頻率CPCLK1、以及將頻率CPCLK1反相后的反相 頻率XCPCLK1。作為輸入頻率CLK，能夠使用水平轉(zhuǎn)送頻率CKH、 垂直轉(zhuǎn)送頻率CKV、共通電極信號(hào)VCOM等。頻率CPCLK1施加于 快速電容器(flyingcapacitor)Cl的一方的端子，反相頻率XCPCLK1施 加于快速電容器C2的一方的端子。此外，當(dāng)將前述輸入頻率CLK(驅(qū) 動(dòng)頻率)經(jīng)由前述端子部140而自外部IC直接輸入時(shí)，也可不設(shè)置如 正電源產(chǎn)生電路用頻率產(chǎn)生電路IO般的緩沖器電路。此外，N通道型的電荷轉(zhuǎn)送晶體管MN1與P通道型的電荷轉(zhuǎn)送晶 體管MP1串聯(lián)連接，且在這些晶體管MN1與MP1的連接點(diǎn)連接有快 速電容器Cl的另一方的端子。此外，N通道型的電荷轉(zhuǎn)送晶體管MN1 及P通道型的電荷轉(zhuǎn)送晶體管MP1的柵極連接快速電容器C2的另一 方的端子。此外，N通道型的電荷轉(zhuǎn)送晶體管MN2與P通道型的電荷轉(zhuǎn)送晶 體管MP2串聯(lián)連接，且這些晶體管MN2與MP2的連接點(diǎn)連接有快速 電容器C2的另一方的端子。此外，N通道型的電荷轉(zhuǎn)送晶體管MN2 及P通道型的電荷轉(zhuǎn)送晶體管MP2的柵極連接快速電容器Cl的另一 方的端子?？焖匐娙萜鰿1位于外部連接端子P1、 P2之間，為連接在 TFT玻璃襯底IOO外面的電容器。(以下，稱為外接電容器)。快速電容 器C2是連接于外部連接端子P3、 P4之間的外接電容器。在N通道型的電荷轉(zhuǎn)送晶體管MN1、 MN2的共通源極施加有作 為輸入電位的正的輸入電源電位VDD。若假設(shè)電路效率為100%，則 在穩(wěn)定動(dòng)作狀態(tài)中，通過電荷轉(zhuǎn)送動(dòng)作，自P通道型的電荷轉(zhuǎn)送晶體 管MP1、 MP2的共通漏極(輸出端子)輸出作為輸出電位VPP的2VDD 的正的電位及輸出電流Ivpp。在輸出端子連接有平滑電容器C3，其也 是連接于外部連接端子P5的外接電容器。此處，外部連接端子Pl至P5設(shè)于端子部140，在端子部140還設(shè) 有用以將輸入電源電位VDD自外部施加的外部連接端子P6、以及用 以將輸入頻率CLK自外部施加的外部連接端子P7。此外，在外部連接 端子P6與MN1、 MN2的共通源極之間連接有用以提供輸入電源電位 VDD的電源配線133。在外部連接端子P7與正電源產(chǎn)生電路用頻率產(chǎn) 生電路10之間連接有用以提供輸入頻率CLK的驅(qū)動(dòng)頻率線134。依據(jù) 上述的布局，能夠?qū)㈦娫磁渚€133與驅(qū)動(dòng)頻率線134的配線長度最小 化，而將這些配線的配線負(fù)載最小化。參照?qǐng)D5的波形圖，說明正電源產(chǎn)生電路131的穩(wěn)定狀態(tài) (VPP二2VDD)的動(dòng)作。當(dāng)頻率CPCLK1為H電位(VDD)時(shí)，反相頻率 XCPCLK1.為L(VSS)電位，MN1、 MP2關(guān)斷，MN2、 MP1導(dǎo)通，MN1 與MP1的連接點(diǎn)的電位VI通過快速電容器Cl的電容耦合而升壓至 2VDD，且經(jīng)由MP1輸出該電位。MN2與MP2的連接點(diǎn)的電位V2充 電至VDD。接著，當(dāng)頻率CPCLK1變?yōu)長電位(VSS)時(shí)，MN1、 MP2導(dǎo)通， MN2、 MP1關(guān)斷，電位V2通過快速電容器C2的電容耦合而升壓至 2VDD，且經(jīng)由MP2輸出該電位。電位V1充電至VDD。艮卩，自正電 源產(chǎn)生電路131左右的串聯(lián)晶體管電路通過電荷轉(zhuǎn)送交互輸出2VDD 的電位。以上說明為假設(shè)電路效率為100%時(shí)的情形。圖6是負(fù)電源產(chǎn)生電路132的電路圖。負(fù)電源產(chǎn)生電路用的頻率 產(chǎn)生電路20根據(jù)輸入頻率CLK產(chǎn)生具有VDD的振幅的頻率CPCLK2、 以及將頻率CPCLK2反相的反相頻率XCPCLK2。還有，也可不另外 設(shè)置負(fù)電源產(chǎn)生電路用頻率產(chǎn)生電路20而共享正電源產(chǎn)生電路用頻率 產(chǎn)生電路10。此外，N通道型的電荷轉(zhuǎn)送晶體管MN11與P通道型的電荷轉(zhuǎn)送 晶體管MP11串聯(lián)連接，且在這些晶體管MN11與MP11的連接點(diǎn)連 接有快速電容器Cll的另一方的端子。此外，N通道型的電荷轉(zhuǎn)送晶 體管MN11及P通道型的電荷轉(zhuǎn)送晶體管MP11的柵極連接快速電容 器C12的另一方的端子。此外，N通道型的電荷轉(zhuǎn)送晶體管MN12與P通道型的電荷轉(zhuǎn)送 晶體管MP12串聯(lián)連接，且這些晶體管MN12與MP12的連接點(diǎn)連接快速電容器C12的另一方的端子。此外，N通道型的電荷轉(zhuǎn)送晶體管MN12及P通道型的電荷轉(zhuǎn)送晶體管MP12的柵極連接快速電容器Cl 1 的另一方的端子?？焖匐娙萜鰿ll是連接在外部連接端子Pll、 P12之 間的外接電容器?？焖匐娙萜鰿12是連接在外部連接端子P13、 P14 之間的外接電容器。在P通道型的電荷轉(zhuǎn)送晶體管MP11 、 MP12的共通源極施加有作 為輸入電位的接地電位VSS。若忽略因晶體管所造成的電位損失，則 在穩(wěn)定動(dòng)作狀態(tài)中，自N通道型的電荷轉(zhuǎn)送晶體管MNll、 MN12的 共通漏極(輸出端子)輸出作為輸出電位VBB的-VDD的負(fù)的電位及輸 出電流Ivbb。在輸出端子連接有平滑電容器C13，其也是連接于外部 連接端子P15的外接電容器。此處，同樣地，外部連接端子Pll至P15設(shè)于端子部140，在端子 部140還設(shè)有用以將輸入電源電位VSS自外部施加的外部連接端子 P16、以及用以將輸入頻率CLK自外部施加的外部連接端子P17。外部 連接端子P17也可與正電源產(chǎn)生電路131用的外部連接端子P7共通。此外，在外部連接端子P16與MP11、 MP12的共通源極之間連接 有用以提供輸入電源電位VSS的電源配線135。在外部連接端子P17 與負(fù)電源產(chǎn)生電路用頻率產(chǎn)生電路20之間連接有用以提供輸入頻率 CLK的驅(qū)動(dòng)頻率線136。依據(jù)上述的布局，能夠?qū)㈦娫磁渚€135與驅(qū) 動(dòng)頻率線136的配線長度最小化，而將這些配線的配線負(fù)載最小化。參照?qǐng)D7的波形圖，說明負(fù)電源產(chǎn)生電路132的穩(wěn)定狀態(tài) (VBB;VDD)的動(dòng)作。當(dāng)頻率CPCLK2為H電位(VDD)時(shí)，反相頻率 XCPCLK2為L(VSS)電位，MNll、 MP12關(guān)斷，MN12、 MP11導(dǎo)通， MN11與MPll的連接點(diǎn)的電位V3充電至VSS， MN12與MP12的連 接點(diǎn)的電位V4通過快速電容器C12的電容耦合而下降至-VDD的電 位，且經(jīng)由MN12輸出該電位。當(dāng)頻率CPCLK2變?yōu)長電位(VSS)時(shí)，MNll、 MP12導(dǎo)通，MN12、 MP11關(guān)斷，電位V3通過快速電容器C11的電容耦合而下降至-VDD， 且經(jīng)由MN11輸出其電位。電位V4充電至VSS。即，自負(fù)電源產(chǎn)生 電路132左右的串聯(lián)晶體管電路通過電荷轉(zhuǎn)送交互輸出-VDD的電位。 以上說明為假設(shè)電路效率為100%時(shí)的情形。第二實(shí)施方式圖8顯示第二實(shí)施方式的液晶顯示裝置的布局圖(平面圖)。在第一實(shí)施方式中，正電源產(chǎn)生電路131與負(fù)電源產(chǎn)生電路132相比于其它 的電路配置為最接近端子部140，而本實(shí)施方式能夠使用于難以實(shí)行上 述配置的情形。即，當(dāng)將水平驅(qū)動(dòng)電路110的移位緩存器SR設(shè)為LSI 芯片而予以搭載于TFT玻璃襯底IOO上(COG: Chip On Glass;玻璃覆 晶)時(shí)，由于外緣面積會(huì)增加，所以無法如第一實(shí)施方式那樣接近端子 部140進(jìn)行配置。因此，如圖8所示，正電源產(chǎn)生電路131與負(fù)電源產(chǎn)生電路132 沿著與配置有端子部140的TFT玻璃襯底100的邊成直角的邊而配置， 并且在配置有端子部140的TFT玻璃襯底100的邊的方向(Y方向)相 鄰接配置。在圖8中，正電源產(chǎn)生電路131配置于TFT玻璃襯底100 的端部，負(fù)電源產(chǎn)生電路132配置于正電源產(chǎn)生電路131與像素部105 之間，但也可反過來將負(fù)電源產(chǎn)生電路132配置于TFT玻璃襯底100 的端部，將正電源產(chǎn)生電路131配置于負(fù)電源產(chǎn)生電路132與像素部 105之間。g卩，依據(jù)如此的布局，正電源產(chǎn)生電路131與負(fù)電源產(chǎn)生電 路132配置成距離端子部140為實(shí)質(zhì)相同的距離。由此，能夠防止因 配線負(fù)載的不平衡造成正電源產(chǎn)生電路131與負(fù)電源產(chǎn)生電路132中 任一者的電路效率降低。第三實(shí)施方式圖9顯示第三實(shí)施方式的液晶顯示裝置的布局圖(平面圖)。在本實(shí) 施方式中，正電源產(chǎn)生電路131與負(fù)電源產(chǎn)生電路132沿著與配置有 端子部140的TFT玻璃襯底100的邊成直角的邊(沿著圖中的X方向) 而彼此相鄰接配置，且負(fù)電源產(chǎn)生電路132比正電源產(chǎn)生電路131更 接近端子140配置。如此的布局可使用于當(dāng)由于圖9中的左邊的外緣 面積狹小而無法實(shí)行如第二實(shí)施方式的布局的情形。艮P，如第一實(shí)施方式所述，當(dāng)負(fù)電源產(chǎn)生電路132產(chǎn)生的輸出電 位VBB上升時(shí)會(huì)產(chǎn)生像素漏電，而對(duì)于VBB上升的余量非常地小。 相對(duì)于此，當(dāng)正電源產(chǎn)生電路131產(chǎn)生的輸出電位VPP降低時(shí)，影像 信號(hào)Vsig寫入至像素會(huì)不完全，但對(duì)于VPP降低的余量比較大。因此，在本實(shí)施方式中，著眼于正電源產(chǎn)生電路131與負(fù)電源產(chǎn)生電路132的余量的差，將余量較小的負(fù)電源產(chǎn)生電路132靠近端子 部140配置，防止因電路效率降低而產(chǎn)生問題。還有，雖然在上述的實(shí)施方式中是以液晶顯示裝置為例來進(jìn)行說 明，但本發(fā)明是涉及電源電路配置，因此也能夠適用于液晶顯示裝置 以外的其它顯示裝置。
權(quán)利要求
1、一種顯示裝置，其特征在于，具備像素部，具有多個(gè)像素晶體管配置成矩陣狀；驅(qū)動(dòng)電路，用以驅(qū)動(dòng)前述像素晶體管；正電源產(chǎn)生電路，產(chǎn)生用以使前述驅(qū)動(dòng)電路動(dòng)作的正電源電位；負(fù)電源產(chǎn)生電路，產(chǎn)生用以使前述驅(qū)動(dòng)電路動(dòng)作的負(fù)電源電位；端子部，用來自外部施加驅(qū)動(dòng)頻率及電源電位，用以驅(qū)動(dòng)前述正電源產(chǎn)生電路與前述負(fù)電源產(chǎn)生電路；以及配線，設(shè)置于前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路與前述端子部之間，用以提供前述驅(qū)動(dòng)頻率及前述電源電位；前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路配置成比前述像素部及前述驅(qū)動(dòng)電路更接近前述端子部，并且配置成距離前述端子部為實(shí)質(zhì)相同的距離。
2、 根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于，還具備 '像素電極，連接有前述像素晶體管；共通電極，與該像素電極相對(duì)向而配置，且施加有反復(fù)高電位與 低電位的共通電極信號(hào)；以及液晶，配置于前述像素電極與前述共通電極之間。
3、 一種顯示裝置，其特征在于，具備 像素部，具有多個(gè)像素晶體管配置成矩陣狀；正電源產(chǎn)生電路，產(chǎn)生用以控制前述像素晶體管的開關(guān)的正電源 電位；負(fù)電源產(chǎn)生電路，產(chǎn)生用以控制前述像素晶體管的開關(guān)的負(fù)電源 電位；端子部，用來自外部施加驅(qū)動(dòng)頻率及電源電位，用以驅(qū)動(dòng)前述正 電源產(chǎn)生電路與前述負(fù)電源產(chǎn)生電路；以及配線，設(shè)置于前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路與前述 端子部之間，用以提供前述驅(qū)動(dòng)頻率及前述電源電位；前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路配置成距離前述端子 部為實(shí)質(zhì)相同的距離。
4、 根據(jù)權(quán)利要求3所述的顯示裝置，其特征在于，還具備 像素電極，連接有前述像素晶體管；共通電極，與該像素電極相對(duì)向而配置，且施加有反復(fù)高電位與 低電位的共通電極信號(hào)；以及液晶，配置于前述像素電極與前述共通電極之間。
5、 一種顯示裝置，其特征在于，具備 像素部，具有多個(gè)像素晶體管配置成矩陣狀；正電源產(chǎn)生電路，產(chǎn)生用以控制前述像素晶體管的開關(guān)的正電源 電位；負(fù)電源產(chǎn)生電路，產(chǎn)生用以控制前述像素晶體管的開關(guān)的負(fù)電源 電位；端子部，用來自外部施加驅(qū)動(dòng)頻率及電源電位，用以驅(qū)動(dòng)前述正 電源產(chǎn)生電路與前述負(fù)電源產(chǎn)生電路；以及配線，設(shè)置于前述正電源產(chǎn)生電路及前述負(fù)電源產(chǎn)生電路與前述 端子部之間，用以提供前述驅(qū)動(dòng)頻率及前述電源電位；前述負(fù)電源產(chǎn)生電路配置成比前述正電源產(chǎn)生電路更接近前述端 子部。
6、 根據(jù)權(quán)利要求5所述的顯示裝置，其特征在于，還具備 像素電極，連接有前述像素晶體管；共通電極，與該像素電極相對(duì)向而配置，且施加有反復(fù)高電位與 低電位的共通電極信號(hào)；以及液晶，配置于前述像素電極與前述共通電極之間。
全文摘要
本發(fā)明涉及一種顯示裝置，防止其中的電源電路效率降低。本發(fā)明的顯示裝置的正電源產(chǎn)生電路(131)及負(fù)電源產(chǎn)生電路(132)接近將驅(qū)動(dòng)頻率、輸入電源電位自外部施加的端子部(140)而配置。端子部(140)形成于TFT玻璃襯底(100)上的端部。即，正電源產(chǎn)生電路(131)及負(fù)電源產(chǎn)生電路(132)配置為比屬于液晶顯示裝置的主要電路的像素部(105)、水平驅(qū)動(dòng)電路(110)、垂直驅(qū)動(dòng)電路(120)更接近端子部(140)。由此，能夠獲得將正電源產(chǎn)生電路(131)及負(fù)電源產(chǎn)生電路(132)的配線負(fù)載(電源配線、驅(qū)動(dòng)頻率配線所具有的電阻性與電容性的負(fù)載)最小化而防止電路效率降低的布局。
文檔編號(hào)G09G5/18GK101251988SQ20081000968
公開日2008年8月27日 申請(qǐng)日期2008年2月20日 優(yōu)先權(quán)日2007年2月22日
發(fā)明者堀端浩行 申請(qǐng)人:愛普生映像元器件有限公司