專利名稱：在顯示裝置中的顯示器控制器以及傳送顯示數據的方法
技術領域：
本發(fā)明涉及顯示裝置。尤其，本發(fā)明涉及一種用于控制顯示裝置 中的顯示數據傳送的技術。
背景技術：
具有其中存儲顯示數據的VRAM (視頻RAM)的液晶顯示裝置是 已知的(例如，參看日本特開專利申請JP特開平10-97226)。在這種 液晶顯示裝置中，需要將顯示數據從VRAM傳送到段驅動器。
圖1示意性示出了典型的具有VRAM的液晶顯示裝置的結構。該 液晶顯示裝置具有LCD (液晶顯示器)面板110、共用驅動器120和 段驅動器130。 LCD面板130具有以矩陣形式布置的LXP個像素(L 和P是自然數)。這些像素被形成于在行方向延伸的L條掃描線XI 至XL和在列方向上延伸的P條數據線Yl至YP的交叉處。
共用驅動器120依次驅動掃描線XI至XL。段驅動器130響應于 與所驅動掃描線對應的顯示數據DATA,來驅動數據線Yl至YL。通 過驅動所有掃描線X1至XL，在LCD面板110上顯示一個圖像。顯示 一個圖像的操作被稱為"幀"。另一方面，相對于一條掃描線的操作 被稱為"線"。
圖1中示出的液晶顯示裝置還具有傳送控制器140、 VRAM 150 和振蕩器160。存儲在VRAM 150中的是與在LCD面板110上顯示的 圖像對應的顯示數據DATA。根據CPU的指令，傳送控制器140從 VRAM 150讀出與一條線對應的一個顯示數據DATA。同時，傳送控 制器140基于從振蕩器160提供的高頻時鐘，產生用于傳送顯示數據
DATA的傳送時'鐘XSCL。然后，傳送控制器140與所產生的傳送時鐘 XSCL同步地，將該一條線的顯示數據DATA傳送到段驅動器130。
木申請的發(fā)明人意識到以下要點。關于顯示數據DATA的上述傳 送，有必要將以下條件施加到傳送時鐘XSCL上。以下將參考圖2解 釋這些條件。
幀頻率由ffRM表示，幀周期由T ( = l/fFRM)表示。由于一幀 包括如上所述的L條線，所以一個線周期由T/L ( = 1/ (fFRMXL)) 表示。 一條線的顯示數據DATA含有與一條線對應的P個像素的數據。 在一個線周期T/L期間，與傳送時鐘XSCL同步地傳送該P個像素的 數據。傳送時鐘XSCL的頻率(時鐘頻率)由fTRANS表示，且其周 期(時鐘周期)由tTRANS ( = l/fTRANS)表示。
隨著時鐘頻率fTRANS增加，時鐘周期tTRANS變短。然而，在 一個時鐘周期tTRANS內，需要從VRAM中平均讀出一個像素的數據， 然后傳送該數據。在此，讀出一個像素數據所需的最小時間和傳送一 個像素數據所需的最小時間之和由tDATA ( = l/fDATA)表示。這種 情況下， 一個時鐘周期tTRANS應該等于或多于最小時間tDATA,除 非在一個時鐘周期tTRANS內不能完成處理所需的最小量。由此，可 獲得以下的關系表達式(1)。
tDATA《tTRANS
fDATA》fTRANS ...... (1)
同時，隨著時鐘頻率fTRANS降低，時鐘周期tTRANS變大。這 種情況下，在一個線周期T/L內包括的時鐘脈沖的數目降低了。然而， 在 -個線周期T/L內，需要完成與一條線(P個像素)相關的數據傳送。 換句話說， 一個線周期T/L應當等于或大于一個時鐘周期tTRANS的 P倍。否則，在一個線周期T/L內的時鐘脈沖數目將不足，無法完成必
說明書第3/18頁
要數目的數據傳送。由此，可以獲得以下關系表達式(2)。
<formula>formula see original document page 8</formula> (2)
通過組合關系表達式(1)和(2)，能獲得以下關系表達式(3)。 關系表達式(3)表示在傳送時鐘XSCL上施加的"理論"條件。
<formula>formula see original document page 8</formula>(3)
在實際設計階段，除了上述理論條件之外，還要將其他條件施加 到傳送時鐘XSCL上。原因在于，傳送時鐘XSCL的時鐘頻率fTRANS 由于制造變化性而發(fā)生變化，并隨著操作期間的電壓和溫度的變化而 改變。需要考慮到該變化性來設計時鐘頻率fTRANS。換句話說，需要 設計時鐘頻率fTRANS,以使得即使時鐘頻率fTRANS由于制造變化性 或者在制造期間發(fā)生變化，仍然滿足上述關系表達式(3)。
在設計階段設計的時鐘頻率fTRANS被稱為"設計頻率fTRANS (set)"。另一方面，實際時鐘頻率fTRANS根據制造變化性、工作 電壓、工作溫度等，在從fTRANS (min)至lj fTRANS (max)的范圍內 變化。例如，假設變化范圍從設計頻率fTRANS (set)的50%到200 %。這種情況下，我們必須考慮到，實際時鐘頻率fTRANS能夠在以 下范圍內變化。
<formula>formula see original document page 8</formula>(4)
通過組合上述表達式(3)和(4)，關于設計頻率fTRANS (set) 能獲得以下關系表達式(5)。
<formula>formula see original document page 9</formula> ...... (5)
如根據關系表達式(3)和(5)之間的比較可明顯得出的，設計 頻率fTRANS (set)的容許范圍比理論范圍窄。
在近些年，LCD面板的像素總數增加得越來越多。在上述關系表 達式(5)中，LCD面板的像素總數由"LXP"表示，"LXP"的增 加意味著設計頻率fTRANS (set)下限的升高。隨著像素"LXP"的 總數增加，有必要將設計頻率fTRANS (set)設置到甚至更高的值， 以便以更高的速度傳送顯示數據DATA。換句話說，隨著像素"LXP" 的總數增加，設計頻率fTRANS (set)的容許范圍變得更窄。
如上所述，越來越難以從技術上解決LCD面板像素總數的增加。 可以從另一角度來證實這一點。通過變換上述關系表達式(5)，相對 于像素"LXP"的總數能獲得以下關系表達式(6)。
<formula>formula see original document page 9</formula>...... (6)
該關系表達式(6)表示對像素總數的限制，即，LCD面板的尺寸。 例如，讓我們考慮這樣一種情況幀頻率fFRM為60Hz，且最小時間 tDATA (二l/fDATA)為60ns。這種情況下，根據表達式(6)計算得 出像素總數LXP的最大值是69444像素。進一步增加像素總數在技術 上是不可能的。在這種情況下，不可能顯示QVGA尺寸(240X320 = 76800像素)的圖像。

發(fā)明內容
在本發(fā)明的一個實施例中，提供了顯示裝置中的顯示控制器。該 顯示控制器具有存儲器，其中存儲顯示數據；驅動器，其被構成為 響應于顯示數據驅動顯示面板；和時鐘產生電路，其被構成為產生用 于自存儲器將顯示數據傳送到驅動器的傳送時鐘。
根據實施例，由時鐘產生電路產生的傳送時鐘XSCL被反饋以調
整傳送時鐘XSCL的時鐘頻率fTRANS。例如，時鐘產生電路監(jiān)控由其 自身產生的傳送時鐘XSCL，并調整傳送時鐘XSCL以使所監(jiān)控的時鐘 頻率fTRANS被校正為預定頻率。結果，即使傳送時鐘XSCL的時鐘 頻率fTRANS由于電壓、溫度等的變化而改變，時鐘頻率fTRANS仍 會被立即設置回預定頻率。也就是說，傳送時鐘XSCL的時鐘頻率 fTRANS被控制為維持在最佳值。
因此，無需在考慮電壓變化、溫度變化、制造變化性等的情況下 來設置設計頻率fTRANS (set)。設計頻率fTRANS (set)可允許的范 圍與上述表達式(3)中的相似，并由以下關系表達式(7)給出。
fPRMXLXP《fTRANS (set)《fDATA ...... (7)
如根據前述表達式(5)和表達式(7)之間的比較可明顯得出的， 設計頻率fTRANS (set)的容許范圍比前述技術的寬。即，緩和了對 設計頻率fTRANS (set)的限制。由此，可以更容易地解決LCD面板 像素總數的增加。而且，通過將上述表達式(7)變形，關于像素"L XP"總數能獲得以下關系表達式(8)。
LXP《fDATA/fFRM ...... (8)
如根據前述表達式(6)和表達式(8)之間的比較可明顯得出的； 像素"LXP"總數的上限與前述技術相比增加了。原因在于其不必將 電壓、溫度等變化的容限納入考慮。例如，我們考慮幀頻率ffRM為 60Hz且最小時間tDATA ( = 1 / fDATA)為60ns的情況。這種情況下， 像素LXP總數的最大值根據表達式(8)計算為277777像素。這種情 況下，可以顯示QVGA尺寸(240X320 = 76800像素)的圖像。
在本發(fā)明的另一個實施例中，提供了一種在顯示裝置中傳送顯示 數據的方法。該方法包括(A)產生用于傳送顯示數據的傳送時鐘； (B)通過使用所產生的傳送時鐘傳送顯示數據；(C)計算在預定周 期內所產生傳送時鐘的脈沖數；和(D)調整傳送時鐘的時鐘頻率以使 在預定周期內的脈沖數被校正為預定值。
根據本發(fā)明，緩和了對傳送時鐘XSCL的限制。因此可以在技術
上解決顯示面板像素數目的增加。換句話說，可以容易地實現需要高 速傳送大量數據的大屏幕尺寸(百萬像素)。


根據某些實施例的以下描述結合附圖，本發(fā)明的上述和其他目的、
優(yōu)點和特征將更明顯，附圖中
圖1是概略示出典型液晶顯示裝置的結構的框圖2是用于說明用于顯示數據傳送的條件的圖3是概略示出根據本發(fā)明實施例的液晶顯示裝置結構的框圖4是示出根據本發(fā)明實施例LCD控制器結構的框圖5是示出根據本發(fā)明實施例的傳送時鐘產生電路結構的框圖6是示出根據本發(fā)明實施例的傳送顯示數據方法的流程圖7是示出根據本發(fā)明實施例的傳送時鐘產生電路操作實例的時
序圖8是示出根據本發(fā)明實施例的傳送時鐘產生電路改進實例的框圖。
具體實施例方式
現在，在此將參考示意性實施例描述本發(fā)明。本領域技術人員將 意識到，使用本發(fā)明的教導可實現很多替換實施例，且本發(fā)明不限于 用于說明目的示出的實施例。
以下將參考附圖描述根據本發(fā)明實施例的顯示裝置、顯示控制器
和傳送顯示數據的方法。在本實施例中，以點矩陣型液晶顯示裝置來 作為顯示裝置的例子。
1.概述
圖3概略示出了根據本實施例的點矩陣型液晶顯示裝置的結構。
圖3中，液晶顯示裝置具有LCD面板1、LCD控制器2和CPU 3。 LCD 控制器2控制在LCD面板1上的圖像顯示。CPU 3將各種數據和命令 傳送到LCD控制器2。
LCD面板1具有以矩陣形式布置的LXP個像素(L和P是自然 數)。而且，LCD面板1具有在行方向上延伸的L條掃描線X1至XL 和在列方向上延伸的P條數據線Yl至YP。 L條掃描線X1至XL和P 條數據線Yl至YP在LXP個交叉處交叉，且在各交叉處形成像素。L 條掃描線XI至XL被連接到共用驅動器20，同時P條數據線Yl至 YP被連接到段驅動器30。
共用驅動器(行驅動器，線驅動器)20從掃描線XI至XL中依 次選擇所要驅動的掃描線。然后，共用驅動器20驅動所選擇的掃描線 (line)。同時，段驅動器(列驅動器，數據驅動器)30響應于與被驅 動線對應的顯示數據DATA,來驅動數據線Yl至YP。段驅動器30將 與被驅動線的顯示數據DATA對應的像素電壓輸出到數據線Yl至YP。 段驅動器30經由總線40連接到VRAM 50，并且按照每一條線來從 VRAM 50傳送顯示數據DATA。
VRAM 50是用于存儲與LCD面板1上顯示的圖像對應的顯示數 據DATA的存儲器。圖像的顯示數據DATA是從CPU3傳送來的，并 被一次性存儲于VRAM50中。然后，根據CPU3的命令，按照每一條 線來從VRAM 50中讀出一條線的顯示數據DATA,并且該顯示數據 DATA輸出到總線40。與傳送時鐘XSCL同步地， 一條線的顯示數據 DATA被從VRAM 50經由總線40傳送到段驅動器30。段驅動器30具有用于存儲傳送來的一條線的顯示數據DATA的鎖存電路和線存儲
腿 益。
對總線40上的顯示數據DATA的傳送進行控制的是圖3中示出的 傳送時鐘產生電路10。傳送時鐘產生電路10產生用于傳送顯示數據 DATA的傳送時鐘XSCL。而且，傳送時鐘產生電路10具有調整傳送 時鐘XSCL的時鐘頻率fTRANS的功能。
更具體地，傳送時鐘產生電路10監(jiān)控由其自身產生的傳送時鐘 XSCL。之后，傳送時鐘產生電路IO調整傳送時鐘XSCL，使得被監(jiān)控 的傳送時鐘XSCL的時鐘頻率fTRANS被校正為預定頻率。關于預定 頻率的信息(REF)被存儲在與傳送時鐘產生電路10連接的寄存器60 中。傳送時鐘產生電路IO通過參考寄存器60中存儲的信息REF，來 調整時鐘頻率fTRANS 。
例如，存儲在寄存器60中的信息REF是表示用于傳送顯示數據 DATA的最佳頻率的數據(參考表達式(7))。傳送時鐘產生電路IO 能通過對被監(jiān)控的頻率和由寄存器60表示的最佳頻率進行比較，將時 鐘頻率fTRANS維持在最佳值。替換地，存儲在寄存器60中的信息 REF可以是應當在預定周期中產生的時鐘脈沖的最佳數目。傳送時鐘 產生電路10能通過對在預定周期中檢測到的傳送時鐘XSCL的脈沖數 和由寄存器60表示的最佳數目進行比較，將時鐘頻率fTRANS維持在 最佳值。
以這種方式，由傳送時鐘產生電路IO產生的傳送時鐘XSCL被反 饋，以調整傳送時鐘XSCL的時鐘頻率汀RANS。結果，即使傳送始終 XSCL的時鐘頻率fTRANS由于電壓、溫度等的變化而改變，時鐘頻率 fTRANS仍將立即被設置回到預定頻率。也就是說，傳送時鐘XSCL的 時鐘頻率fTRANS被控制為維持在最佳值。
根據本實施例，通過傳送時鐘產生電路IO的控制，由電壓變化、
溫度變化、制造變化性等引起的時鐘頻率fTRANS的變化被吸收。因
此，不必在考慮電壓變化、溫度變化、制造變化性等的情況下來設置
設計頻率fTRANS (set)。因此，緩和了對設計頻率fTRANS (set)施 加的限制(參考前面的表達式(7))。由此，更容易解決LCD面板1 的像素總數的增加。換句話說，可以容易地實現需要高速傳送大量數 據的大屏幕尺寸(百萬像素)(參考前面的表達式(8))。
以下，將詳細描述根據本實施例的LCD控制器2的結構實例和操 作實例。根據本實施例的LCD控制器2是作為"液晶顯示控制IC"來 提供的，其中內建了如圖3中所示的傳送時鐘產生電路10、共用驅動 器20、段驅動器30和VRAM50。
2.結構實例
圖4示出了根據本實施例的LCD控制器2的結構實例。LCD控制 器2具有傳送時鐘產生電路10、共用驅動器20、段驅動器30、總線 40、 VRAM 50、 X地址電路51、 Y地址電路52、寄存器60、振蕩器 70、顯示定時產生電路80、 I/F電路90和電源電路100。
LCD控制器2經由I/F電路90連接到CPU 3。從CPU 3傳送來的 數據經由I/F電路90寫入到寄存器60中。寄存器60被連接到傳送時 鐘產生電路10、 X地址電路51、 Y地址電路52、振蕩器70、顯示定時 產生電路80和電源電路100，并且被用于在LCD控制器2內的各種設
從CPU 3傳送來的顯示數據DATA也經由I/F電路90寫入到寄存 器60中。而且，顯示數據DATA被從寄存器60寫入到VRAM 50中。 此時，X地址電路51和地址電路52產生將被寫入顯示數據DATA的 VRAM 50上的目標地址。
振蕩器70產生源振蕩時鐘SCL，并將源振蕩時鐘SCL提供到顯 示定時產生電路80。
顯示定時產生電路80對源振蕩時鐘SCL進行分頻，以產生用于 顯示的定時信號。之后，顯示定時產生電路80將定時信號輸出到共用 驅動器20和段驅動器30，并由此控制驅動器的操作。而且，基于定時 信號，顯示定時產生電路80將開始信號ST和NODISP信號SND輸出 到傳送時鐘產生電路10，該開始信號ST和NODISP信號SND將在下 文中描述。
電源電路100產生與LCD面板相關的驅動電壓。電源電路100被 連接到共用驅動器20和段驅動器30，且將用于驅動掃描線和數據線 (LCD面板)的驅動電壓分別提供到共用驅動器20和段驅動器30。
圖5示出了根據本實施例的傳送時鐘產生電路IO的結構實例。圖 5中示出的傳送時鐘產生電路IO包括傳送時鐘振蕩器11、控制電路12、 計數器13和比較器14。
傳送時鐘振蕩器11是用于振蕩傳送時鐘XSCL的振蕩器。傳送時 鐘振蕩器11從顯示定時產生電路80接收開始信號ST。開始信號ST 是用于指示開始顯示數據DATA傳送的信號。響應于該開始信號ST， 傳送時鐘振蕩器11以某一振蕩頻率fTRANS產生(振蕩)傳送時鐘 XSCL。應當注意，振蕩頻率fTRANS是通過控制電路12來可變地設 置的。
計數器13監(jiān)控由傳送時鐘振蕩器11產生的傳送時鐘XSCL，并 對預定周期內的傳送時鐘XSCL的脈沖數目進行計數。預定周期內的 計數值CNT被輸出到控制電路12和比較器14。預定周期是用于傳送 一條線的顯示數據DATA的一個線周期。
在寄存器60中設置的是應當在一個線周期內產生的時鐘脈沖的最
佳數目REF (以下，稱作"參考脈沖數目REF")。參考脈沖數目REF 是與設計頻率fTRANS (set)對應的參數。參考脈沖數目REF被從寄 存器60提供到控制電路12和比較器14。
控制電路12基于由計數器13計數的計數值CNT和在寄存器60 中設置的參考脈沖數REF之間的比率，來校正振蕩頻率fTRANS。更 具體地，通過使用計數值CNT和參考脈沖數目REF，控制電路12計 算通過以下等式給出的"校正因數Y":
校正因數Y二 (參考脈沖數目REF) / (計數值CNT)……(9)
然后，控制電路12將當前振蕩頻率fTRANS與所計算的校正因數 Y相乘，以設置新的振蕩頻率fTRANS。例如，控制電路12將表示校 正因數Y的控制信號輸出到傳送時鐘振蕩器11，并且傳送時鐘振蕩器 11根據該控制信號來調整振蕩頻率fTRANS。以這種方式，通過控制 電路12，振蕩頻率fTRANS被校正為預定頻率(REF)。換句話說， 控制電路12能通過計算校正因數Y ，將振蕩頻率fTRANS維持在與參 考脈沖數目REF對應的預定最佳頻率。
而且，控制電路12從顯示定時產生電路80接收NODISP信號 SND。 NODISP信號SND在"非顯示周期"中被激活，在該"非顯示 周期"期間，不在LCD面板1上顯示與顯示數據DATA對應的圖像。 僅當NODISP信號SND被激活時，根據本實施例的控制電路12才調 整(最優(yōu)化)振蕩頻率fTRANS。換句話說，控制電路12在非顯示周 期中最優(yōu)化振蕩頻率fTRANS。也可以說，NODISP信號SND是指示 將振蕩頻率fTRANS最優(yōu)化的信號。
上述非顯示周期是以與一幀的最初線(第一線)對應的"最初線 周期(第一線周期)"作為例子的。在最初線周期中，最初線的顯示
數據DATA被傳送到段驅動器30。在下一線周期中，最初線的顯示數 據DATA被顯示在LCD面板1上，同時下一線的顯示數據DATA被 傳送到段驅動器30。在這種最初線周期中，進行振蕩頻率fTRANS的 最優(yōu)化。
在除了非顯示周期外的顯示周期中，比較器14在由計數器13計 數的計數值CNT和在寄存器60中設置的參考脈沖數目REF之間做比 較。作為比較器14的輸出的使能信號EN表示比較結果，并控制傳送 時鐘振蕩器ll。例如，當計數值CNT少于參考脈沖數目REF時，使 能信號EN被設置成"高"。在這種情況下，傳送時鐘振蕩器11被激 活。另一方面，當計數值CNT等于或大于參考脈沖數目REF時，使能 信號EN變成"低(無效)"。在這種情況下，傳送時鐘振蕩器ll被 去激活。
3.操作流程
以下將參考前面的圖4描述LCD控制器2的整個操作。首先，將 顯示數據DATA寫入到VRAM 50中的操作如下。根據由CPU 3發(fā)出 的指令，X地址電路51和Y地址電路52指定了將被寫入數據的VRAM 50上的地址。接下來，從CPU 3傳送來的顯示數據DATA經由I/F電 路90和寄存器60被寫入到VRAM 50上的該指定地址。
顯示與顯示數據DATA對應的圖像的操作如下。顯示定時產生電 路80基于由振蕩器70產生的源振蕩時鐘SCL，產生進行顯示所需要 的定時信號。之后，顯示定時產生電路80將定時信號輸出到共用驅動 器20和段驅動器30。根據所接收的定時信號，共用驅動器20和段驅 動器30分別驅動掃描線和數據線。
同時，顯示數據DATA被從VRAM50傳送到段驅動器30。更具 體地，根據由CPU 3發(fā)出的命令，X地址電路51和Y地址電路52指 定了從中讀出數據的VRAM50上的地址。然后，從VRAM50上的該
指定地址讀出一條線的顯示數據DATA。與一條線對應的讀出顯示數 據DATA被輸出到總線40。與傳送時鐘XSCL同步地，該輸出顯示數 據DATA被傳送到段驅動器30。
傳送時鐘XSCL是由傳送時鐘產生電路IO產生的。傳送時鐘產生 電路10的操作受到顯示定時產生電路80控制。更具體地，顯示定時 操作電路80基于定時信號產生開始信號ST和NODISP信號SND，并 將開始信號ST和NODISP信號SND輸出到傳送時鐘產生電路10。開 始信號ST是指示開始顯示數據DATA的傳送的信號。NODISP信號 SND是指示將振蕩頻率fTRANS最優(yōu)化的信號。響應于開始信號ST 禾口 NODISP信號SND,傳送時鐘產生電路IO進行以下處理。
圖6是示出根據本實施例的傳送時鐘產生電路10的操作的流程 圖。以下將參考前面的圖5和圖6描述傳送時鐘產生電路10的操作流程。
傳送時鐘振蕩器11處于待命狀態(tài)，直到開始信號ST被激活(步 驟S1)。當開始信號ST被激活時(步驟S1;是)，計數器13被復位
(初始化)，并因此計數值CNT被設置成"0"(步驟S2)。而且， 傳送時鐘振蕩器ll以某一振蕩頻率fTRANS來產生傳送時鐘XSCL(步 驟S3)。與傳送時鐘XSCL同步地傳送一條線的顯示數據DATA。
參考NODISP信號SND，控制電路12判斷當前線是"顯示線" 還是"非顯示線"(步驟S4)。在非顯示線的情況下(步驟S4:是)， 除了傳送顯示數據DATA之外還進行傳送時鐘XSCL的最優(yōu)化(步驟 S10至S16)。另一方面，在顯示線的情況下(步驟S4:否)，進行通 常的傳送步驟(步驟S20至S23)。本實施例中，非顯示線是一幀的最 初顯示線。
在最初線周期中，計數器13對傳送時鐘XSCL的脈沖數進行計數
(步驟SIO、 Sll)。當最初線結束時(步驟Slh是)，傳送時鐘振
蕩器11停止產生傳送時鐘XSCL (步驟S12)。
接下來，由計數器13計數的計數值CNT被傳送到控制電路12(步 驟S13)。計數值CNT表示在一個線周期內的傳送時鐘XSCL的脈沖 數目。之后，控制電路12通過使用計數值CNT和寄存器60中設置的 參考脈沖數目REF，來計算校正因數Y (步驟S14)。校正因數Y是通 過上述的等式(9)給出的。
接下來，通過使用所計算的校正因數Y，控制電路12進行頻率校 正，以使振蕩頻率fTRANS變成最佳頻率(步驟S15)。更具體地，控 制電路12將當前的振蕩頻率fTRANS與計算的校正因數Y相乘，由此 設置新的振蕩頻率fTRANS。以這種方式，控制電路12將振蕩頻率 fTRANS控制為最佳頻率。
控制電路12維持對于傳送時鐘振蕩器11的控制狀態(tài)，直到進行 下一個最優(yōu)化處理(步驟S16)。也就是說，在最初線周期之后振蕩頻 率fTRANS被保持在最佳值，直到這一幀被完成。在下一幀的最初線 周期中，振蕩頻率fTRANS可被再次校正(步驟S10至S15)。因此， 即使傳送時鐘XSCL的頻率fTRANS由于電壓和溫度的變化而改變， 頻率fTRANS仍會立即被校正到預定的最佳值。
當開始下一條線時，NODISP信號SND被去激活，同時開始信號 ST被再次激活(步驟Sh是)。響應于開始信號ST的激活，計數器 13被復位(步驟S2)。而且，傳送時鐘振蕩器11在校正之后產生具 有振蕩頻率fTRANS的傳送時鐘XSCL (步驟S3)。與傳送時鐘XSCL 同步地傳送一條線的顯示數據DATA。
而且，控制電路12參考被去激活的NODISP信號SND，并且意 識到當前線是"顯示線"(步驟S4:否)。在這種情況下，控制電路12激活比較器14。之后，進行在顯示周期中的傳送處理(步驟S20至 S23)。
在顯示線周期中，計數器13對傳送時鐘XSCL的脈沖數目進行計 數(步驟S20)。在比較器14中，計數值CNT總是與寄存器60中設 置的參考脈沖數目REF進行比較(步驟S21)。當計數值CNT小于參 考脈沖數目REF時(步驟S21:否)，使能信號EN被設置成"高"。 在這種情況下，傳送時鐘振蕩器11繼續(xù)產生傳送時鐘XSCL，且計數 器13繼續(xù)計數(步驟S20)。
另一方面，如果計數值CNT等于或大于參考脈沖數目REF(步驟 S21:是)，則使能信號EN被從"高"變成"低"。艮P，使能信號EN 被設置成"失效"(步驟S22)。在這種情況下，傳送時鐘振蕩器11 被去激活，并停止產生傳送時鐘XSCL (步驟S23)。由這種處理導致 的效果如下。
即使在振蕩頻率汀RANS被最優(yōu)化之后并直到下一個幀結束的周 期中，都可能由于溫度的快速增加等等導致振蕩頻率fTRANS快速增 加。產生比傳送一條線顯示數據DATA所需要數目更多的時鐘脈沖將 浪費電功耗。因此，當計數值CNT達到參考脈沖數目REF時，使能信 號EN被設置成"失效"。因此能減少不必要的電功耗。
在使能信號EN被保持在"使能"的情況下，傳送時鐘振蕩器11 在當前線結束時停止產生傳送時鐘XSCL (步驟S23)。在下一條線中 進行與上述的相似的處理。
圖7是示出根據本實施例的傳送時鐘產生電路10的操作的一個實 例的時序圖。圖7中示出的是源振蕩時鐘SCL、 NODISP信號SND、 開始信號ST、使能信號EN、傳送時鐘XSCL和計數值CNT。在本操 作實例中，LCD面板1的尺寸是QVGA (240X320像素)，且在寄存器60中設置的參考脈沖數目REF是240。
當開始一條線時，顯示定時產生電路80基于源振蕩時鐘SCL產 生開始信號ST和NODISP信號SND。該幀的初始線對應于非顯示周 期，并由此激活了 NODISP信號SND。響應于開始信號ST的下降， 傳送時鐘振蕩器11在校正之前開始產生傳送時鐘XSCL。首先，計數 器13被復位，并隨后開始對所產生的傳送時鐘XSCL的脈沖數目進行 計數。
讓我們考慮如下情況例如，當初始線結束時的計數值CNT是 264?；趨⒖济}沖數目REF (=240)和計數值CNT (=264)，控制 電路12計算校正因數Y。根據上述等式(9)，校正因數Y被計算為 240 / 260。因此，控制電路12將振蕩頻率fTRANS與240 / 260相乘。 結果，振蕩頻率fTRANS降低，且被校正為與參考脈沖數目REF對應 的頻率。
下一條線對應于顯示周期，并由此NODISP信號SND被去激活。 因此，不進行振蕩頻率fTRANS的最優(yōu)化。響應于開始信號ST的下降， 傳送時鐘振蕩器11在校正之后開始產生傳送時鐘XSCL。首先，計數 器13被復位，并隨后開始對所產生傳送時鐘XSCL的脈沖數目進行計 數。
在顯示線的周期期間，比較器14在計數值CNT和參考脈沖數目 REF (=240)之間做比較。當計數值CNT小于240時，使能信號EN 處于"高"。當計數值CNT變成240時，使能信號EN變?yōu)?低(無 效)"。由此，傳送時鐘振蕩器11被去激活，并停止產生傳送時鐘 XSCL。
4.改進實例
圖8示出了根據本實施例的傳送時鐘產生電路IO的改進實例。圖
8中，對于與上述的那些相同的部件給出相同的參考數字，且將適當省 略重復的描述。
圖8中示出的傳送時鐘產生電路10還包括與電路15。從比較器 14輸出的使能信號EN被輸入到與電路15。而且，從顯示定時產生電 路80輸出的NOCLK信號SNC經由反相器16被輸入到與電路15。與 電路15在使能信號EN和NOCLK信號SNC的反相信號之間進行與運 算，并將運算結果輸出到傳送時鐘振蕩器11。
NOCLK信號SNC是用于在一個線周期中的任一時刻中斷產生傳 送時鐘XSCL的信號。在傳送時鐘XSCL的產生被中斷的周期中，顯 示定時產生電路80將NOCLK信號SNC設置成"高"，同時在產生傳 送時鐘XSCL的周期內，將NOCLK信號SNC設置為"低"。當NOCLK 信號SNC是"高"時，即使使能信號EN是"高"，與電路15的輸出 仍為"低"。在這種情況下，傳送時鐘振蕩器11被去激活。
以這種方式，在NOCLK信號SNC被設置成"高"期間，傳送時 鐘XSCL的產生被中斷。反過來說，可以通過使用NOCLK信號SNC， 按照一個線周期期間的指定時刻，來中斷傳送時鐘XSCL的產生。也 就是說，可以自由地控制在一個線周期中的傳送時鐘XSCL的產生周 期。結果，可獲得以下效果。
當顯示數據DATA被傳送時，總線40以高速操作，這導致發(fā)生電 流噪聲。該噪聲經由大地傳播到圖4中示出的電源電路100、段驅動器 30和共用驅動器20。因此依據噪聲發(fā)生的定時，圖像質量會變劣。但 是，根據改進實例，可以自由地控制在一個線周期中的傳送時鐘XSCL 的產生周期。即，可以從與當前顯示的顯示數據DATA相關的顯示穩(wěn) 定周期中去掉傳送時鐘XSCL的產生周期。因此，能防止由噪聲導致 的圖像質量變劣。
很明顯，本發(fā)明不限于上述實施例，且可對其進行改進和變化而 不超出本發(fā)明的范圍和精神。
權利要求
1.一種顯示控制器，包括存儲器，其中存儲了顯示數據；驅動器，被配置為響應于所述顯示數據來驅動顯示面板；和時鐘產生電路，被配置為產生用于將所述顯示數據從所述存儲器傳送至所述驅動器的時鐘，其中反饋所述產生的時鐘，以調整所述時鐘的時鐘頻率。
2. 如權利要求1的顯示控制器，其中所述時鐘產生電路監(jiān)控所述產生的時鐘，并調整所述時鐘頻 率，以使所述被監(jiān)控的時鐘的頻率被校正為預定頻率。
3. 如權利要求2的顯示控制器，其中所述時鐘產生電路產生處于第一頻率的所述時鐘， 其中所述時鐘產生電路計算在所述被監(jiān)控時鐘的所述頻率和所述預定頻率之間的比率，并通過使用所述計算出的比率校正所述第一頻率。
4. 如權利要求1的顯示控制器，其中所述時鐘產生電路監(jiān)控所述產生的時鐘，并調整所述時鐘頻 率，以使在預定周期內的所述被監(jiān)控時鐘的脈沖數目被校正為預定值。
5. 如權利要求4的顯示控制器，其中所述時鐘產生電路產生處于第一頻率的所述時鐘， 其中所述時鐘產生電路計算在所述預定周期內的所述脈沖數目和所述預定值之間的比率，并通過使用所述計算出的比率來校正所述第一頻率。
6. 如權利要求5的顯示控制器， 其中所述時鐘產生電路包括振蕩器，其被配置為產生處于所述第一頻率的所述時鐘； 計數器，其被配置為對所述預定周期內的所述產生的時鐘的脈沖數目進行計數；和控制電路，其被配置為基于所述在預定周期內的所述脈沖數目和在寄存器中設置的所述預定值之間的比率，來改變所述第一頻率。.
7. 如權利要求4的顯示控制器，其中所述預定周期對應于用于傳送所述顯示數據的一個線周期。
8. 如權利要求1的顯示控制器，其中，在其中對應于所述顯示數據的圖像未在所述顯示面板上顯 示的非顯示周期中，進行所述時鐘頻率的所述調整。
9. 如權利要求4的顯示控制器，其中，在其中對應于所述顯示數據的圖像未在所述顯示面板上顯 示的非顯示周期中，所述時鐘產生電路調整所述時鐘頻率。
10. 如權利要求9的顯示控制器，其中，在除了所述非顯示周期之外的周期內，當在所述預定周期 內的所述脈沖數目等于所述預定值時，所述時鐘產生電路停止產生所 述時鐘。
11. 如權利要求9的顯示控制器，其中，所述時鐘產生電路在所述預定周期期間的指定時刻中斷所 述時鐘的產生。
12. 如權利要求8的顯示控制器，其中，所述非顯示周期對應于幀的最初線。
13. 如權利要求9的顯示控制器，其中，所述非顯示周期對應于幀的最初線。
14. 一種在顯示裝置中傳送顯示數據的方法，該顯示裝置包括存 儲顯示數據的存儲器和響應于所述顯示數據來驅動顯示面板的驅動 器，該方法包括(A) 產生用于將所述顯示數據從所述存儲器傳送到所述驅動器的時鐘；(B) 使用所述產生的時鐘來傳送所述顯示數據；(C) 對在預定周期內的所述產生的時鐘的脈沖數目進行計數；(D) 調整所述時鐘的時鐘頻率，以使所述預定周期內的所述脈沖 數目被校正到預定值。
15. 如權利要求14的方法，其中，所述預定周期對應于所述(B)步驟的周期。
16. 如權利要求14的方法，其中，在其中對應于所述顯示數據的圖像未在所述顯示面板上顯 示的非顯示周期中，進行所述(D)步驟。
17. 如權利要求16的方法，其中，所述非顯示周期對應于幀的最初線。
18. 如權利要求16的方法，還包括(E) 在所述(D)步驟之后，通過使用所述調整后的時鐘頻率來 重復所述(A)至(C)步驟。
19. 如權利要求18的方法，還包括(F) 在所述(E)步驟中，當所述預定周期內的所述脈沖數目等 于所述預定值時，停止產生所述時鐘。
20.如權利要求H的方法，還包括 (G)在所述預定周期中的指定時刻，中斷產生所述時鐘。
全文摘要
一種顯示控制器(2)，包括存儲器(50)，其中存儲了顯示數據(DATA)；驅動器(30)，其被構成為響應于顯示數據(DATA)驅動顯示面板(1)；和時鐘產生電路(10)，其被構成為產生用于從存儲器(50)將顯示數據(DATA)傳送到驅動器(30)的時鐘(XSCL)。反饋所產生的時鐘(XSCL)，以調整時鐘的時鐘頻率(fTRANS)。
文檔編號G09G3/36GK101101738SQ20071012712
公開日2008年1月9日 申請日期2007年6月28日 優(yōu)先權日2006年7月3日
發(fā)明者岡村哲 申請人:恩益禧電子股份有限公司