專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種有源矩陣型等的顯示裝置。
背景技術(shù)：
對(duì)現(xiàn)有的一體安裝有驅(qū)動(dòng)電路的有源矩陣型液晶顯示器進(jìn)行說(shuō)明。
以前，形成在絕緣基板上的多晶硅TFT(Thin Film Transistor薄膜晶體管)由于要進(jìn)行高溫處理而需要采用高價(jià)石英基板，適用在小型且付加值高的顯示面板中。此后，開(kāi)發(fā)了通過(guò)減壓(LP)CVD(Chemical VaporDeposition)、等離子(P)CVD、噴濺法等形成前驅(qū)膜、并由激光將其退火而多結(jié)晶化的技術(shù)，即在可以使用玻璃基板等的低溫下能形成多晶硅TFT的技術(shù)。此外，同時(shí)重復(fù)改進(jìn)酸化膜形成技術(shù)和微細(xì)加工技術(shù)、電路設(shè)計(jì)技術(shù)等，其結(jié)果，可以制作成在同一基板上集成有顯示面板的外圍電路和像素的移動(dòng)電話、便攜信息裝置、筆記本PC用多晶硅TFT顯示面板。
所述現(xiàn)有的顯示裝置(專利文獻(xiàn)1)如圖19A所示，配置有以矩陣狀布線的M行N列像素的有源矩陣顯示區(qū)域110、行方向掃描電路(掃描線(柵極線)驅(qū)動(dòng)電路)109、列方向掃描電路(數(shù)據(jù)線驅(qū)動(dòng)電路)3504、模擬開(kāi)關(guān)3505、電平移動(dòng)器3503等，通過(guò)多晶硅TFT一體化形成在顯示器件基板101上。控制器113、存儲(chǔ)器111、數(shù)模轉(zhuǎn)換電路(DAC電路)3502、掃描電路/數(shù)據(jù)寄存器3501等，是在單晶硅的晶片上形成的集成電路芯片(IC芯片)，并且被安裝在顯示器件基板101的區(qū)域外。模擬開(kāi)關(guān)3505具有與有源矩陣顯示區(qū)域110的列方向數(shù)據(jù)線的根數(shù)N相同的輸出數(shù)。
此外，由多晶硅TFT構(gòu)成的現(xiàn)有驅(qū)動(dòng)電路一體型液晶顯示裝置中，還具有一體化形成比DAC電路等復(fù)雜的電路的裝置。這種DAC電路內(nèi)置型液晶顯示裝置如圖19B所示，配置有與未內(nèi)置DAC電路的圖19A的裝置相同的以矩陣狀布線的M行N列像素的有源矩陣顯示區(qū)域110，以及除了行方向的掃描電路109、列方向的掃描電路3506之外增加的數(shù)據(jù)寄存器3507、門閂電路(latch circuit)105、DAC電路106、選擇電路107、電平移位器/定時(shí)緩沖器108等電路，被一體化形成在顯示器件基板101上。
在圖19B所示的液晶顯示裝置中，在顯示器件基板101區(qū)域外設(shè)置的控制器IC不包括使用高壓的DAC電路，而是可以由存儲(chǔ)器111、輸出緩沖器112、控制器113全部低壓的電路·元件構(gòu)成。其結(jié)果，可以不并用為了生成寫入液晶中所用的電壓信號(hào)所需的高電壓用的處理來(lái)制作IC。因此，其價(jià)格與混載有上述DAC的IC相比被控制地很低。圖19B中示出的液晶顯示裝置具有薄、輕的特性并且產(chǎn)生這些特性，圖19B中所示的液晶顯示裝置設(shè)置在便攜式信息處理裝置中。
圖19A和圖19B中示出的液晶顯示裝置是一般性CMOS(Complementary Metal-Oxide Semiconductor)結(jié)構(gòu)的一個(gè)例子。根據(jù)COMS的結(jié)構(gòu)，構(gòu)成例如所述行方向的掃描電路109或列方向的掃描電路3506等掃描電路的移位寄存器電路，可由使用了倒相電路和時(shí)鐘控制倒相電路(clocked inverter circuit)的靜態(tài)電路實(shí)現(xiàn)。
不僅提出由上述CMOS結(jié)構(gòu)的TFT電路構(gòu)成的顯示裝置，而且提出了僅由NMOS或僅PMOS構(gòu)成的所謂單溝道TFT構(gòu)成的驅(qū)動(dòng)電路一體型的顯示裝置。單溝道TFT電路可由與CMOS結(jié)構(gòu)的TFT電路相比簡(jiǎn)化了的處理來(lái)制作，因此可以期待低成本。由所述單溝道TFT構(gòu)成的移位寄存器在專利文獻(xiàn)2中公開(kāi)。
所述液晶顯示裝置如圖20A所示，在移位寄存器10中具有實(shí)質(zhì)上相同的多個(gè)級(jí)(stage)11。所述各級(jí)11具有輸入端子12和輸出端子13。這些級(jí)11被級(jí)聯(lián)連接。即，各級(jí)11的輸出端子13連接到下一個(gè)級(jí)的輸入端子12。此外，各級(jí)11具有2個(gè)時(shí)鐘輸入端子14、15。時(shí)鐘發(fā)生器22產(chǎn)生相位相互不同的3個(gè)時(shí)鐘信號(hào)C1、C2、C3。分別不同的組合的時(shí)鐘信號(hào)對(duì)被輸入到各級(jí)11的時(shí)鐘端子14、15，并且各級(jí)11接收與其上下相鄰的級(jí)接收的時(shí)鐘信號(hào)對(duì)不同的時(shí)鐘信號(hào)對(duì)。這些時(shí)鐘脈沖C1、C2、C3和4個(gè)輸出脈沖的關(guān)系如圖21A所示。
如圖20B中所示，圖20A中示出的各級(jí)由多個(gè)TFT16-21組合構(gòu)成。
在圖20A和圖20B中所示的級(jí)11中，時(shí)間T0的節(jié)點(diǎn)P2的電平如圖21B所示為高電平，TFT11導(dǎo)通，級(jí)11的輸出端子13以低電壓VSS而偏置。
輸入脈沖被輸入到級(jí)11的輸入端子12，時(shí)鐘脈沖C3提供給時(shí)鐘端子15后，級(jí)1的TFT18、20和21同時(shí)處于導(dǎo)通狀態(tài)。因此，級(jí)11的節(jié)點(diǎn)P1的電壓值向與VDD-Vt相等的電壓值開(kāi)始為正。在此，Vt是TFT18的閾值電壓。因此，級(jí)11的TFT16被偏置。同時(shí)由于級(jí)11的TFT21處于導(dǎo)通狀態(tài)，故節(jié)點(diǎn)P2變成L0電平。
級(jí)11的節(jié)點(diǎn)P2為L(zhǎng)0電平時(shí)，級(jí)11的TFT17為截止?fàn)顟B(tài)，但是由于級(jí)11的時(shí)鐘脈沖C1為L(zhǎng)0電平，故級(jí)11的輸出端子13仍然是L0電平。Hi電平的時(shí)鐘脈沖C1被輸入到級(jí)11的時(shí)鐘端子14時(shí)，級(jí)11的TFT16已經(jīng)被Hi電平預(yù)充電，而且級(jí)11的節(jié)點(diǎn)P1通過(guò)柵極/漏極的固有雜散電容而升壓。從而，級(jí)11的輸出端子13可追蹤時(shí)鐘信號(hào)C1。因此，通過(guò)該輸出脈沖將顯示裝置的選擇線(柵極線)充電到所期望的電壓，接著，Hi電平的輸入脈沖被提供給后續(xù)級(jí)。
接下來(lái)，說(shuō)明液晶顯示裝置的對(duì)置電極的反向驅(qū)動(dòng)。
圖19中所顯示器件基板101被組合成對(duì)置基板，通過(guò)這些顯示器件基板1010和對(duì)置基板之間夾持有電光元件，從而構(gòu)成液晶顯示裝置的顯示區(qū)域110。
所述顯示區(qū)域110中形成的像素如圖22A中所示，具有用于進(jìn)行開(kāi)關(guān)作用的TFT1800、數(shù)據(jù)線1011、柵極線1010、存儲(chǔ)雜散電容(storage straycapacitance)1802、公共線1801、電光元件(液晶)1004和對(duì)置電極1002。圖22A中示出的開(kāi)關(guān)TFT1800由NMOS TFT構(gòu)成。
所述顯示區(qū)域110的柵極線1010，即各柵極線G1、G2、…、Gn-1、Gn上施加的電壓如圖22所示，具有時(shí)間差并且按順序變?yōu)镠i電平。柵極線1010的電壓變?yōu)镠i電壓后，開(kāi)關(guān)TFT1800變?yōu)閷?dǎo)通狀態(tài)，數(shù)據(jù)線1011和存儲(chǔ)雜散電容1802的節(jié)點(diǎn)A變成導(dǎo)通狀態(tài)，數(shù)據(jù)線1011的電壓施加到節(jié)點(diǎn)A，即寫入數(shù)據(jù)。此時(shí)，如圖22B所示，公共線1801和對(duì)置電極1002的電位差Vcom由于全部柵極線而相等。此時(shí)，節(jié)點(diǎn)A和對(duì)置電極1002的電壓差是施加到液晶1004上的電壓。由于液晶1004的透過(guò)率隨所述電壓而不同，所以通過(guò)控制所述電壓而將液晶1004作為顯示元件發(fā)揮功能。此外，如圖22B中所示，關(guān)于所述電位差Vcom的電平，在每個(gè)相鄰的柵極線1010Hi電平和L0電平間倒相，進(jìn)而，每幀反向。與恒定地驅(qū)動(dòng)所述電壓差Vcom的電平的情況相比，如上所述使所述電壓差的電平反向的情況存在實(shí)現(xiàn)數(shù)據(jù)線1011的電壓振幅變小的優(yōu)點(diǎn)。
雖然在上述說(shuō)明中對(duì)TFT基板結(jié)構(gòu)進(jìn)行了說(shuō)明，但為了驅(qū)動(dòng)TFT基板的像素，驅(qū)動(dòng)電路是必需的。因此，為了不妨礙TFT基板的功能且在TFT基板中安裝驅(qū)動(dòng)電路，就存在驅(qū)動(dòng)電路與TFT基板的位置關(guān)系的問(wèn)題。
在液晶顯示裝置中，TFT基板與對(duì)置基板被相對(duì)且平行地配置，并且在所述兩基板間填充液晶。因此，為了在所述兩基板間封裝液晶，而需要由密封件(seal)對(duì)TFT基板與對(duì)置基板的周邊部的兩基板的間隙進(jìn)行密封。
在圖23A中示出了TFT基板與驅(qū)動(dòng)電路的位置關(guān)系的一例子(專利文獻(xiàn)3)。在圖23中，301是元件基板(TFT基板)、302是對(duì)置基板、303是密封區(qū)域(密封)、304是驅(qū)動(dòng)電路、311是對(duì)置電極、312是取向膜、313是像素驅(qū)動(dòng)晶體管、314是像素電極、315是與像素電極接觸的孔、317是布線、319是透明有機(jī)絕緣膜、321是間隙劑。
在專利文獻(xiàn)3中，驅(qū)動(dòng)電路304形成在元件基板301上并且在密封元件基板301和對(duì)置基板302的間隙的密封區(qū)域303的內(nèi)側(cè)設(shè)置。
此外，在圖23B中示出了另一個(gè)例子(專利文獻(xiàn)4)。在圖中，17、18是玻璃基板，19是像素電極，20是薄膜晶體管，21是柵極線驅(qū)動(dòng)電路(驅(qū)動(dòng)電路)，22是漏極線驅(qū)動(dòng)電路(驅(qū)動(dòng)電路)，23、25是取向膜，26是密封部件，28是液晶，G1是柵極線。
在圖23B中，柵極線驅(qū)動(dòng)電路21在密封部件26附近形成，其一部分被密封部件26覆蓋，其余部分在密封部件26內(nèi)側(cè)即液晶28側(cè)突出形成。
此外，在圖23C中示出了另一個(gè)例子(專利文獻(xiàn)5)。在圖23C中，201是元件基板，203是驅(qū)動(dòng)電路，206是密封件，207是對(duì)置基板，209是液晶，210是像素電極。
在圖23C中，驅(qū)動(dòng)電路203在密封件206的寬度區(qū)域內(nèi)形成。
此外，在圖23D中示出了另一個(gè)例子(專利文獻(xiàn)6)。在圖23D中，101是玻璃基板(TFT基板)，102是像素TFT，103是驅(qū)動(dòng)器，106是像素電極，107是對(duì)置基板，108是粘接劑，109是對(duì)置電極。
在圖23D中，粘接劑108相當(dāng)于密封玻璃基板101與對(duì)置基板107的間隙的密封件，驅(qū)動(dòng)器103在比粘接劑108外側(cè)形成。
接下來(lái)，用圖24A和圖24B來(lái)說(shuō)明對(duì)置基板的對(duì)置電極的結(jié)構(gòu)和接觸結(jié)構(gòu)。
如圖24A和圖24B所示，電光裝置在TFT陣列基板10和對(duì)置基板20之間被封入液晶層50，并且TFT陣列基板10和對(duì)置基板20之間的周邊部間隙被在像素顯示區(qū)域10周邊的密封區(qū)域中設(shè)置的密封件52密封。密封件52用于粘合兩基板，由例如紫外線硬化樹脂、熱硬化樹脂等構(gòu)成，在制造工藝中通過(guò)將其涂敷在TFT陣列基板10上后，通過(guò)紫外線照射、加熱等硬化而成。此外，如果相應(yīng)的電光裝置是投影儀用的以小型進(jìn)行放大顯示的電光裝置，也可以在密封件52中散布用于使兩基板間的距離(基板間間隙)為規(guī)定值的玻璃纖維或玻璃泡等間隙材料(襯墊)?；蛘?，如果相應(yīng)的電光裝置是液晶顯示器或液晶電視這樣的以大型進(jìn)行等倍顯示的電光裝置，這些間隙材料也可以包含在液晶層50中。
與配置密封件52的密封區(qū)域的內(nèi)側(cè)平行地，在對(duì)置基板20上設(shè)置對(duì)像素顯示區(qū)域10的框架(frame)區(qū)域進(jìn)行規(guī)定的第1遮光膜53。在配置密封件52的密封區(qū)域的外側(cè)周邊區(qū)域中，沿著TFT陣列基板10的一邊設(shè)置數(shù)據(jù)線驅(qū)動(dòng)電路101和外部電路連接端子102，沿著與該一邊相鄰的二邊設(shè)置掃描線驅(qū)動(dòng)電路104。進(jìn)一步地，在TFT陣列基板10剩余的一邊，設(shè)置用于對(duì)在像素顯示區(qū)域的兩側(cè)分別設(shè)置的二個(gè)掃描線驅(qū)動(dòng)電路104間進(jìn)行連接的多個(gè)布線105。此外，在對(duì)置基板20角部的至少一處，設(shè)置用于在TFT陣列基板10和對(duì)置基板20間進(jìn)行電導(dǎo)通的上下導(dǎo)通材料106。
在圖24B中，在TFT陣列基板10上，在像素切換用TFT和形成掃描線、數(shù)據(jù)線、雜散電容線等布線后的像素電極9a上，形成由聚酰亞胺系材料構(gòu)成的取向膜。另外，在對(duì)置基板20上，在形成對(duì)置電極21以外、還形成濾色器、第1遮光膜53等的最上層部分(在圖24[B]中位于最下的層)中，形成由聚酰亞胺系材料構(gòu)成的取向膜。這些成對(duì)的取向膜分別被如下述實(shí)施了取向處理，即在制造工藝中涂敷聚酰亞胺系材料且燒制后，在規(guī)定方向上使液晶層50中的液晶取向，并且對(duì)液晶賦予規(guī)定的預(yù)傾斜角。此外，液晶層50由混合了例如一種或多種向列液晶的液晶構(gòu)成并且處于在一對(duì)的取向膜間規(guī)定的取向狀態(tài)。
在此公知例中，如圖24A中所示，在俯視狀態(tài)下的由圍住密封件52下邊大部分的粗線表示的矩形區(qū)域中，如圖24B中所示，在密封件52和TFT基板陣列10之間形成由導(dǎo)體組成的屏蔽層80。特別地，屏蔽層80介于在TFT陣列基板10上形成的電信號(hào)線及其引出線以及取樣電路驅(qū)動(dòng)信號(hào)線、與在對(duì)置基板20上形成的對(duì)置電極20上所形成的對(duì)置電極21之間，并且使后者與前者電屏蔽而構(gòu)成。
專利文獻(xiàn)1特開(kāi)2004-46054號(hào)公報(bào)(第31-32頁(yè)，圖37、38)專利文獻(xiàn)2特許2836642號(hào)公報(bào)(第4頁(yè)，圖1-圖4)專利文獻(xiàn)3特許3208909號(hào)公報(bào)(第4頁(yè)，圖3(b))專利文獻(xiàn)4特許2893433號(hào)公報(bào)(第3頁(yè)，圖2)專利文獻(xiàn)5特許3413230號(hào)公報(bào)(第4頁(yè)，圖2(b))專利文獻(xiàn)6特許3410754號(hào)公報(bào)(第3頁(yè)，圖2)專利文獻(xiàn)7特開(kāi)2001-183696號(hào)公報(bào)(第10頁(yè)，圖1、2)下面說(shuō)明所述圖20那樣的在采用電光元件的顯示裝置中使用單溝道TFT的定時(shí)電路時(shí)的問(wèn)題。通常，顯示裝置如圖23所示，對(duì)向設(shè)置二個(gè)基板。即，在制作有所述定時(shí)電路的基板對(duì)面存在對(duì)置基板。制作有定時(shí)電路的基板和對(duì)置基板之間的結(jié)構(gòu)因其定時(shí)電路的制作的位置不同而有所不同。
例如，在圖23A中的驅(qū)動(dòng)電路304的上面，存在液晶材料和間隙材料321等，并且進(jìn)一步在其上存在對(duì)置電極311。即，若著眼于存在驅(qū)動(dòng)電路304的節(jié)點(diǎn)，則驅(qū)動(dòng)電路304在與對(duì)置電極311之間夾持著液晶、或液晶和間隙材料321，并且由驅(qū)動(dòng)電路304和對(duì)置電極的夾層結(jié)構(gòu)形成雜散電容。
此外，圖23B中的柵極線驅(qū)動(dòng)電路21的一部分被密封件26覆蓋，剩余的部分被液晶28覆蓋，并且對(duì)向設(shè)置公共電極24。柵極線驅(qū)動(dòng)電路21和公共電極24的夾層結(jié)構(gòu)因柵極線驅(qū)動(dòng)電路21的有無(wú)有所不同，形成雜散電容。
此外，圖23C中的驅(qū)動(dòng)電路203被密封件206覆蓋，并且驅(qū)動(dòng)電路203和公共電極218對(duì)向設(shè)置。
圖23C中所示的密封件206具有導(dǎo)電性，所述密封件206與圖中未示出的對(duì)置基板側(cè)的電極導(dǎo)通。如圖25所示，所述密封件206與作為TFT基板側(cè)電極的對(duì)置觸點(diǎn)1200導(dǎo)通。從圖25可以清楚看出，對(duì)置觸點(diǎn)1200與在其正下方的驅(qū)動(dòng)電路203的某節(jié)點(diǎn)分別作為電極，而形成夾持有層間膜207的雜散電容。
通過(guò)上述說(shuō)明，圖23A所示的對(duì)置電極311、圖23B所示的公共電極24、圖23C所示的導(dǎo)電性密封件206與圖23A所示的驅(qū)動(dòng)電路304、圖23B所示的柵極線驅(qū)動(dòng)電路21、圖23所示的驅(qū)動(dòng)電路203的節(jié)點(diǎn)，夾持作為電介質(zhì)的電光元件和密封件等從而形成雜散電容。
根據(jù)圖26A說(shuō)明所述雜散電容。如圖26A所示，驅(qū)動(dòng)電路的某節(jié)點(diǎn)N和對(duì)置電極1001，形成所述雜散電容的電極，并且在所述電極相互間存在的液晶、密封件等成為所述雜散電容的電介質(zhì)，所述電極間的距離和所述電介質(zhì)的介電常數(shù)是如圖26A所示的雜散電容C的參數(shù)。在圖26A中，在所述驅(qū)動(dòng)電路的節(jié)點(diǎn)N的電位為Vn的情況下，節(jié)點(diǎn)N為浮動(dòng)狀態(tài)時(shí)，隨著Vcom變化，Vn由如圖26B中示出的表示Vcom和Vn的電位的時(shí)序圖(timing chart)所示。即，與以從VH到VL的振幅進(jìn)行變化的Vcom相對(duì)，作為浮動(dòng)節(jié)點(diǎn)即節(jié)點(diǎn)N以從VH’到VL’進(jìn)行變化。
對(duì)于浮動(dòng)狀態(tài)的節(jié)點(diǎn)的電位因Vcom的變化而變化時(shí)的問(wèn)題，具體地舉出專利文獻(xiàn)2的公知例來(lái)說(shuō)明。參考圖20B和圖21B時(shí)，輸入為L(zhǎng)o電平的狀態(tài)時(shí)，TFT18為截止?fàn)顟B(tài)。此時(shí)，由于節(jié)點(diǎn)P2為關(guān)閉狀態(tài)，所以TFT19也同樣為截止?fàn)顟B(tài)。因此，此時(shí)節(jié)點(diǎn)P1由于為浮動(dòng)狀態(tài)，所以節(jié)點(diǎn)P1的電位與圖26B中的Vn同樣地變動(dòng)。由于節(jié)點(diǎn)P1的電位是施加到TFT16的柵極的電壓，所以節(jié)點(diǎn)P1的電位與設(shè)計(jì)值相比下降時(shí)，TFT16的電流驅(qū)動(dòng)能力降低。與此相對(duì)，節(jié)點(diǎn)P1的電位與設(shè)計(jì)值相比上升時(shí)，對(duì)TFT16施加必要以上的電壓。在前者情況下，由于到達(dá)輸出1的Hi電平的時(shí)間增加，引起電路動(dòng)作的延遲，所以導(dǎo)致動(dòng)作容限(operational margin)的降低。此外，在后者的情況下，由于TFT16的電壓·電流應(yīng)力(stress)而導(dǎo)致可靠性下降。
特別地，在專利文獻(xiàn)5中，所述雜散電容的形成位置，不是對(duì)置基板和TFT電路的節(jié)點(diǎn)對(duì)向的位置，而是利用于密封件及TFT基板的觸點(diǎn)的布線和TFT電路的節(jié)點(diǎn)對(duì)向的位置。因此，所述雜散電容的雜散電容值非常大。因此，由于上述改變量必然很大，所以問(wèn)題明顯。
此外，在使用由CMOS構(gòu)成的驅(qū)動(dòng)電路的情況，例如在如圖26C所示的時(shí)鐘控制倒相電路中，在NMOS晶體管N1和N2之間的節(jié)點(diǎn)N或PMOS晶體管P1和P2之間的節(jié)點(diǎn)P動(dòng)作上，存在浮動(dòng)的期間。因此，被認(rèn)為是由于與動(dòng)態(tài)電路的情況相同地浮動(dòng)節(jié)點(diǎn)的電位伴隨Vcom的改變而改變，從而與上述動(dòng)態(tài)電路相同，產(chǎn)生誤動(dòng)作，盡管不引起誤動(dòng)作但產(chǎn)生電路動(dòng)作容限降低和可靠性降低等。
在圖23D中，在粘接劑108外側(cè)配置有驅(qū)動(dòng)器103的結(jié)構(gòu)中，被認(rèn)為減小了上述的問(wèn)題。但是產(chǎn)生從粘接劑108的端部到玻璃基板101的端部為止的距離(框架)增大等其他問(wèn)題。顯示區(qū)域的框架的尺寸大的情況下，由于基板面積增大而引起成本增大，同時(shí)難以應(yīng)付近年來(lái)對(duì)顯示裝置小型化的要求。
此外，在圖24所示的結(jié)構(gòu)中，采用屏蔽層80解決雜散電容耦合的問(wèn)題。圖24所示的解決方案，是以布線部為對(duì)象的方案，而不是與液晶顯示裝置的驅(qū)動(dòng)電路有關(guān)的方案。此外，由于附加制作屏蔽層80的工藝，從而引起成本高的問(wèn)題。
因此，若在進(jìn)行對(duì)置電極的電位Vcom隨時(shí)間改變的動(dòng)作的顯示裝置中應(yīng)用上述現(xiàn)有技術(shù)，則會(huì)引起(一)驅(qū)動(dòng)電路的誤動(dòng)作、動(dòng)作容限的降低和可靠性降低，(二)框架的長(zhǎng)度增大，以及(三)高成本中任一個(gè)問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種高動(dòng)作容限·高可靠性·小框架·低成本的驅(qū)動(dòng)電路一體型有源矩陣型顯示裝置。
為了達(dá)到上述目的，本發(fā)明所涉及的顯示裝置，具有相對(duì)向配置的成對(duì)的基板；對(duì)所述成對(duì)的基板的外緣部的間隙進(jìn)行密封的導(dǎo)電性密封件；在由所述基板和所述密封件劃分的空間配置的電光元件；在所述一方的基板上形成且具有對(duì)所述電光元件進(jìn)行控制的多個(gè)像素的顯示區(qū)域；和控制所述像素的驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路的結(jié)構(gòu)是將受所述導(dǎo)電性密封件和所述驅(qū)動(dòng)電路之間形成的雜散電容的影響的電路元件，與所述導(dǎo)電性密封件分開(kāi)配置。
作為優(yōu)選方式，所述驅(qū)動(dòng)電路的結(jié)構(gòu)是將不受所述導(dǎo)電性密封件和所述驅(qū)動(dòng)電路之間形成的雜散電容的影響的電路元件，配置在所述導(dǎo)電性密封件的區(qū)域。
如上述說(shuō)明所述，根據(jù)本發(fā)明，由于將控制顯示區(qū)域的像素的驅(qū)動(dòng)電路中，受導(dǎo)電性密封件和驅(qū)動(dòng)電路之間形成的雜散電容的影響的電路元件，與所述導(dǎo)電性密封件分開(kāi)配置，所以例如即使發(fā)生對(duì)置電極的電壓變化，也可避免所述雜散電容對(duì)所述驅(qū)動(dòng)電路的影響，并且可確保高動(dòng)作容限·高可靠性。而且，由于是僅改變了所述電路元件相對(duì)于所述導(dǎo)電性密封件的位置關(guān)系的結(jié)構(gòu)，故可以得到低成本且將驅(qū)動(dòng)電路與基板一體化的結(jié)構(gòu)的有源矩陣型顯示裝置。
此外，由于所述驅(qū)動(dòng)電路采用的結(jié)構(gòu)是，將不受所述導(dǎo)電性密封件和所述驅(qū)動(dòng)電路之間形成的雜散電容影響的電路元件配置在所述導(dǎo)電性密封件的區(qū)域內(nèi)，從而可以根據(jù)需要最小限度地抑制為了形成所述驅(qū)動(dòng)電路而應(yīng)在所述基板的外緣部確保的空間，可以盡力縮小設(shè)置在基板上的框架的寬度尺寸，進(jìn)而可以使顯示裝置的尺寸小型化。


圖1示出了第1實(shí)施方式的顯示裝置，圖1A是俯視圖，圖1B是部分截面圖。
圖2是示出在第1實(shí)施方式中數(shù)據(jù)線驅(qū)動(dòng)電路的結(jié)構(gòu)的方塊圖。
圖3是示出在第1實(shí)施方式中傳送電路的結(jié)構(gòu)例的電路圖。
圖4是示出在第1實(shí)施方式中傳送電路的動(dòng)作的時(shí)序圖，圖4A是整體圖，圖4B是部分放大圖。
圖5是在第1實(shí)施方式中傳送電路的TFT基板上的位置說(shuō)明圖，圖5A是L大的情況，圖5B是L小的情況。
圖6是示出在第1實(shí)施方式中TFT基板的制造方法的說(shuō)明圖，工序按圖6A-圖6G的順序進(jìn)行。
圖7是示出在第2實(shí)施方式中傳送電路的結(jié)構(gòu)例的電路圖。
圖8是示出在第2實(shí)施方式中傳送電路的動(dòng)作的時(shí)序圖，圖8A是整體圖，圖8B是部分放大圖。
圖9是在第2實(shí)施方式中傳送電路的TFT基板上的位置說(shuō)明圖，圖9A是L大的情況，圖9B是L小的情況。
圖10是示出在第2實(shí)施方式中TFT基板的制造方法的說(shuō)明圖，工序按圖10A-圖10G的順序進(jìn)行。
圖11是示出在第3實(shí)施方式中傳送電路的結(jié)構(gòu)例的電路圖，圖11A是由倒相器等構(gòu)成的例子，圖11B是由TFT構(gòu)成的第一例，圖11C是由TFT構(gòu)成的第二例。
圖12A、12B是示出在第3實(shí)施方式中輸出電路的結(jié)構(gòu)例的電路圖，圖12A是由倒相器構(gòu)成的例子，圖12B是由TFT構(gòu)成的例子；圖12C在第3實(shí)施方式中傳送電路和輸出電路的TFT基板上的位置說(shuō)明圖。
圖13是示出在第3實(shí)施方式中TFT基板的制造方法的說(shuō)明圖，工序按圖13A-圖13H的順序進(jìn)行。
圖14示出了第4實(shí)施方式的顯示裝置，并且圖14A是部分截面圖，圖14B是部分俯視圖。
圖15示出了第5實(shí)施方式的顯示裝置，并且圖15A是俯視圖，圖15B是部分截面圖。
圖16示出了第6實(shí)施方式的顯示裝置，并且圖16A是俯視圖，圖16B是部分截面圖。
圖17示出了第7實(shí)施方式的顯示裝置，并且圖17A是俯視圖，圖17B是部分截面圖。
圖18示出了第18實(shí)施方式的顯示裝置，并且圖18A是俯視圖，圖18B是部分截面圖。
圖19A是示出現(xiàn)有的一般驅(qū)動(dòng)電路一體型液晶顯示裝置的顯示系統(tǒng)的結(jié)構(gòu)的方塊圖；圖19B是示出現(xiàn)有的DAC電路內(nèi)置式液晶顯示裝置的顯示系統(tǒng)的結(jié)構(gòu)的方塊圖。
圖20A及圖20B是示出公知例(專利文獻(xiàn)2)的結(jié)構(gòu)的電路圖。
圖21A及圖21B是示出公知例(專利文獻(xiàn)2)的動(dòng)作的時(shí)序圖。
圖22A是示出一般液晶顯示裝置中像素的構(gòu)成的電路圖；圖22B是示出一般液晶顯示裝置中像素的動(dòng)作的時(shí)序圖。
圖23是公知例的液晶顯示裝置的結(jié)構(gòu)的截面圖，圖23A示出了專利文獻(xiàn)3、圖23B示出了專利文獻(xiàn)4、圖23C示出了專利文獻(xiàn)5、圖23D示出了專利文獻(xiàn)6。
圖24示出了公知例(專利文獻(xiàn)7)的顯示裝置，圖24A是俯視圖，圖24B是截面圖。
圖25是關(guān)于專利文獻(xiàn)5的公知例的課題的說(shuō)明圖。
圖26示出現(xiàn)有技術(shù)，圖26A是表示驅(qū)動(dòng)電路和對(duì)置電極的關(guān)系的模式圖，圖26B是表示Vcom和Vn電位的時(shí)序圖，圖26C是時(shí)鐘控制倒相電路的電路圖。
圖中10-TFT基板；11-密封件；11a-第1密封件；11b-第2密封件；12-柵極線驅(qū)動(dòng)電路；13-數(shù)據(jù)線驅(qū)動(dòng)電路；14-像素陣列；15-柵極線；16-數(shù)據(jù)線；17-對(duì)置觸點(diǎn)(counter contact)；18-端子墊；19-對(duì)置基板；20-電光元件；21-對(duì)置電極；22-時(shí)鐘信號(hào)線；23-傳送電路(transfercircuit)；24-輸出電路；30-玻璃基板；31-氧化硅膜；32-非晶硅；32’-多晶硅膜；33-光致抗蝕劑膜；35-柵電極；37-層間膜；38-接觸孔；39-電極層；40-基板間間隙控制機(jī)構(gòu)。
具體實(shí)施例方式
下面，根據(jù)

本發(fā)明的實(shí)施方式。
(實(shí)施方式1)根據(jù)本發(fā)明的實(shí)施方式1的顯示裝置如圖1A和圖1B所示，TFT基板10和對(duì)置基板19相對(duì)地設(shè)置。在所述TFT基板10的內(nèi)側(cè)形成像素陣列14，在所述對(duì)置基板19的內(nèi)側(cè)形成對(duì)置電極21，所述TFT基板10的像素陣列14和所述對(duì)置基板109的對(duì)置電極21相對(duì)向。在所述像素陣列14的外側(cè)位置，所述TFT基板10和所述對(duì)置基板21周緣的間隙通過(guò)框形密封件11而密封。如圖1B中所示，所述TFT基板10的端部，為了形成后述的柵極線驅(qū)動(dòng)電路12，而突出到所述密封件11的外側(cè)，所述對(duì)置基板9的端部以與該突出的所述TFT基板10端部的尺寸吻合的方式，也同樣地突出到所述密封件11的外側(cè)。
在所述TFT基板10上，數(shù)據(jù)線驅(qū)動(dòng)電路13形成在像素陣列14的外側(cè)區(qū)域，所述像素陣列14的像素和所述數(shù)據(jù)線驅(qū)動(dòng)電路13通過(guò)數(shù)據(jù)線16連接。所述數(shù)據(jù)線驅(qū)動(dòng)電路13是通過(guò)數(shù)據(jù)線16向所述像素陣列14的像素提供視頻信號(hào)的電路。
如圖1B所示，在通過(guò)所述TFT基板10和所述對(duì)置基板19以及所述密封件11劃分的空間內(nèi)填充有電光元件20。所述電光元件20可以是例如通過(guò)在像素陣列14和對(duì)置電極21之間施加的電場(chǎng)而改變自身透過(guò)率的元件(例如液晶)，可以是通過(guò)在像素陣列14和對(duì)置電極21之間施加的電場(chǎng)改變發(fā)光強(qiáng)度的元件(例如EL)，也可以是通過(guò)像素陣列14中流過(guò)電流而發(fā)光的元件(例如LED)。
在圖1B中，所述密封件11作為對(duì)TFT基板10和對(duì)置基板19之間的基板間隙進(jìn)行規(guī)定的間隙調(diào)整機(jī)構(gòu)而發(fā)揮功能。所述密封件11不限于圖1B中所示的結(jié)構(gòu)。即，也可以是在構(gòu)成所述密封件11的樹脂內(nèi)，混入對(duì)TFT基板10和對(duì)置基板19的間隔進(jìn)行規(guī)定的金屬片等的間隙調(diào)整機(jī)構(gòu)的結(jié)構(gòu)。此外，可以向構(gòu)成所述密封件11的樹脂中混入導(dǎo)電粒子而具有導(dǎo)電性，在密封件11的區(qū)域外設(shè)置傳送電極的情況下，也可以不含有該粒子。
接著，說(shuō)明本發(fā)明實(shí)施方式1的特征即柵極線驅(qū)動(dòng)電路12。所述柵極線驅(qū)動(dòng)電路12是用于對(duì)所述像素陣列的像素進(jìn)行控制的驅(qū)動(dòng)電路之一，并且是經(jīng)由所述柵極線15而控制所述像素陣列14用的電路。如圖1B中所示，在所述TFT基板10上，通過(guò)圍住像素陣列14的周邊部而形成絕緣膜10a。圖1B中所示的所述密封件11具有導(dǎo)電性，如圖1B中所示，其一端接觸對(duì)置電極21，另一端接觸絕緣膜10a，并且介于TFT基板10和對(duì)置基板21之間。
所述柵極線15在TFT基板10上形成，而且由絕緣膜10a覆蓋，其一端與所述像素陣列20連接，其另一端延伸到所述密封件11的寬度方向(圖1B的左右方向)的中途。在所述絕緣膜10a中，在厚度方向上形成對(duì)置觸點(diǎn)17，所述對(duì)置觸點(diǎn)17連接所述導(dǎo)電性密封件11和所述柵極線15。端子墊18被用于與使用了例如撓性電纜的外部器件之間的電連接，并且與提供柵極線驅(qū)動(dòng)電路12、數(shù)據(jù)線驅(qū)動(dòng)電路13和像素陣列14所需的控制信號(hào)或電源電壓等的電布線(圖中未示出)連接。
在TFT基板10上，所述柵極線驅(qū)動(dòng)電路12在所述柵極線15延伸的位置上形成，并且被所述絕緣膜10a覆蓋。
所述柵極線驅(qū)動(dòng)電路12具有包括受雜散電容的影響而具有變成浮動(dòng)狀態(tài)的期間的節(jié)點(diǎn)A的電路元件12a；和包括不受雜散電容影響的節(jié)點(diǎn)B的電路元件12b。
在此，在本發(fā)明的實(shí)施方式1中，將包括受雜散電容影響而具有變成浮動(dòng)狀態(tài)的期間的節(jié)點(diǎn)A的電路元件12a，設(shè)置在所述密封件11的外側(cè)而形成，即盡力抑制所述電路元件12a和所述密封件11的重疊程度，使所述電路元件12a與所述密封件11絕對(duì)隔離而形成。包括所述剩下的節(jié)點(diǎn)B的電路元件12b采用的是即使受到雜散電容的影響電壓值也保持在設(shè)計(jì)值范圍內(nèi)的電路結(jié)構(gòu)，所述電路元件12b在所述密封件11的寬度方向范圍內(nèi)而形成。所述浮動(dòng)狀態(tài)是指受到雜散電容影響而使電壓值逸出設(shè)計(jì)值范圍而改變的狀態(tài)。
所述柵極線驅(qū)動(dòng)電路12具有由密封件11覆蓋的電路元件12b和位于密封件11外側(cè)的電路元件12a。由于在所述柵極線驅(qū)動(dòng)電路12、和與所述對(duì)置基板19的對(duì)置電極21連接的導(dǎo)電性密封件11之間，存在絕緣膜10a，所以形成以所述柵極線驅(qū)動(dòng)電路12和所述導(dǎo)電性密封件11作為電極的雜散電容。
在本發(fā)明的實(shí)施方式1中，所述柵極線驅(qū)動(dòng)電路12的電路元件12a，在所述密封件11的外側(cè)，即未被所述密封件11覆蓋的區(qū)域形成。余下的電路元件12b在由所述密封件11覆蓋的區(qū)域形成。此外，所述余下的電路元件12b也可在所述密封件11的外側(cè)形成。由此，關(guān)于所述電路元件12a，由于不存在成為所述電路元件12a對(duì)方的所述密封件11，所以所述電路元件12a的區(qū)域不存在所述雜散電容。因此，所述電路元件12a不受所述雜散電容的影響。而且，所述余下的電路元件12b由于不受到所述雜散電容的影響，所以即使與所述密封件11對(duì)置而在其間形成所述雜散電容，也不會(huì)發(fā)生問(wèn)題。
接下來(lái)，示出并詳細(xì)說(shuō)明所述電路元件12a和12b的具體例子。所述柵極線驅(qū)動(dòng)電路12如圖2中所示，考慮到其功能方面，由時(shí)鐘信號(hào)線22和傳送電路23的組合構(gòu)成。時(shí)鐘信號(hào)線22提供時(shí)鐘信號(hào)CLK1、CLK2以及根據(jù)圖3和圖4說(shuō)明的信號(hào)IN。如圖2中所示，時(shí)鐘信號(hào)線22向傳送電路23提供時(shí)鐘信號(hào)CLK1、CLK2。
如圖2中所示，向相鄰的傳送電路23提供不同的時(shí)鐘信號(hào)。具體而言，例如，向圖2的A和C的傳送電路23經(jīng)由時(shí)鐘信號(hào)線22以提供時(shí)鐘信號(hào)CLK1。此外，向圖2的B的傳送電路23經(jīng)由時(shí)鐘信號(hào)線22以提供時(shí)鐘信號(hào)CLK2。此外，所述信號(hào)IN是通過(guò)從時(shí)鐘信號(hào)線22向傳送電路23被順序傳送，而以激活狀態(tài)順序控制傳送電路23的信號(hào)。傳送電路23受到所述時(shí)鐘信號(hào)線22的信號(hào)而被控制，并且是具有以下功能的電路以A→B→C的順序向其他傳送電路23傳送控制信號(hào)(圖3的信號(hào)N+1)；以及發(fā)生使所述像素陣列14像素有源的信號(hào)并向柵極線15提供該信號(hào)。在圖2中，所述控制信號(hào)如箭頭表示，模式地表示了向A→B→C傳送的狀態(tài)。
如圖3中所示，傳送電路23由NMOS型薄膜晶體管N1-N6構(gòu)成。并且，所述傳送電路23是相當(dāng)于所述柵極線驅(qū)動(dòng)電路12的電路元件12a和電路元件12b的電路。所述電路元件12a是包括薄膜晶體管N1、N2和位于薄膜晶體管N1的源極與薄膜晶體管N2的漏極的連接點(diǎn)處的節(jié)點(diǎn)A的電路結(jié)構(gòu)。所述電路元件12b是包括薄膜晶體管N3、N4、N5、N6和位于薄膜晶體管N4的漏極和薄膜晶體管N3的源極的連接點(diǎn)處的節(jié)點(diǎn)B的電路結(jié)構(gòu)。
所述傳送電路23的輸出信號(hào)被輸出到柵極線15。圖3中的信號(hào)IN對(duì)應(yīng)于所述信號(hào)IN，通過(guò)圖4A中示出的信號(hào)IN來(lái)表示其具體的內(nèi)容。在圖3中的信號(hào)N+1對(duì)應(yīng)于從其它驅(qū)動(dòng)電路23輸出的所述控制信號(hào)。此外，圖4A中的VH和VL，分別表示Hi電平和Lo的電壓。此外，Vcom表示對(duì)置電極21的電位。
接下來(lái)，關(guān)于所述柵極線驅(qū)動(dòng)電路12的電路元件12a和12b，即構(gòu)成傳送電路23的薄膜晶體管N1、N6和節(jié)點(diǎn)A、B、與在圖1B中示出的密封件11的相對(duì)位置，采用圖5進(jìn)行說(shuō)明。
在圖5A和圖5B中，所述柵極線驅(qū)動(dòng)電路12的電路元件12a形成在所述密封件11的外側(cè)，即不被所述密封件11覆蓋的區(qū)域。具體而言，在圖5A中，包括薄膜晶體管N1、N2和位于薄膜晶體管N1的源極與薄膜晶體管N2的漏極的連接點(diǎn)處的節(jié)點(diǎn)A的電路元件12a，形成在所述密封件11的外側(cè)。而且同樣地，包括薄膜晶體管N3、N4、N5、N6和位于薄膜晶體管N4的漏極與薄膜晶體管N3的源極的連接點(diǎn)處的節(jié)點(diǎn)B的電路元件12b也形成在所述密封件11的外側(cè)。即，在圖5A中，所述柵極線驅(qū)動(dòng)電路12的電路元件12a和12b的任何一個(gè)都不與所述導(dǎo)電性密封件11對(duì)置，在所述電路元件12a和12b與所述導(dǎo)電性密封件11之間不形成雜散電容。
在圖5B中，包括薄膜晶體管N1、N2和位于薄膜晶體管N1的源極和薄膜晶體管N2的漏極的連接點(diǎn)處的節(jié)點(diǎn)A的電路元件12a，形成在所述密封件11的外側(cè)。而且，包括薄膜晶體管N3、N4、N5、N6和位于薄膜晶體管N4的漏極與薄膜晶體管N3的源極的連接點(diǎn)處的節(jié)點(diǎn)B的所述電路元件12b，形成在所述密封件11的區(qū)域內(nèi)。即，在圖5B中，所述柵極線驅(qū)動(dòng)電路12的電路元件12a不與所述導(dǎo)電性密封件11對(duì)置，在所述電路元件12a與所述導(dǎo)電性密封件11之間不形成雜散電容。而所述電路元件12b與所述導(dǎo)電性密封件11對(duì)置，在所述電路元件12b與所述導(dǎo)電性密封件11之間形成雜散電容。
接下來(lái)，采用圖1、圖3、圖4說(shuō)明本發(fā)明實(shí)施方式1所涉及的顯示裝置的動(dòng)作。向圖1A的端子墊18輸入來(lái)自圖中未示出的外部機(jī)器的控制信號(hào)，通過(guò)輸入所述控制信號(hào)，向數(shù)據(jù)線驅(qū)動(dòng)電路13、柵極線驅(qū)動(dòng)電路12順序傳送外部機(jī)器的時(shí)鐘信號(hào)，來(lái)控制像素陣列14的像素，。
具體而言，數(shù)據(jù)線驅(qū)動(dòng)電路13根據(jù)來(lái)自外部機(jī)器的控制信號(hào)，通過(guò)數(shù)據(jù)線16向像素陣列14提供視頻信號(hào)。此外，柵極線驅(qū)動(dòng)電路12與柵極線驅(qū)動(dòng)電路13同樣，根據(jù)來(lái)自外部機(jī)器的控制信號(hào)向數(shù)據(jù)線15提供用于控制像素陣列14的視頻信號(hào)。像素陣列14收到來(lái)自柵極線驅(qū)動(dòng)電路12的控制信號(hào)，并且根據(jù)由數(shù)據(jù)線驅(qū)動(dòng)電路13提供的視頻信號(hào)進(jìn)行顯示動(dòng)作。
參照?qǐng)D3和圖4說(shuō)明傳送電路23的動(dòng)作。首先，說(shuō)明初級(jí)的傳送電路23(圖2中的A)。圖4A中所示的時(shí)鐘信號(hào)CLK1通過(guò)時(shí)鐘信號(hào)線22被提供給初級(jí)的傳送電路23。
在上述狀態(tài)中，在時(shí)間T1，信號(hào)IN為Hi時(shí)，圖3中所示的節(jié)點(diǎn)A的電壓基于圖3的TFT N2而上升至電壓(VH-Vt)的電平，圖3中所示的節(jié)點(diǎn)B的電壓基于圖3的TFT N3而下降至電壓VL的電平。所述Vt是圖3的TFT N2的閾值電壓。
若時(shí)間從T1經(jīng)過(guò)至T2，則在時(shí)間T2，信號(hào)IN為L(zhǎng)o、時(shí)鐘信號(hào)CLK1為Hi時(shí)，圖3的TFT N2和N3為非導(dǎo)通，圖3中示出的節(jié)點(diǎn)A和B都處于浮動(dòng)狀態(tài)。在此狀態(tài)，由于圖3的TFT N5的柵極和源極電壓分別為電壓VL的電平(Vgs＝0V)，所以圖3的TFT N5為非導(dǎo)通狀態(tài)。在此，如以往那樣，在所述電路元件12a被所述導(dǎo)電密封件11覆蓋的情況下，因?yàn)闀r(shí)鐘信號(hào)CLK1為Hi，所以通過(guò)圖3的TFT N6的柵極電容、與在電路元件12b與所述導(dǎo)電性密封件11之間形成的雜散電容的電容耦合，節(jié)點(diǎn)A的電壓從VH電平進(jìn)一步只上升電壓Vb。因此，最終來(lái)自柵極線驅(qū)動(dòng)電路12的輸出信號(hào)的振幅達(dá)到VDD。
關(guān)于次級(jí)以后，作為輸入到次級(jí)傳送電路23的圖3的信號(hào)IN，通過(guò)輸入前級(jí)的傳送電路23的輸出信號(hào)，則所述次級(jí)的傳送電路變?yōu)榧せ顮顟B(tài)，并進(jìn)行與所述初級(jí)的傳送電路23相同的動(dòng)作。這樣，在多個(gè)傳送電路23相互之間順次傳送信號(hào)的同時(shí)，向各柵極線15提供輸出信號(hào)。
在圖4A中，在所述電路元件12a和12b為浮動(dòng)狀態(tài)，即節(jié)點(diǎn)A和節(jié)點(diǎn)B為浮動(dòng)狀態(tài)的期間(T2-T3)，如現(xiàn)有例那樣，在所述電路元件12a被所述導(dǎo)電性密封件11覆蓋的情況下，對(duì)置電極21的電壓Vcom為Hi或Lo時(shí)，所述電路元件12a中包含的節(jié)點(diǎn)A的電壓如圖4B所示，分別變化為電壓Vb1或Vb2的電平。此時(shí)，在包括節(jié)點(diǎn)A的所述電路元件12a和所述導(dǎo)電性密封件11之間形成的雜散電容的電容值越大，所述電壓的變化值越大。
此外，如圖4B中所示，在節(jié)點(diǎn)A的電壓減小到電壓Vb1的電平的情況下，由于向圖3的TFTN6的柵極施加的電壓值減小到設(shè)計(jì)值以下，所以圖3的TFTN6的電流驅(qū)動(dòng)能力下降，并且電路的動(dòng)作容限下降。此外，如圖4B中所示，在節(jié)點(diǎn)A的電壓增加到電壓Vb2的電平的情況下，由于圖3的TFTN6的柵極施加電壓增加到設(shè)計(jì)值以上，所以圖3的TFTN6的電壓電流應(yīng)力增大，可靠性降低。所述電路元件12b中包含的節(jié)點(diǎn)B的情況，與所述節(jié)點(diǎn)A不同，由于其電壓的變動(dòng)是在電源電壓范圍內(nèi)的動(dòng)作，因此與節(jié)點(diǎn)A相比對(duì)電路動(dòng)作的影響小。
根據(jù)上述說(shuō)明，如現(xiàn)有例子那樣，在所述電路元件12a由所述導(dǎo)電性密封件11覆蓋的情況下，通過(guò)對(duì)置電極21的電壓變化，由于成為浮動(dòng)狀態(tài)的節(jié)點(diǎn)A的電位也變化，所以引起電路的動(dòng)作容限和可靠性降低。
為了應(yīng)對(duì)上述問(wèn)題，在圖5A中示出的例子中，本實(shí)施方式的柵極線驅(qū)動(dòng)電路12，在所述導(dǎo)電性密封件11的外側(cè)配置包括節(jié)點(diǎn)A的所述電路元件12a。由此，所述電路元件12a不與所述導(dǎo)電性密封件11對(duì)置，不形成所述雜散電容，不會(huì)受到所述雜散電容的影響。因此，同樣在對(duì)置電極21發(fā)生電壓變化的情況下，包括所述節(jié)點(diǎn)A的所述電路元件12a的電壓變化，也可控制到圖4B中所示的電壓Vb1的電平以下，并且可抑制動(dòng)作容限和可靠性的降低。
此外，在圖5B中示出的例子中，在所述導(dǎo)電性密封件11的外側(cè)形成受所述雜散電容影響的包括節(jié)點(diǎn)A的所述電路元件12a，避免在所述電路元件12a和所述導(dǎo)電性密封件11之間形成所述雜散電容。此外，包括所述節(jié)點(diǎn)B的所述電路元件12b形成在所述導(dǎo)電性密封件11的區(qū)域內(nèi)，在所述電路元件12b與所述導(dǎo)電性密封件11之間形成所述雜散電容。但是，如上述說(shuō)明，所述電路元件12b內(nèi)包括的所述節(jié)點(diǎn)B，即使存在浮動(dòng)狀態(tài)期間，由于所述雜散電容的存在，也不會(huì)受到對(duì)置電極21的電壓變化的影響。
此外，由于如圖5B中所示，將包括所述節(jié)點(diǎn)B的所述電路元件12b后退形成到所述導(dǎo)電性密封件11的區(qū)域，所以具有圖5A中不能得到的優(yōu)點(diǎn)。即，在圖5A的情況下，所述電路元件12a和所述電路元件12b兩者都位于所述導(dǎo)電性密封件11的外側(cè)而形成，其突出量為L(zhǎng)1。與此相對(duì)，在圖5B所示的情況下，由于僅所述電路元件12a位于所述導(dǎo)電性密封件11的外側(cè)，所述電路元件12b后退形成到所述導(dǎo)電性密封件11的區(qū)域內(nèi)，所以所述電路元件12a的突出量為L(zhǎng)2。比較圖5A和圖5B可知，突出量L1、L2由于具有L1＞L2的關(guān)系，所以具有可縮小所述密封件11的外側(cè)位置在所述TFT基板10和所述對(duì)置基板19的外周緣必須確保的框架的寬度尺寸，進(jìn)而可有助于顯示裝置的尺寸的小型化的優(yōu)點(diǎn)。
接下來(lái)，說(shuō)明本發(fā)明的實(shí)施方式1所涉及的顯示裝置的制造方法。圖6示出了在玻璃基板上通過(guò)多晶硅TFT技術(shù)制造由NMOS TFT構(gòu)成的TFT基板10的過(guò)程。
首先，如圖6A中所示，在玻璃基板30上形成氧化硅膜31后，在所述氧化硅膜31上生長(zhǎng)非晶硅32。所述氧化硅膜31，是通過(guò)介于玻璃基板30和非晶硅32之間，用于減輕玻璃基板30對(duì)非晶硅32的影響的層。其次，采用受激準(zhǔn)分子激光器進(jìn)行退火，使非晶硅32多晶硅化。
接下來(lái)如圖6B中所示，通過(guò)光致抗蝕劑和蝕刻工藝，圖案化所述非晶硅32，在所述氧化硅膜31上形成多晶硅膜32’。進(jìn)一步如圖6C中所示，在正面涂敷光致抗蝕劑并曝光后，進(jìn)行圖案化而形成光致抗蝕劑33。接著，通過(guò)摻雜磷(P)，形成n溝道的源極和漏極區(qū)域。
接下來(lái)如圖6D中所示，在基板整個(gè)面上生成膜厚例如90nm的氧化硅膜34后，生長(zhǎng)例如由微晶體硅(μ-c-Si)和硅化鎢(WSi)構(gòu)成的層，通過(guò)圖案化形成柵電極35。
接下來(lái)，如圖6E中所示，將由氧化硅膜或氮化硅膜形成的層間膜37層疊，如圖6F中所示，在所述層間膜37中形成接觸孔38。
接下來(lái)如圖6G中所示，例如由噴鍍法形成由鋁或鉻等形成的電極層，圖案化所述電極層，并且以通過(guò)接觸孔38連接到電極35的狀態(tài)來(lái)形成電極層39。
經(jīng)過(guò)以上處理，像素陣列14的NMOS TFT、數(shù)據(jù)線驅(qū)動(dòng)電路15的NMOS TFT和柵極線驅(qū)動(dòng)電路12的NMOS TFT，形成浮動(dòng)的雜散電容。此時(shí)，如圖1B、圖5A和圖5B所示，在本發(fā)明的實(shí)施方式中，在柵極線驅(qū)動(dòng)電路12內(nèi)，在橫向上向后續(xù)工序形成的密封件11的位置的外側(cè)錯(cuò)開(kāi)距離L而形成圖1B中所示的電路元件12a的節(jié)點(diǎn)A(參考圖5A、圖5B)。因此，在后續(xù)工序中形成所述密封件11時(shí)，如圖5A和圖5B中所示，節(jié)點(diǎn)A位于密封件11的外側(cè)。
此外，在本實(shí)施方式中，在多晶硅膜32’的形成中使用受激準(zhǔn)分子激光器，但是也可以使用其它的激光器例如連續(xù)振蕩的CW激光器等，也可以使用基于熱處理的固層生長(zhǎng)。因此，通過(guò)圖6中所示的處理，在玻璃基板30通過(guò)多晶硅形成TFT基板10。此外，作為TFT基板10的制作過(guò)程的優(yōu)點(diǎn)，是可以在大面積基板上實(shí)施高密度布線。這有助于實(shí)現(xiàn)具有高精密的像素陣列14的顯示裝置。
接下來(lái)，是對(duì)置基板19的制作過(guò)程，如圖1B中所示，采用在對(duì)置基板19上層疊對(duì)置電極21的結(jié)構(gòu)。但是，實(shí)際上，在濾色器和電光元件20采用液晶材料的情況，層疊取向膜等。
制作TFT基板10和對(duì)置基板19后，進(jìn)入到重疊的工藝。優(yōu)選密封件11通過(guò)由絲網(wǎng)印刷或分配器等涂敷密封備料中含有金屬材料的備料，在此基礎(chǔ)上粘合TFT基板10和對(duì)置基板19。通過(guò)所述工藝，可制作第1實(shí)施方式的顯示裝置。
(實(shí)施方式2)在圖3-圖5示出的實(shí)施方式1中，使用NMOS TFT作為構(gòu)成柵極線驅(qū)動(dòng)電路12的傳送電路23的薄膜晶體管N1-N6，但是并不限于此。作為所述薄膜晶體管，也可以使用PMOS TFT。作為實(shí)施方式2說(shuō)明使用PMOSTFT的情況。
實(shí)施方式2所涉及的顯示裝置，作為構(gòu)成柵極線驅(qū)動(dòng)電路12的傳送電路23的薄膜晶體管，除了使用PMOS TFT的點(diǎn)外，其他的結(jié)構(gòu)與圖1A和圖1B所示的結(jié)構(gòu)相同。在實(shí)施方式2中，柵極線驅(qū)動(dòng)電路12的結(jié)構(gòu)與圖2中所示的結(jié)構(gòu)相同，在圖3所示的柵極線驅(qū)動(dòng)電路12的結(jié)構(gòu)中，作為薄膜晶體管P1-P6，使用如圖7所示的PMOS TFT這一點(diǎn)與實(shí)施方式1不同。
實(shí)施方式2所涉及的顯示裝置，由于作為所述傳送電路23的薄膜晶體管P1-P6，使用PMOS TFT這一點(diǎn)與實(shí)施方式1不同，所以采用圖7和圖8說(shuō)明實(shí)施方式2所涉及的顯示裝置的動(dòng)作。實(shí)施方式2所涉及的柵極線驅(qū)動(dòng)電路12的傳送電路23，如圖7所示，由PMOS型薄膜晶體管P1-P6的組合構(gòu)成。
如圖7中所示，傳送電路23由PMOS型薄膜晶體管P1-P6構(gòu)成。并且，所述傳送電路23是相當(dāng)于所述柵極線驅(qū)動(dòng)電路12的電路元件12a和電路元件12b的電路。所述電路元件12a是包括薄膜晶體管P1、P2和位于薄膜晶體管P1的源極與薄膜晶體管P2的漏極的連接點(diǎn)處的節(jié)點(diǎn)A的電路結(jié)構(gòu)。所述電路元件12b是包括薄膜晶體管P3、P4、P5、P6和位于薄膜晶體管P4的漏極與薄膜晶體管P3的源極的連接點(diǎn)處的節(jié)點(diǎn)B的電路結(jié)構(gòu)。
接下來(lái)采用圖9，對(duì)所述柵極線驅(qū)動(dòng)電路12的電路元件12a和12b，即構(gòu)成傳送電路23的薄膜晶體管P1、P6和節(jié)點(diǎn)A、B、與圖1B中示出的密封件11的相對(duì)位置進(jìn)行說(shuō)明。
在圖9A和圖9B中，所述柵極線驅(qū)動(dòng)電路12的電路元件12a形成在所述密封件11的外側(cè)，即形成在不被所述密封件11覆蓋的區(qū)域。具體而言，在圖9A中，包括薄膜晶體管P1、P2和位于薄膜晶體管P1的源極與薄膜晶體管P2的漏極的連接點(diǎn)處的節(jié)點(diǎn)A的電路元件12a，形成在所述密封件11的外側(cè)。而且同樣，包括薄膜晶體管P3、P4、P5、P6和位于薄膜晶體管P4的漏極和薄膜晶體管P3的源極的連接點(diǎn)處的節(jié)點(diǎn)B的電路元件12b，也形成在所述密封件11的外側(cè)。即，在圖9A中，所述柵極線驅(qū)動(dòng)電路12的電路元件12a和12b的任何一個(gè)都不與所述導(dǎo)電性密封件11對(duì)置，所述電路元件12a和12b與所述導(dǎo)電性密封件11之間不形成雜散電容。
在圖9B中，包括薄膜晶體管P1、P2和位于薄膜晶體管P1的源極和薄膜晶體管P2的漏極的連接點(diǎn)處的節(jié)點(diǎn)A的電路元件12a，形成在所述密封件11的外側(cè)。而且，包括薄膜晶體管P3、P4、P5、P6和位于薄膜晶體管P4的漏極和薄膜晶體管P3的源極的連接點(diǎn)處的節(jié)點(diǎn)B的電路元件12b，形成在所述密封件11的區(qū)域內(nèi)。即，在圖9B中，所述柵極線驅(qū)動(dòng)電路12的電路元件12a不與所述導(dǎo)電性密封件11對(duì)置，在所述電路元件12a與所述導(dǎo)電性密封件11之間不形成雜散電容。而所述電路元件12b與所述導(dǎo)電性密封件11對(duì)置，在所述電路元件12b與所述導(dǎo)電性密封件11之間形成雜散電容。
關(guān)于與第1實(shí)施方式結(jié)構(gòu)相同的裝置，其動(dòng)作也與第1實(shí)施方式相同。下面，參考圖7和圖8說(shuō)明第2實(shí)施方式單獨(dú)的結(jié)構(gòu)即圖7所示的傳送電路23的動(dòng)作。
首先，說(shuō)明初級(jí)的傳送電路23(圖2中的A)。在此，向圖7中的CLK端子提供圖8A中所示的信號(hào)CLK1。首先，在圖8中所示的時(shí)間T1，信號(hào)IN為L(zhǎng)o時(shí)，節(jié)點(diǎn)A基于圖7中所示的TFT P2而放電到電壓VL的電平，節(jié)點(diǎn)B基于圖7中所示的TFT P3放電到電壓VH的電平。接著，若時(shí)間從T1經(jīng)過(guò)至T2，則在時(shí)間T2信號(hào)IN為Hi時(shí)，圖7中所示的TFTP2和圖7中所示的P3為非導(dǎo)通，節(jié)點(diǎn)A和B同時(shí)為浮動(dòng)狀態(tài)。
在所述狀態(tài)中，圖7所示的TFT P5由于柵極和源極電壓分別為電壓VH的電平(Vgs＝0V)，所以為非導(dǎo)通狀態(tài)。在此，如以往那樣，在所述電路元件12a由所述導(dǎo)電密封件11覆蓋的情況下，因?yàn)闀r(shí)鐘信號(hào)CLK1為L(zhǎng)o，所以通過(guò)圖7所示的TFT P6的柵極電容、和在電路元件12a與所述導(dǎo)電性密封件11之間形成的雜散電容的電容耦合，節(jié)點(diǎn)A的電位從VL進(jìn)一步下降到Vb。因此，最終輸出信號(hào)的振幅達(dá)到VSS。關(guān)于次級(jí)以后，通過(guò)將前級(jí)傳送電路23的輸出信號(hào)輸入到圖7中所示的端子IN，次級(jí)的傳送電路變?yōu)榧せ顮顟B(tài)，進(jìn)行與初級(jí)相同的動(dòng)作。這樣，一邊順次傳送，一邊向各柵極線15提供輸出信號(hào)。
此外，第2實(shí)施方式中的柵極線驅(qū)動(dòng)電路12也與第1實(shí)施方式相同，節(jié)點(diǎn)A存在成為浮動(dòng)的期間。因此，通過(guò)對(duì)置電極21的電壓Vcom的變化，如圖8B中所示，因?yàn)楣?jié)點(diǎn)A的電壓Vb變化為電壓Vb1或Vb2的電平，所以引起動(dòng)作的容限和可靠性降低。
為了應(yīng)對(duì)上述問(wèn)題，在圖9A中示出的例子中，本實(shí)施方式中的柵極線驅(qū)動(dòng)電路12，在所述導(dǎo)電性密封件11的外側(cè)配置包括節(jié)點(diǎn)A的所述電路元件12a。由此，所述電路元件12a不與所述導(dǎo)電性密封件11對(duì)置，不形成所述雜散電容，不會(huì)受到所述雜散電容的影響。因此，同樣在對(duì)置電極21發(fā)生電壓變化的情況下，包括所述節(jié)點(diǎn)A的所述電路元件12a的電壓變化，可控制到圖8B中所示的電壓Vb1的電平以下，可抑制動(dòng)作容限和可靠性的降低。
此外，在圖9B中示出的例子中，在所述導(dǎo)電性密封件11的外側(cè)形成受所述雜散電容影響的包括節(jié)點(diǎn)A的所述電路元件12a，避免在所述電路元件12a和所述導(dǎo)電性密封件11之間形成所述雜散電容。此外，包括所述節(jié)點(diǎn)B的所述電路元件12b形成在所述導(dǎo)電性密封件11的區(qū)域內(nèi)，在所述電路元件12b與所述導(dǎo)電性密封件11之間形成所述雜散電容。但是，如上述說(shuō)明，所述電路元件12b內(nèi)包括的所述節(jié)點(diǎn)B，即使存在浮動(dòng)狀態(tài)期間，由于所述雜散電容的存在，也不會(huì)受到對(duì)置電極21的電壓變化的影響。
此外，如圖9B中所示，由于將包括所述節(jié)點(diǎn)B的所述電路元件12b后退形成到所述導(dǎo)電性密封件11的區(qū)域，所以具有圖9A中不能得到的優(yōu)點(diǎn)。即，在圖9A的情況下，所述電路元件12a和所述電路元件12b兩者都位于所述導(dǎo)電性密封件11的外側(cè)而形成，其突出量為L(zhǎng)1。與此相對(duì)，在圖9B所示的情況下，由于僅所述電路元件12a設(shè)置所述導(dǎo)電性密封件11的外側(cè)，所述電路元件12b后退形成到所述導(dǎo)電性密封件11的區(qū)域內(nèi)，所以所述電路元件12a的突出量為L(zhǎng)2。比較圖9A和圖9B可知，突出量L1、L2由于具有L1＞L2的關(guān)系，所以具有可縮小所述密封件11的外側(cè)位置上在所述TFT基板10和所述對(duì)置基板19的外周緣必須確保的框架的寬度尺寸，進(jìn)而可有助于顯示裝置的尺寸的小型化的優(yōu)點(diǎn)。
接下來(lái)，說(shuō)明本發(fā)明的實(shí)施方式2所涉及的顯示裝置的制造方法。圖10示出了在玻璃基板上通過(guò)多晶硅TFT技術(shù)制造由PMOS TFT構(gòu)成的TFT基板10的過(guò)程。
首先，如圖10A中所示，在玻璃基板30上形成氧化硅膜31后，在所述氧化硅膜31上生長(zhǎng)非晶硅32。所述氧化硅膜31，是通過(guò)介于玻璃基板30和非晶硅32之間，用于減輕玻璃基板30對(duì)非晶硅32的影響的層。其次，采用受激準(zhǔn)分子激光器進(jìn)行退火，將非晶硅32多晶硅化。
接下來(lái)如圖10B中所示，通過(guò)光致抗蝕劑和蝕刻工藝，圖案化所述非晶硅32，形成多晶硅膜32’。進(jìn)一步如圖10C中所示，在整個(gè)面涂敷光致抗蝕劑并曝光后，進(jìn)行圖案化而形成光致抗蝕劑33。接著如圖10C中所示，通過(guò)摻雜磷(P)，形成p溝道的源極和漏極區(qū)域。
接下來(lái)如圖10D中所示，在基板整個(gè)面上生成膜厚例如90nm的氧化硅膜34后，生長(zhǎng)例如由微晶體硅(μ-c-Si)和硅化鎢(WSi)構(gòu)成的層，通過(guò)圖案化形成柵電極35。
接下來(lái)，如圖10E中所示，將由氧化硅膜或氮化硅膜形成的層間膜37層疊后，如圖10F中所示，在所述層間膜37中形成接觸孔38。
接下來(lái)如圖10G中所示，例如由噴鍍法形成由鋁或鉻等形成的電極層39，并進(jìn)行圖案化。
經(jīng)過(guò)以上工序，像素陣列14的PMOS TFT、數(shù)據(jù)線驅(qū)動(dòng)電路15的PMOS TFT和柵極線驅(qū)動(dòng)電路12的PMOS TFT，形成雜散電容。此時(shí)，如圖1B、圖9A和圖9B所示，在本發(fā)明的實(shí)施方式中，在柵極線驅(qū)動(dòng)電路12內(nèi)，在橫向上向后續(xù)工序中形成的密封件11的位置的外側(cè)錯(cuò)開(kāi)距離L而形成圖1B中所示的電路元件12a的節(jié)點(diǎn)A(參考圖9A、圖9B)。因此，在后續(xù)工序中形成所述密封件11時(shí)，如圖9A和圖9B中所示，節(jié)點(diǎn)A位于密封件11的外側(cè)。
在本實(shí)施方式中，在多晶硅膜的形成中使用受激準(zhǔn)分子激光器，但是也可以使用其他的激光器例如連續(xù)振蕩的CW激光器等，也可以使用基于熱處理的固層生長(zhǎng)。這樣，通過(guò)圖10中所示的工序，在玻璃基板30中通過(guò)多晶硅形成TFT基板10。此外，作為TFT基板10的制作工藝的優(yōu)點(diǎn)，是可以在大面積基板上實(shí)施高密度布線。這有助于實(shí)現(xiàn)具有高精密的像素陣列14的顯示裝置。
接下來(lái)，描述向基板19的制作過(guò)程。在圖1B中，采用在對(duì)置基板19上層疊對(duì)置電極21的結(jié)構(gòu)，但是實(shí)際上，在濾色器和電光元件20采用液晶材料的情況中層疊取向膜等。
制作TFT基板10和對(duì)置基板19后，進(jìn)入到重疊的工藝。密封件11通過(guò)由絲網(wǎng)印刷或分配器等涂敷密封備料中含有金屬材料的備料。另外，優(yōu)選粘合TFT基板10和對(duì)置基板19。通過(guò)所述工藝，可制作第2實(shí)施方式的顯示裝置。
(實(shí)施方式3)在實(shí)施方式1和實(shí)施方式2中，雖然由薄膜晶體管構(gòu)成所述柵極線驅(qū)動(dòng)電路12，但是并不限于此。在所述柵極線驅(qū)動(dòng)電路12中，作為實(shí)施方式3，對(duì)由時(shí)鐘控制倒相器的浮動(dòng)?xùn)艠O構(gòu)成受所述雜散電容影響的電路元件12a的例子進(jìn)行說(shuō)明。
實(shí)施方式3所涉及的顯示裝置如圖11和圖12所示，所述柵極線驅(qū)動(dòng)電路12由相當(dāng)于所述電路元件12a的傳送電路23和相當(dāng)于所述電路元件12b的輸出電路24構(gòu)成。
具體而言，與所述電路元件12a相當(dāng)?shù)膫魉碗娐?3a如圖11A所示，由時(shí)鐘控制倒相器的浮動(dòng)?xùn)艠O，即倒相電路INV1，時(shí)鐘倒相器CINV1和CINV2，NAND的組合構(gòu)成。所述倒相電路INV1如圖11B所示，可采用1個(gè)NMOS TFT和1個(gè)PMOS TFT以CMOS型組合的電路結(jié)構(gòu)。此外，所述時(shí)鐘倒相器CINV1和CINV2如圖11C所示，可采用2個(gè)NMOS TFT和2個(gè)PMOS TFT以CMOS型組合的電路結(jié)構(gòu)。在圖11A中，CLK1和CLK2是時(shí)鐘信號(hào)，時(shí)鐘信號(hào)CLK2是使時(shí)鐘信號(hào)CLK1倒相的信號(hào)。
與所述電路元件12b相當(dāng)?shù)膫魉碗娐?4如圖12A所示，可采用多個(gè)倒相電路INV1-INV4串聯(lián)連接的電路結(jié)構(gòu)。此外，如圖12B所示，所述各倒相電路INV1-INV2可采用1個(gè)NMOS TFT和1個(gè)PMOS TFT按CMOS型組合的電路，并將這些CMOS型TFT電路串聯(lián)連接的結(jié)構(gòu)。其他的結(jié)構(gòu)與圖1A和圖1B中所示的結(jié)構(gòu)相同。此外，在實(shí)施方式3的情況，圖11A中所示的由傳送電路23a和輸出電路24組合的電路相當(dāng)于實(shí)施方式2中的傳送電路23。
接下來(lái)，采用圖12C，對(duì)所述柵極線驅(qū)動(dòng)電路12的電路元件12a和12b，即傳送電路23a和輸出電路24、與所述圖1B中所示的密封件11的相對(duì)位置進(jìn)行說(shuō)明。
在圖12C中，所述柵極線驅(qū)動(dòng)電路12電路元件12a，即傳送電路23a形成在所述密封件11的外側(cè)，即不被所述密封件11覆蓋的區(qū)域。此外，所述柵極線驅(qū)動(dòng)電路12的電路元件12b，即輸出電路24形成在所述密封件11區(qū)域內(nèi)。因此，所述柵極線驅(qū)動(dòng)電路12電路元件12a即傳送電路23a不與所述導(dǎo)電性密封件11對(duì)置，在所述傳送電路23a與所述導(dǎo)電性密封件11之間不形成雜散電容。與此相對(duì)，所述輸出電路24由于與所述導(dǎo)電性密封件11對(duì)置，所以在所述輸出電路24與所述導(dǎo)電性密封件11之間形成雜散電容。
接下來(lái)，說(shuō)明本發(fā)明實(shí)施方式3所涉及的顯示裝置的動(dòng)作。圖11A中所示的傳送電路23a，由于是由CMOS電路構(gòu)成的移位寄存器電路，所以通過(guò)由倒相電路INV1和CINV2構(gòu)成的閂鎖(latch)，使經(jīng)由時(shí)鐘倒相電路CINV1輸入的啟動(dòng)脈沖與時(shí)鐘信號(hào)CLK1和CLK2同步，反復(fù)閂鎖和傳送。因此，向相鄰的傳送電路23a傳送啟動(dòng)脈沖。
如以往那樣，在所述傳送電路23a由所述導(dǎo)電性密封件11d覆蓋，在所述傳送電路23a和所述導(dǎo)電性密封件11之間形成雜散電容而改變對(duì)置電極21的電壓的情況下，由倒相電路INV1、INV2和時(shí)鐘倒相電路CINV1、CINV2構(gòu)成的浮動(dòng)?xùn)艠O引起自舉(bootstrap)的效果，所述傳送電路23a的功能停止。
根據(jù)上述說(shuō)明，如現(xiàn)有例子那樣，在所述傳送電路23a由所述導(dǎo)電性密封件11覆蓋的情況下，由于對(duì)置電極21的電壓變化，所述傳送電路23a引起自舉的效果，從而引起電路動(dòng)作容限和可靠性降低。
為了應(yīng)對(duì)上述問(wèn)題，本實(shí)施方式中的柵極線驅(qū)動(dòng)電路12如圖12C所示，在所述導(dǎo)電性密封件11的外側(cè)配置所述傳送電路23a。由此，作為所述電路元件12a的傳送電路23a不與所述導(dǎo)電性密封件11對(duì)置，不形成所述雜散電容，不會(huì)受到所述雜散電容的影響。因此，同樣在對(duì)置電極21發(fā)生電壓變化的情況下，可抑制動(dòng)作容限和可靠性的降低。
相當(dāng)于電路元件12b的輸出電路24如圖12C所示，被所述導(dǎo)電性密封件11覆蓋，但是所述輸出電路24如圖12A和圖12B所示，作為由CMOS電路構(gòu)成的多級(jí)(4級(jí))倒相電路而構(gòu)成。因此，通過(guò)將所述倒相電路的級(jí)數(shù)設(shè)為偶數(shù)，可將所述輸出電路24的輸入IN和輸出OUT的信號(hào)的Hi/Lo的關(guān)系保持在所期望的關(guān)系。因此，不會(huì)發(fā)生所述輸出電路24被導(dǎo)電性密封件11覆蓋而存在的問(wèn)題。此外，由于構(gòu)成用于構(gòu)成所述輸出電路24的圖12B中所示最后級(jí)倒相器的晶體管N4、P4的TFT尺寸(由溝道長(zhǎng)度或溝道寬度所規(guī)定)足夠大，可對(duì)柵極線15的電阻負(fù)載或雜散電容負(fù)載進(jìn)行充放電。
此外，如圖12C所示，由于將所述輸出電路24(電路元件12b)后退形成到所述導(dǎo)電性密封件11的區(qū)域，所以可以盡可能較小地抑制所述傳送電路23a(電路元件12a)的可突出量L。因此具有下述的優(yōu)點(diǎn)可縮小在所述密封件11的外側(cè)位置上所述TFT基板10和所述對(duì)置基板19的外周緣必須確保的框架的寬度尺寸，進(jìn)而可有助于顯示裝置的尺寸的小型化。
接下來(lái)，基于圖13說(shuō)明本發(fā)明實(shí)施方式3所涉及的顯示裝置的制造方法。圖13示出了在玻璃基板上通過(guò)多晶硅TFT技術(shù)制造CMOS結(jié)構(gòu)的TFT基板10的過(guò)程。
首先，如圖13A中所示，在玻璃基板30上形成氧化硅膜31后，在所述氧化硅膜31上生長(zhǎng)非晶硅32。所述氧化硅膜31，是通過(guò)介于玻璃基板30和非晶硅32之間，來(lái)用于減輕玻璃基板30對(duì)非晶硅32的影響的層。其次，采用受激準(zhǔn)分子激光器進(jìn)行退火，將非晶硅多晶硅化。
接下來(lái)，如圖13B中所示，通過(guò)光致抗蝕劑和蝕刻工藝，圖案化所述非晶硅31，形成多晶硅膜32’。
接著，如圖13C中所示，在基板整個(gè)面涂敷光致抗蝕劑后，曝光所述光致抗蝕劑并進(jìn)行圖案化而形成光致抗蝕劑33，此后通過(guò)摻雜磷(P)，形成n溝道的源極和漏極區(qū)域。
接下來(lái)如圖13D中所示，生成膜厚例如90nm的氧化硅膜34后，生長(zhǎng)例如由微晶體硅(μ-c-Si)和硅化鎢(WSi)構(gòu)成的層，通過(guò)圖案化形成柵電極35。
接下來(lái)如圖13E中所示，涂敷光致抗蝕劑36并且進(jìn)行圖案化(掩模n溝道區(qū)域)，摻雜硼(B)，形成p溝道的源極和漏極區(qū)域。
接下來(lái)如圖13F中所示，在層疊了由氧化硅膜或氮化硅膜形成的層間膜37后，如圖13G中所示，在所述層間膜37中形成接觸孔38。
接下來(lái)如圖13H中所示，例如由噴鍍法形成由鋁或鉻等形成的電極層，并圖案化所述電極層形成電極層39。
經(jīng)過(guò)以上工序，像素陣列14的PMOS TFT、數(shù)據(jù)線驅(qū)動(dòng)電路15的PMOS TFT和柵極線驅(qū)動(dòng)電路12的PMOS TFT，形成雜散電容。此時(shí)，圖1B、圖12C所示，在本發(fā)明的實(shí)施方式中，在柵極線驅(qū)動(dòng)電路12內(nèi)，在橫向上向后續(xù)工序形成的密封件11的位置的外側(cè)錯(cuò)開(kāi)距離L而形成作為圖1B中所示的電路元件12a的傳送電路23a。因此，在后續(xù)工序中形成所述密封件11時(shí)，如圖12C所示，傳送電路23a位于密封件11的外側(cè)。
在本實(shí)施方式中，在多晶硅膜的形成中使用受激準(zhǔn)分子激光器，但是也可以使用其他的激光器例如連續(xù)振蕩的CW激光器等，也可以使用基于熱處理的固層生長(zhǎng)。因此，通過(guò)圖13中所示的工序，在玻璃基板30中通過(guò)多晶硅形成TFT基板10。此外，作為TFT基板10的制作過(guò)程的優(yōu)點(diǎn)，是可以在大面積基板上實(shí)施高密度布線。這有助于具有高精密的像素陣列14的顯示裝置的實(shí)現(xiàn)。
接下來(lái)，描述向基板19的制作過(guò)程。在圖11中，采用在對(duì)置基板19上層疊對(duì)置電極21的結(jié)構(gòu)，但是實(shí)際上，在濾色器或電光元件20采用液晶材料的情況下層疊取向膜等。制作TFT基板10和對(duì)置基板19后，進(jìn)入到重疊的工藝。密封件11通過(guò)由絲網(wǎng)印刷或分配器等涂敷密封備料中含有金屬材料的備料。另外，優(yōu)選粘合TFT基板10和對(duì)置基板19。
關(guān)于對(duì)置基板19和密封件11的制作方法與第1實(shí)施方式不同。因此，通過(guò)利用密封件11粘合由上述過(guò)程制作的TFT基板10和對(duì)置基板19，可制作第3實(shí)施方式的顯示裝置。
(實(shí)施方式4)在所述實(shí)施方式1、2、3中，在對(duì)置基板19側(cè)，對(duì)置電極21的邊緣被設(shè)置成延長(zhǎng)到對(duì)置基板19的端部并穿過(guò)密封件11的區(qū)域，但是并非限定于此。作為實(shí)施方式4，對(duì)改變了所述實(shí)施方式1、2、3中所述密封件11和所述對(duì)置電極21的位置關(guān)系的例子進(jìn)行說(shuō)明。
在所述實(shí)施方式1、2、3中，對(duì)置基板19側(cè)，將對(duì)置電極21的邊緣設(shè)置成延長(zhǎng)到對(duì)置基板19的端部并穿過(guò)密封件11的區(qū)域。對(duì)在所述柵極線驅(qū)動(dòng)電路12和所述導(dǎo)電性密封件11之間形成的雜散電容進(jìn)行研究。對(duì)于所述雜散電容，在對(duì)夾住作為電介質(zhì)的絕緣膜10a而設(shè)置的所述柵極線驅(qū)動(dòng)電路12和所述對(duì)置電極21之間施加電壓的情況下，電場(chǎng)集中在所述對(duì)置電極21的截面積最小的部分。即，所述電場(chǎng)集中在所述對(duì)置電極21的邊緣21a。此外，所述導(dǎo)電性密封件11通過(guò)將導(dǎo)電性微粒子混入樹脂中而被賦予導(dǎo)電性，在所述導(dǎo)電性密封件11的內(nèi)部和端面不會(huì)全部成為等電位面，具有導(dǎo)電性的區(qū)域和具有非導(dǎo)電性的區(qū)域混在一起。
如果考慮到上述情況，通過(guò)對(duì)所述對(duì)置電極21的邊緣21a和所述柵極線驅(qū)動(dòng)電路12的位置進(jìn)行特定，可以人為地控制所述雜散電容的形成位置。
在此，在本發(fā)明的實(shí)施方式4中，將所述柵極線驅(qū)動(dòng)電路12分開(kāi)形成在受雜散電容影響的電路元件12和不受雜散電容影響的電路元件12b。當(dāng)分離所述柵極線驅(qū)動(dòng)電路12時(shí)，如實(shí)施方式1、2所示，著眼于節(jié)點(diǎn)A、B而分開(kāi)在電路元件12a和電路元件12b上?；蛘咭部梢匀鐚?shí)施方式3所示，著眼于所述柵極線驅(qū)動(dòng)電路12的電路結(jié)構(gòu)，而分開(kāi)在與電路元件12a相當(dāng)?shù)膫魉碗娐?3a、和與電路元件12b相當(dāng)?shù)妮敵鲭娐?4。此外，在實(shí)施方式4中，使用如實(shí)施方式3中所示的電路結(jié)構(gòu)的柵極線驅(qū)動(dòng)電路12來(lái)對(duì)例子進(jìn)行說(shuō)明。
如圖14A和圖14B所示，使與所述柵極線驅(qū)動(dòng)電路12的電路元件12a相當(dāng)?shù)乃鰝魉碗娐?3a存在于所述導(dǎo)電性密封件11的外側(cè)，并且形成在所述TFT基板10的端緣側(cè)位置。此外，使與所述柵極線驅(qū)動(dòng)電路12的電路元件12b相當(dāng)?shù)妮敵鲭娐?4位于所述傳送電路23a的內(nèi)側(cè)并形成在所述TFT基板10上。進(jìn)一步地，通過(guò)柵極線15連接所述輸出電路24和所述TFT基板10上的像素陣列14的像素。此外，由導(dǎo)電性密封件11密封對(duì)置基板19和TFT基板10的外周側(cè)間隙，并且由觸點(diǎn)17連接所述密封件11和所述柵極線15。此外，所述柵極線驅(qū)動(dòng)電路12由絕緣膜10a覆蓋，所述對(duì)置觸點(diǎn)17貫穿所述絕緣膜10a而形成。
在所述對(duì)置基板19側(cè)，使所述對(duì)置電極21從所述對(duì)置基板19的端部向內(nèi)側(cè)后退而形成在所述對(duì)置基板19上，在比所述輸出電路24的內(nèi)側(cè)邊緣更靠?jī)?nèi)側(cè)的位置配置所述對(duì)置基板21的邊緣21a。
在本發(fā)明的實(shí)施方式4中，在所述對(duì)置電極21內(nèi)，由于電場(chǎng)集中的邊緣21a被配置在比所述柵極線驅(qū)動(dòng)電路12的輸出電路24的內(nèi)側(cè)邊緣更靠?jī)?nèi)側(cè)的位置，所以在夾住所述絕緣膜10a而設(shè)置的所述柵極線驅(qū)動(dòng)電路12和所述導(dǎo)電性密封件11之間形成的雜散電容，被限制位置而形成在所述柵極線驅(qū)動(dòng)電路12的輸出電路24的區(qū)域。所述輸出電路24如上所述，由于是不受所述雜散電容影響的電路結(jié)構(gòu)，所以即使在所述輸出電路24的區(qū)域限制位置而形成所述雜散電容，也不會(huì)引起特別的問(wèn)題。
對(duì)此，所述柵極線驅(qū)動(dòng)電路12的傳送電路23a，存在于所述導(dǎo)電性密封件11的外側(cè)，不與所述導(dǎo)電性密封件11對(duì)置，所以在所述傳送電路23a的區(qū)域不形成所述雜散電容。而且，由于根據(jù)所述對(duì)置電極21的邊緣21a與所述輸出電路24的位置關(guān)系，將所述雜散電容集中形成在所述輸出電路24的區(qū)域，所以所述傳送電路23a完全不受所述雜散電容的影響。
當(dāng)制造實(shí)施方式4所涉及的顯示裝置時(shí)，TFT基板10通過(guò)圖6所示的實(shí)施方式1或圖10所示的實(shí)施方式2的制造工序來(lái)制造。但是，實(shí)施方式4的對(duì)置電極21的邊緣21a的位置與實(shí)施方式1或2不同。因此，在實(shí)施方式1的制造過(guò)程中，使向?qū)χ没?9的端緣側(cè)延伸形成的對(duì)置電極21的一部分以光致抗蝕劑作為掩模進(jìn)行圖案化，從而使對(duì)置電極21的邊緣21a的位置從對(duì)置基板10的端緣側(cè)后退即可?；蛘?，對(duì)對(duì)置基板10的端緣側(cè)進(jìn)行掩模而形成對(duì)置電極21，并在對(duì)置基板21邊緣的內(nèi)側(cè)位置形成其邊緣21a也可以。
(實(shí)施方式5)作為實(shí)施方式5，說(shuō)明對(duì)改變了上述說(shuō)明了的實(shí)施方式1、2、3、4中密封件11的結(jié)構(gòu)的例子進(jìn)行說(shuō)明。
實(shí)施方式5著眼于密封件11的功能。所述密封件11兼?zhèn)鋵?duì)相對(duì)向的TFT基板10和對(duì)置基板19的端緣側(cè)間隙進(jìn)行密封的功能、和從TFT基板10側(cè)向?qū)χ没?9的對(duì)置電極21傳送電信號(hào)的功能。在所述密封件11發(fā)揮所述2個(gè)功能的情況下，在如現(xiàn)有例那樣由密封件覆蓋所述柵極線驅(qū)動(dòng)電路12整體的結(jié)構(gòu)中，可以充分地得到密封件的寬度尺寸。
對(duì)此，在本發(fā)明的實(shí)施方式中，在密封件11的外側(cè)形成所述柵極線驅(qū)動(dòng)電路12的電路元件12a。因此，難以充分地確保密封件11的寬度方向的尺寸。若密封件11截止于電光元件20側(cè)，以確保其寬度方向的尺寸，在實(shí)質(zhì)地縮小像素陣列14的面積。此外，所述TFT基板10和對(duì)置基板19，在密封件11的外側(cè)位置，需要確保形成所述柵極線驅(qū)動(dòng)電路12的電路元件12a的區(qū)域。但是，在本發(fā)明的實(shí)施方式中，在用于形成所述電路元件12a的區(qū)域，不存在密封件11。在所述TFT基板10和所述對(duì)置基板19中，易受外力損傷的區(qū)域是基板10和19的外緣部。但是，在其外緣部不存在密封件。
在所述各實(shí)施方式中，著眼于1個(gè)密封件11兼?zhèn)渌?個(gè)功能，本發(fā)明的實(shí)施方式5的特征在于，由各自的密封件11a、11b分擔(dān)所述2個(gè)功能。
如圖15A和圖15B所示，與所述密封件11相當(dāng)?shù)拿芊獠?，由?nèi)側(cè)配置的導(dǎo)電性密封件11b和外側(cè)配置的非導(dǎo)電性密封件11a的組合而構(gòu)成。
在實(shí)施方式5中，采用內(nèi)外2重密封件11a、11b來(lái)密封相對(duì)向的TFT基板10和對(duì)置基板19的外緣端部的間隙。進(jìn)一步地，在所述柵極線驅(qū)動(dòng)電路12內(nèi)，將受雜散電容影響的電路元件12a設(shè)置在所述導(dǎo)電性密封件11b的外側(cè)并形成在TFT基板10上。此外，在所述導(dǎo)電性密封件11b的外側(cè)形成的電路元件12a的區(qū)域配置所述非導(dǎo)電性密封件11a，以充分地確保密封件11a、11b的寬度方向上的尺寸。
對(duì)在所述導(dǎo)電性密封件11b的外側(cè)配置的所述電路元件12a的區(qū)域來(lái)配置作為電介質(zhì)的非導(dǎo)電性密封件11a這一結(jié)構(gòu)進(jìn)行研究。在該結(jié)構(gòu)中，由于對(duì)置電極21和電路元件12a隔著非導(dǎo)電性密封件11a對(duì)置，所以在對(duì)置電極21和電路元件12a之間形成雜散電容。但是，所述雜散電容的電容值是與所述電容的電極間的距離成反比的關(guān)系。所述導(dǎo)電性密封件11b和電路元件12b之間的電介質(zhì)是絕緣膜10a，所述對(duì)置電極21和所述電路元件12a之間的電介質(zhì)是非導(dǎo)電性密封件11a。此外，若所述導(dǎo)電性密封件11b和電路元件12b之間的距離為L(zhǎng)3，所述對(duì)置電極21和所述電路元件12a之間的距離為L(zhǎng)4時(shí)，則有L4＞L3的關(guān)系。
因此，在所述對(duì)置電極21和所述電路元件12a之間形成的雜散電容的電容值，與在所述導(dǎo)電性密封件11b和電路元件12b之間形成的雜散電容的電容值相比極小。因此，所述電路元件12a受所述雜散電容的影響程度極小，不對(duì)所述電路元件12a的動(dòng)作造成防礙。
在實(shí)施方式5中，由于在內(nèi)側(cè)配置了導(dǎo)電性密封件11b，所以來(lái)自TFT基板側(cè)的電信號(hào)通過(guò)對(duì)置觸點(diǎn)17與導(dǎo)電性密封件11b，而被傳送到對(duì)置基板10的對(duì)置電極21。因此，可以通過(guò)密封件進(jìn)行電信號(hào)的傳送。而且，由于在內(nèi)外配置密封件11a、11b，所以可充分地確保密封寬度方向的尺寸。因此，可以保護(hù)基板不受施加到基板10、19外緣部的外力的影像。
在實(shí)施方式5的制造方法中，關(guān)于TFT基板10和對(duì)置基板19的制造方法，與分別由實(shí)施方式1或?qū)嵤┓绞?說(shuō)明的制造方法沒(méi)有不同。關(guān)于實(shí)施方式5，由于密封件的結(jié)構(gòu)與其他的實(shí)施方式不同，所以下面說(shuō)明密封件的制造方法。非導(dǎo)電性密封件11a和導(dǎo)電性密封件11b分別通過(guò)例如分配器而設(shè)置到規(guī)定區(qū)域較為理想，但是也可以是采用印刷板的絲網(wǎng)印刷。通過(guò)利用密封件11a和密封件11b的制造過(guò)程粘合TFT基板10和對(duì)置基板19，來(lái)制造實(shí)施方式5的顯示裝置。
(實(shí)施方式6)作為實(shí)施方式6，對(duì)改變了上述實(shí)施方式1～4中的密封件11的例子進(jìn)行說(shuō)明。所述密封件11兼?zhèn)鋵⒃谙鄬?duì)向的TFT基板10和對(duì)置基板19之間的間隙中外緣側(cè)的間隙保持在初始值的功能，但是所述密封件11的主要功能是密封相對(duì)向的TFT基板10和對(duì)置基板19之間的間隙。在上述實(shí)施方式1～4中，由于將所述柵極線驅(qū)動(dòng)電路12的電路元件12a形成在密封件11的外側(cè)，所以如實(shí)施方式5所描述那樣，所述密封件11在寬度方向的尺寸不得不變窄。此外，所述TFT基板10和對(duì)置基板19，在密封件11的外側(cè)的位置，需要確保形成所述柵極線驅(qū)動(dòng)電路12的電路元件12a的區(qū)域。但是，在本發(fā)明的實(shí)施方式中，在用于形成所述電路元件12a的區(qū)域，不存在密封件11。在所述TFT基板10和所述對(duì)置基板19中，易受外力損傷的區(qū)域是基板10和19的外緣部。但是，在其外緣部不存在密封件。
因此，在本發(fā)明的實(shí)施方式6中，如圖16A和圖16B所示，在所述密封件11的外側(cè)位置，在不受雜散電容影響的電路元件12a所形成的區(qū)域，配置基板間間隙控制機(jī)構(gòu)40。所述基板間間隙控制機(jī)構(gòu)40，由非導(dǎo)電性材料構(gòu)成，配置在所述區(qū)域內(nèi)，將所述TFT基板10和所述對(duì)置基板19之間的間隙維持在初始值。
所述基板間間隙控制機(jī)構(gòu)40，優(yōu)選對(duì)于在圖16B中TFT基板10和對(duì)置基板19施加的上下方向的負(fù)荷而產(chǎn)生的其自身的變形量比密封件11小。因此，可將TFT基板10和對(duì)置基板19之間的面板間隙維持在設(shè)計(jì)值。此外，基板間間隙控制機(jī)構(gòu)40的介電常數(shù)例如在3.4～3.7的范圍內(nèi)，即比密封件11的介電常數(shù)3.5～4.1設(shè)定得更小，從而在所述電路元件12a的區(qū)域，可將TFT基板10和對(duì)置基板19與基板間間隙控制機(jī)構(gòu)40形成的雜散電容的電容值抑制地很小，可減小由所述雜散電容對(duì)所述電路元件12a的影響。
而且，通過(guò)將基板間間隙控制機(jī)構(gòu)40設(shè)置在密封件11的外側(cè)，會(huì)產(chǎn)生對(duì)由于密封件11的工序中的“錯(cuò)位”、或在TFT基板10與對(duì)置基板19的粘合工序中密封件11的“擠壓”等造成的密封件11設(shè)置位置的改變進(jìn)行抑制的新效果。
在實(shí)施方式6的制造方法中，關(guān)于TFT基板10和對(duì)置基板19的制造方法，分別與第1實(shí)施方式或第二實(shí)施方式?jīng)]有不同。此外，密封件11的制作過(guò)程也與第1實(shí)施方式等相同。
基板間間隙控制機(jī)構(gòu)40優(yōu)選以附加在TFT基板10的制作過(guò)程的形式來(lái)進(jìn)行。制作了TFT基板10后，再涂敷抗蝕劑，并且通過(guò)對(duì)其圖案化，而在規(guī)定位置形成基板間間隙控制機(jī)構(gòu)40。由于該工序的空間分辨率與柵極線驅(qū)動(dòng)電路12相同，所以具有柵極線驅(qū)動(dòng)電路12與基板間間隙控制機(jī)構(gòu)40的相對(duì)位置精度比柵極線驅(qū)動(dòng)電路12和密封件11的相對(duì)位置精度高得多的特征。此外，基板間間隙控制機(jī)構(gòu)40的材料是例如受光而硬化的感光性樹脂。
對(duì)于形成有基板間間隙控制機(jī)構(gòu)40的TFT基板10，使用密封件11與對(duì)置基板19進(jìn)行貼合，從而制作實(shí)施方式6的顯示裝置。
(實(shí)施方式7)在上述實(shí)施方式1～6中，從TFT基板10側(cè)向?qū)χ秒姌O21傳送電信號(hào)的路徑被形成為通過(guò)柵極線15、對(duì)置觸點(diǎn)17和導(dǎo)電性密封件11的路徑，但是并不限制于此，作為實(shí)施方式7，對(duì)改變了所述傳送路徑的例子進(jìn)行說(shuō)明。
在本發(fā)明的實(shí)施方式中，如圖17A所示，著眼于所述柵極線驅(qū)動(dòng)電路12和所述數(shù)據(jù)線驅(qū)動(dòng)電路13沿著像素陣列14的相互相交的2個(gè)邊而形成，沿著像素陣列14的所述2個(gè)邊H1、H2以外的剩余的邊H3、H4形成所述對(duì)置觸點(diǎn)17。
所述密封件11具有導(dǎo)電性，并且形成為框形。因此，通過(guò)所述邊H1、H2以外的邊H3的所述密封件11，可以將來(lái)自TFT基板10側(cè)的電信號(hào)傳送到對(duì)置基板的對(duì)置電極21。
因此，在實(shí)施方式7中，在沒(méi)有形成所述柵極線驅(qū)動(dòng)電路12和所述柵極線15的邊H3的位置，形成所述對(duì)置觸點(diǎn)17。進(jìn)一步地，形成與所述柵極線15相當(dāng)?shù)男盘?hào)線并使其與所述對(duì)置觸點(diǎn)17連接。所述信號(hào)線具有與所述柵極線15相當(dāng)?shù)牡慕Y(jié)構(gòu)，由于是與所述柵極線15相同的結(jié)構(gòu)，所以在圖17A和圖17B中省略了圖示。
此外，所述柵極線驅(qū)動(dòng)電路13，由于難以受到所述雜散電容的影響，所以使用所述數(shù)據(jù)線驅(qū)動(dòng)電路13的數(shù)據(jù)線16相互間隔開(kāi)的空間，形成與所述柵極線15相當(dāng)?shù)乃鲂盘?hào)線，將所述信號(hào)線與在邊H2的位置形成的對(duì)置觸點(diǎn)17連接。所述信號(hào)線具有與所述柵極線15相當(dāng)?shù)牡慕Y(jié)構(gòu)，由于與所述柵極線15有相同的結(jié)構(gòu)，所以在圖17A和圖17B中省略了圖示。
在實(shí)施方式7中，來(lái)自TFT基板10側(cè)的電信號(hào)，通過(guò)與所述柵極線相當(dāng)?shù)乃鲂盘?hào)線、所述對(duì)置觸點(diǎn)17、沿著邊H2和H3的導(dǎo)電性密封件11的路徑，被傳送到對(duì)置基板19的對(duì)置電極21。
在實(shí)施方式7中，所述對(duì)置觸點(diǎn)17不存在于易受所述雜散電容影響的所述柵極線驅(qū)動(dòng)電路12的區(qū)域?？紤]到所述對(duì)置觸點(diǎn)17和所述導(dǎo)電性密封件11的端面的面積，所述對(duì)置觸點(diǎn)17的端面面積比所述導(dǎo)電性密封件11的端面面積小。這樣，從電場(chǎng)方面考慮，電壓集中在所述對(duì)置觸點(diǎn)17的端面，形成具有所述集中的電場(chǎng)的雜散電容。
在如圖17A和圖17B所示的實(shí)施方式7中，雜散電容的電場(chǎng)集中的對(duì)置觸點(diǎn)17，由于不存在于所述柵極線驅(qū)動(dòng)電路12的區(qū)域，所以可減小因存在雜散電容下的對(duì)置電極21的電位變化而對(duì)柵極線驅(qū)動(dòng)電路12的影響。
在制造實(shí)施方式7所涉及的顯示裝置時(shí)，TFT基板10、對(duì)置電極19、密封件11的各自的制作方法與實(shí)施方式1或?qū)嵤┓绞?沒(méi)有不同。雖然本實(shí)施方式中對(duì)置觸點(diǎn)17的制作位置不同，但是由于這僅是圖案化時(shí)的圖案不同，所以沒(méi)有必要特別地改變工藝。因此，通過(guò)與實(shí)施方式1相同的工藝，可制作實(shí)施方式7的顯示裝置。
(實(shí)施方式8)如圖18A和圖18B所示的實(shí)施方式8是配置了圖15A和圖15B所示的實(shí)施方式5的內(nèi)外2重密封件11a、11b結(jié)構(gòu)的變形例。
在圖18A和圖18B所示的實(shí)施方式8中，在圖15A和圖15B所示的內(nèi)外2重密封件11a、11b之間，介入安裝圖16A和圖16B所示的基板間間隙控制機(jī)構(gòu)40。因此，根據(jù)本發(fā)明的實(shí)施方式，同時(shí)具有圖15A和圖15B所示的實(shí)施方式5的效果、和圖16A和圖16B所示的實(shí)施方式6的效果。
在制造實(shí)施方式8所涉及的顯示裝置時(shí)，在TFT基板10和對(duì)置基板19的制作方法中，分別與實(shí)施方式1或2沒(méi)有不同。關(guān)于實(shí)施方式8，由于密封件等結(jié)構(gòu)與其他實(shí)施方式不同，所以下面說(shuō)明密封件的制作方法?；彘g間隙控制機(jī)構(gòu)40優(yōu)選以附加在TFT基板10的制作過(guò)程的形式來(lái)進(jìn)行。在制作了TFT基板10后，再涂敷抗蝕劑，并且通過(guò)對(duì)其圖案化，從而在規(guī)定位置形成基板間間隙控制機(jī)構(gòu)40。接著，第2密封件11a和第1密封件11a優(yōu)選分別通過(guò)例如分配器設(shè)置到規(guī)定區(qū)域，但是也可以是采用了印刷板的絲網(wǎng)印刷。通過(guò)利用上述第1密封件11a和第2密封件11b的制造工藝粘合TFT基板10和對(duì)置基板19，來(lái)制造實(shí)施方式8的顯示裝置。
(工業(yè)上的可利用性)通過(guò)上述說(shuō)明，根據(jù)本發(fā)明，在控制顯示區(qū)域的像素的驅(qū)動(dòng)電路中，將受導(dǎo)電性密封件和驅(qū)動(dòng)電路間形成的雜散電容影響的電路元件與所述導(dǎo)電性密封件分開(kāi)配置，所以即使發(fā)生例如對(duì)置電極的電壓變化，也可避免所述雜散電容對(duì)所述驅(qū)動(dòng)電路的影響，并且可確保高動(dòng)作容限·高可靠性。而且，因?yàn)槭莾H改變了所述電路元件相對(duì)于所述導(dǎo)電性密封件的位置關(guān)系的結(jié)構(gòu)，所以可以得到低成本且使驅(qū)動(dòng)電路與基板一體化的結(jié)構(gòu)的有源矩陣型顯示裝置。
權(quán)利要求
1.一種顯示裝置，具有相對(duì)向配置的成對(duì)的基板；對(duì)所述成對(duì)的基板的外緣部的間隙進(jìn)行密封的導(dǎo)電性密封件；在由所述基板和所述密封件劃分的空間配置的電光元件；在所述一方的基板上形成且具有對(duì)所述電光元件進(jìn)行控制的多個(gè)像素的顯示區(qū)域；和控制所述像素的驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路的結(jié)構(gòu)是將受所述導(dǎo)電性密封件和所述驅(qū)動(dòng)電路之間形成的雜散電容的影響的電路元件，與所述導(dǎo)電性密封件分開(kāi)配置。
2.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于，所述驅(qū)動(dòng)電路的結(jié)構(gòu)是將不受所述導(dǎo)電性密封件和所述驅(qū)動(dòng)電路之間形成的雜散電容的影響的電路元件，配置在所述導(dǎo)電性密封件的區(qū)域。
3.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于，所述導(dǎo)電性密封件是具有非導(dǎo)電性的密封件，所述非導(dǎo)電性密封件覆蓋所述電路元件。
4.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于，所述導(dǎo)電性密封件具備帶有非導(dǎo)電性的基板間間隙控制機(jī)構(gòu)，所述基板間間隙控制機(jī)構(gòu)介入安裝在所述成對(duì)的基板間。
5.根據(jù)權(quán)利要求3所述的顯示裝置，其特征在于，在所述導(dǎo)電性密封件和所述非導(dǎo)電性密封件之間，介入安裝帶有非導(dǎo)電性的基板間間隙控制機(jī)構(gòu)，所述基板間間隙控制機(jī)構(gòu)介入安裝在所述成對(duì)的基板間。
6.根據(jù)權(quán)利要求1所述的顯示裝置，其特征在于，將在所述基板上設(shè)置的對(duì)置電極的邊緣，配置在遠(yuǎn)離所述電路元件的位置。
全文摘要
提供一種高動(dòng)作容限·高可靠性·小型·低成本的驅(qū)動(dòng)電路一體型有源矩陣型顯示裝置。具有相對(duì)向配置的成對(duì)的基板、密封所述成對(duì)的基板的外緣部的間隙的導(dǎo)電性密封件、在由所述基板和所述密封件劃分的空間配置的電光元件、在所述一方的基板上形成且具有控制所述電光元件的多個(gè)像素的顯示區(qū)域和控制所述像素的驅(qū)動(dòng)電路。所述驅(qū)動(dòng)電路的結(jié)構(gòu)是將受所述導(dǎo)電性密封件和所述驅(qū)動(dòng)電路之間形成的雜散電容的影響的電路元件，與所述導(dǎo)電性密封件分開(kāi)配置。
文檔編號(hào)G09G3/36GK1912692SQ20061009986
公開(kāi)日2007年2月14日 申請(qǐng)日期2006年3月28日 優(yōu)先權(quán)日2005年3月28日
發(fā)明者音瀨智彥, 重村幸治 申請(qǐng)人:日本電氣株式會(huì)社, Nec液晶技術(shù)株式會(huì)社