專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示裝置，尤其是涉及具備移位寄存器電路的顯示裝置。
背景技術(shù)：
以往，已知有一種具備移位寄存器電路的顯示裝置。此類的顯示裝置在例如日本特開2005-17973號(hào)公報(bào)中被公開。
圖18用以說明上述日本特開2005-17973號(hào)公報(bào)所揭示的將現(xiàn)有的顯示裝置的漏極線加以驅(qū)動(dòng)的移位寄存器電路的電路構(gòu)成的電路圖。參照?qǐng)D18可得知，在將現(xiàn)有顯示裝置的漏極線加以驅(qū)動(dòng)的移位寄存器電路中，設(shè)置有多段的移位寄存器電路部1001至1003。第1段的移位寄存器電路部1001由前段的第1電路部1001a、及后段的第2電路部1001b構(gòu)成。此外，第1段的移位寄存器電路部1001的第1電路部1001a包含n通道晶體管NT501至NT503、二極管連接的n通道晶體管NT504及電容C501。此外，第1段的移位寄存器電路部1001的第2電路部1001b包含n通道晶體管NT505至NT507、二極管連接的n通道晶體管NT508及電容C502。以下，將n通道晶體管NT501至NT508稱為晶體管NT501至NT508。
此外，在第1電路部1001a中，晶體管NT501的漏極連接于正側(cè)電位VDD，并且源極連接于晶體管NT502的漏極。此外，晶體管NT501的柵極連接于節(jié)點(diǎn)ND501。晶體管NT502的源極連接于負(fù)側(cè)電位VBB。此外，在晶體管NT502的柵極供給有起始信號(hào)ST。此外，在連接有晶體管NT501的柵極的節(jié)點(diǎn)ND501與負(fù)側(cè)電位VBB之間，連接有晶體管NT503。此外，在晶體管NT503的柵極上，供應(yīng)有起始信號(hào)ST。此外，在晶體管NT501的柵極及源極之間，連接有電容C501。此外，在連接有晶體管NT501的柵極的節(jié)點(diǎn)ND501與頻率信號(hào)線CLK1之間，連接有二極管連接的晶體管NT504。
此外，在第2電路部1001b中，晶體管NT505的漏極連接于正側(cè)電位VDD。晶體管NT505的源極與晶體管NT506的漏極連接。此外，晶體管NT505的柵極連接于節(jié)點(diǎn)ND503。晶體管NT506的源極連接于負(fù)側(cè)電位VBB。此外，晶體管NT506的柵極連接于在第1電路部1001a的晶體管NT501及晶體管NT502之間所設(shè)置的節(jié)點(diǎn)ND502。
此外，在連接有晶體管NT505的柵極的節(jié)點(diǎn)ND503與負(fù)側(cè)電位VBB之間，連接有晶體管NT507。此外，晶體管NT507的柵極連接于第1電路部1001a的節(jié)點(diǎn)ND502。此外，在晶體管NT505的柵極及源極之間，連接有電容C502。此外，在連接有晶體管NT505的柵極的節(jié)點(diǎn)ND503與頻率信號(hào)線CLK1之間，連接有二極管連接的晶體管NT508。
從設(shè)置在晶體管NT505的源極及晶體管NT506的漏極之間的節(jié)點(diǎn)ND504(輸出節(jié)點(diǎn))中，輸出第1段的移位寄存器電路部1001的移位輸出信號(hào)SR501。此外，第2段以后的移位寄存器電路部1002及1003，具備與第1段的移位寄存器電路部1001相同的構(gòu)成。亦即，第2段的移位寄存器電路部1002具備與第1段的移位寄存器電路部1001的第1電路部1001a及第2電路部1001b相同電路構(gòu)成的第1電路部1002a及第2電路部1002b。第2段的移位寄存器電路部1002的第1電路部1002a，連接于第1段的移位寄存器電路部1001的第2電路部1001b的節(jié)點(diǎn)ND504(輸出節(jié)點(diǎn))。借此，第1段的移位寄存器電路部1001的移位輸出信號(hào)SR501，輸入至第2段的移位寄存器電路部1002的第1電路部1002a。此外，在第2段的移位寄存器電路部1002中，連接有頻率信號(hào)線(CLK2)，該頻率信號(hào)線(CLK2)是對(duì)與供應(yīng)至第1段的移位寄存器電路部1001的頻率信號(hào)CLK1的時(shí)序不同的頻率信號(hào)CLK2進(jìn)行供應(yīng)。此外，從第2段的移位寄存器電路部1002的第2電路部的節(jié)點(diǎn)ND504(輸出節(jié)點(diǎn))，輸出第2段的移位寄存器電路部1002的移位輸出信號(hào)SR502。
此外，第3段的移位寄存器電路部1003具備與第1段的移位寄存器電路部1001的第1電路部1001a及第2電路部1001b相同電路構(gòu)成的第1電路部1003a及第2電路部1003b。第3段的移位寄存器電路部1003的第1電路部1003a，連接于第2段的移位寄存器電路部1002的第2電路部1002b的節(jié)點(diǎn)ND504(輸出節(jié)點(diǎn))。借此，第2段的移位寄存器電路部1002的移位輸出信號(hào)SR502，被輸入至第3段的移位寄存器電路部1003的第1電路部1003a。此外，在第3段的移位寄存器電路部1003中，連接有與第1段的移位寄存器電路部1001相同的頻率信號(hào)CLK1的頻率信號(hào)線(CLK1)。此外，從第3段的移位寄存器電路部1003的第2電路部的節(jié)點(diǎn)ND504(輸出節(jié)點(diǎn))，輸出第3段的移位寄存器電路部1003的移位輸出信號(hào)SR503。此移位輸出信號(hào)SR503，輸入至圖中未顯示的下一段的移位寄存器電路部的第1電路部。
此外，各段的移位寄存器電路部1001至1003的節(jié)點(diǎn)ND504，連接于水平開關(guān)1100。具體而言，水平開關(guān)1100具備多個(gè)晶體管NT510至NT512。此晶體管NT510至NT512的柵極分別連接于第1段至第3段的移位寄存器電路部1001至1003的節(jié)點(diǎn)ND504。借此，各段的移位寄存器電路部1001至1003的移位輸出信號(hào)SR501至SR503，分別輸入至水平開關(guān)1100的晶體管NT510至NT512的柵極。此外，晶體管NT510至NT512的漏極分別連接于各段的漏極線。此外，晶體管NT510至NT512的源極分別連接于視頻信號(hào)線(Video)。
通過上述構(gòu)成，在現(xiàn)有的一例顯示裝置的用以驅(qū)動(dòng)漏極線的移位寄存器電路中，通過各段的移位寄存器電路部1001至1003，使上升至H位準(zhǔn)的時(shí)序產(chǎn)生移位后的移位輸出信號(hào)SR501至SR503，分別輸入至水平開關(guān)1100的各個(gè)晶體管NT510至NT512的柵極。借此，水平開關(guān)1100的各個(gè)晶體管NT510至NT512依序成為導(dǎo)通(on)狀態(tài)，因此是以影像信號(hào)經(jīng)由晶體管NT510至NT512而從視頻信號(hào)線(Video)依序輸出至漏極線的方式構(gòu)成。
然而，在圖18所示的現(xiàn)有的一例具備移位寄存器電路的顯示裝置中，在將正側(cè)電位VDD與負(fù)側(cè)電位VBB供應(yīng)至移位寄存器電路之后，在移位寄存器電路尚未進(jìn)行掃描的狀態(tài)下，會(huì)產(chǎn)生各段的移位寄存器電路部1001至1003的輸出節(jié)點(diǎn)的節(jié)點(diǎn)ND504的電位，處在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定電位的問題。因此，有可能產(chǎn)生柵極連接于節(jié)點(diǎn)ND504的水平開關(guān)1100的晶體管NT510至NT512會(huì)在未意料到的時(shí)序中成為導(dǎo)通的情況。此時(shí)，影像信號(hào)經(jīng)由成為該導(dǎo)通狀態(tài)的晶體管NT510至NT512，從視頻信號(hào)線(Video)輸出至漏極線，因而產(chǎn)生影像信號(hào)在未意料到的時(shí)序中被輸入至漏極線的問題。

發(fā)明內(nèi)容
本發(fā)明為了解決上述課題而進(jìn)行創(chuàng)作，本發(fā)明的目的之一在于提供一種可抑制信號(hào)在未意料到的時(shí)序中被輸入至柵極線或漏極線的顯示裝置。
為了達(dá)成上述目的，本發(fā)明的一種形態(tài)為顯示裝置，其特征為具備移位寄存器電路，該移位寄存器電路包含第1移位寄存器電路部，將第1移位信號(hào)予以輸出；第2移位寄存器電路部，配置在朝掃描方向的第1移位寄存器電路部的下一段，并且將第2移位信號(hào)予以輸出；邏輯合成電路部，由以第1電位導(dǎo)通的第1導(dǎo)電型的多個(gè)晶體管構(gòu)成，并輸入第1移位信號(hào)及第2移位信號(hào)，同時(shí)對(duì)第1移位信號(hào)及第2移位信號(hào)進(jìn)行邏輯合成，而將移位輸出信號(hào)予以輸出。此外，第1移位寄存器電路部及第2移位寄存器電路部的至少一個(gè)包含重設(shè)(reset)晶體管，該重設(shè)晶體管響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部所輸出的輸出信號(hào)，將輸出第1移位信號(hào)或第2移位信號(hào)的節(jié)點(diǎn)的電位重設(shè)成使邏輯合成電路部的晶體管為不導(dǎo)通的第2電位。
在此形態(tài)的顯示裝置中，如上所述，構(gòu)成為第1移位寄存器電路部及第2移位寄存器電路部的至少一個(gè)包含重設(shè)晶體管，該重設(shè)晶體管響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部所輸出的輸出信號(hào)，將輸出第1移位信號(hào)或第2移位信號(hào)的節(jié)點(diǎn)的電位重設(shè)成使邏輯合成電路部的晶體管為不導(dǎo)通的第2電位，借此，可通過重設(shè)晶體管將輸出至邏輯合成電路部第1移位信號(hào)及第2移位信號(hào)的至少一個(gè)固定在邏輯合成電路部的晶體管為不導(dǎo)通的第2電位。借此，在分別將第1移位信號(hào)及第2移位信號(hào)輸入于邏輯合成電路部的2個(gè)晶體管的柵極、并且采用經(jīng)由該2個(gè)晶體管所輸出的信號(hào)，來做為對(duì)第1移位信號(hào)及第2移位信號(hào)進(jìn)行邏輯合成后的移位輸出信號(hào)時(shí)，可將第1移位信號(hào)及第2移位信號(hào)的至少一個(gè)固定為邏輯合成電路部的晶體管為不導(dǎo)通的第2電位，因此可將邏輯合成電路部的2個(gè)晶體管的至少一個(gè)保持在不導(dǎo)通狀態(tài)。借此，移位輸出信號(hào)不會(huì)經(jīng)由邏輯合成電路部的2個(gè)晶體管而輸出，因此，可抑制信號(hào)在未意料到的時(shí)序中被輸入至柵極線及漏極線。此外，重設(shè)晶體管構(gòu)成為響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部所輸出的輸出信號(hào)，將輸出第1移位信號(hào)或第2移位信號(hào)的節(jié)點(diǎn)電位重設(shè)成第2電位，借此，可以不需要為了將在重設(shè)晶體管上輸出第1移位信號(hào)或第2移位信號(hào)的節(jié)點(diǎn)電位重設(shè)成第2電位，而另外將驅(qū)動(dòng)信號(hào)供應(yīng)至重設(shè)晶體管。借此，不需另外形成用以產(chǎn)生這種驅(qū)動(dòng)信號(hào)的信號(hào)產(chǎn)生電路，因此可抑制顯示裝置的電路構(gòu)成的復(fù)雜化。
在上述一種形態(tài)的顯示裝置中，較理想的是第1移位寄存器電路部及第2移位寄存器電路部?jī)烧叨及卦O(shè)晶體管。根據(jù)此構(gòu)成，可通過重設(shè)晶體管，將第1移位寄存器電路部所輸出的第1移位信號(hào)及第2移位寄存器電路部所輸出的第2移位信號(hào)兩者固定在邏輯合成電路部的晶體管為不導(dǎo)通的第2電位。借此，在分別將第1移位信號(hào)及第2移位信號(hào)輸入于邏輯合成電路部的2個(gè)晶體管的柵極、并且采用經(jīng)由該2個(gè)晶體管所輸出的信號(hào)，來做為對(duì)第1移位信號(hào)及第2移位信號(hào)進(jìn)行邏輯合成后的移位輸出信號(hào)時(shí)，可將邏輯合成電路部的2個(gè)晶體管，均保持在不導(dǎo)通狀態(tài)。因此，更可抑制信號(hào)在未意料到的時(shí)序中被輸入至柵極線及漏極線。
在上述一種形態(tài)的顯示裝置中，較理想的是第1移位寄存器電路部及第2移位寄存器電路部的至少一個(gè)包含前段的第1電路部及后段的第2電路部；第2電路部包含連接于第2電位側(cè)與輸出第1移位信號(hào)或第2移位信號(hào)的節(jié)點(diǎn)之間、且柵極連接于第1電路部的輸出節(jié)點(diǎn)的第1導(dǎo)電型第1晶體管；重設(shè)晶體管具備響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部所輸出的輸出信號(hào)，并將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位的功能；通過響應(yīng)于通過重設(shè)晶體管將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位者而使第1晶體管成為導(dǎo)通狀態(tài)，而使第2電路部的輸出第1移位信號(hào)或第2移位信號(hào)的節(jié)點(diǎn)重設(shè)成第2電位。根據(jù)此構(gòu)成，可通過重設(shè)晶體管響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部所輸出的輸出信號(hào)，將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位，借此，可使柵極連接于第1電路部的輸出節(jié)點(diǎn)的第1導(dǎo)電型第1晶體管成為導(dǎo)通狀態(tài)，因此可經(jīng)由第1晶體管，從第2電位側(cè)中，將第2電位供應(yīng)至輸出第1移位信號(hào)及第2移位信號(hào)的節(jié)點(diǎn)。借此，可容易地響應(yīng)于預(yù)定的驅(qū)動(dòng)信號(hào)，將輸出第1移位信號(hào)或第2移位信號(hào)的節(jié)點(diǎn)的電位重設(shè)成第2電位。
在上述重設(shè)晶體管具備將第1電路部的輸出節(jié)點(diǎn)重設(shè)為第1電位的功能的構(gòu)成中，較理想的是重設(shè)晶體管連接于第1電位側(cè)與第1電路部的輸出節(jié)點(diǎn)之間，并且柵極連接于用以輸出朝掃描方向距本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)的節(jié)點(diǎn)。根據(jù)此構(gòu)成，可容易地使重設(shè)晶體管具備響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)，將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位的功能。
在此情況下較理想的是移位寄存器電路具備朝第1掃描方向以及與第1掃描方向相反的第2掃描方向進(jìn)行掃描的功能；連接于第1電位側(cè)與第1電路部的輸出節(jié)點(diǎn)之間的重設(shè)晶體管包含第1重設(shè)晶體管及第2重設(shè)晶體管；第1重設(shè)晶體管連接于第1電位側(cè)與包含第1重設(shè)晶體管的移位寄存器電路部的第1電路部的輸出節(jié)點(diǎn)之間，并且柵極連接于輸出朝第1掃描方向包含第1重設(shè)晶體管的移位寄存器電路部的2段以上之前段的移位寄存器電路部的輸出信號(hào)的節(jié)點(diǎn)；第2重設(shè)晶體管連接于第1電位側(cè)與包含第2重設(shè)晶體管的移位寄存器電路部的第1電路部的輸出節(jié)點(diǎn)之間，并且柵極連接于用以輸出朝第2掃描方向包含第2重設(shè)晶體管的移位寄存器電路部的2段以上之前段的移位寄存器電路部的輸出信號(hào)的節(jié)點(diǎn)。根據(jù)此構(gòu)成，在可朝第1掃描方向以及第2掃描方向進(jìn)行掃描的移位寄存器電路中，在朝第1掃描方向進(jìn)行掃描時(shí)，可采用第1重設(shè)晶體管，響應(yīng)于朝第1掃描方向距本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)，將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位，并且，在朝第2掃描方向進(jìn)行掃描時(shí)，可采用第2重設(shè)晶體管，響應(yīng)于朝第2掃描方向距本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)，將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位。借此，在可朝第1及第2掃描方向的兩方向進(jìn)行掃描的移位寄存器電路中，在朝第1掃描方向進(jìn)行掃描時(shí)以及在朝第2掃描方向進(jìn)行掃描時(shí)，均可將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位。
在上述移位寄存器電路具有可朝第1掃描方向以及第2掃描方向進(jìn)行掃描的功能，并且重設(shè)晶體管包含第1重設(shè)晶體管及第2重設(shè)晶體管的構(gòu)成中，較理想的是在朝第1掃描方向進(jìn)行掃描時(shí)，在第2重設(shè)晶體管的柵極輸入朝對(duì)第1掃描方向包含第1重設(shè)晶體管及第2重設(shè)晶體管的移位寄存器電路部的2段以上之后段的移位寄存器電路部的輸出信號(hào)；在朝第2掃描方向進(jìn)行掃描時(shí)，對(duì)第1重設(shè)晶體管的柵極中輸入朝第2掃描方向包含第1重設(shè)晶體管及第2重設(shè)晶體管的移位寄存器電路部的2段以上之后段的移位寄存器電路部的輸出信號(hào)。根據(jù)此構(gòu)成，在對(duì)第1掃描方向進(jìn)行掃描時(shí)，可采用第2重設(shè)晶體管，響應(yīng)于朝第1掃描方向距本身段2段以上之后段的移位寄存器電路部的輸出信號(hào)，將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位，并且，在朝第2掃描方向進(jìn)行掃描時(shí)，可采用第1重設(shè)晶體管，響應(yīng)于朝第2掃描方向距本身段2段以上之后段的移位寄存器電路部的輸出信號(hào)，將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位。借此，在可在第1及第2掃描方向的兩方向上進(jìn)行掃描的移位寄存器電路中，在朝第1掃描方向進(jìn)行掃描時(shí)以及在朝第2掃描方向進(jìn)行掃描時(shí)，均可響應(yīng)于本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)以及本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)兩者，將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位，因此，更可確實(shí)地將第1電路部的輸出節(jié)點(diǎn)重設(shè)成第1電位。
在上述重設(shè)晶體管包含第1重設(shè)晶體管及第2重設(shè)晶體管的構(gòu)成中，較理想的是第1重設(shè)晶體管及第2重設(shè)晶體管是相互相接在源極/漏極的彼此對(duì)應(yīng)一方及彼此對(duì)應(yīng)另一方。根據(jù)此構(gòu)成，可將第1重設(shè)晶體管的源極/漏極與第2重設(shè)晶體管的源極/漏極加以共享，因此可簡(jiǎn)化顯示裝置的電路構(gòu)成。
在上述構(gòu)成中，較理想的是移位寄存器電路包含用以將掃描方向切換為第1掃描方向及第2掃描方向的掃描方向切換電路部。根據(jù)此構(gòu)成，可容易通過掃描方向切換電路部，使移位寄存器電路具備朝第1掃描方向以及第2掃描方向進(jìn)行掃描的功能。
在上述一種形態(tài)的顯示裝置中，較理想的是邏輯合成電路部的晶體管包含第2晶體管，其源極/漏極的一方連接于用來供應(yīng)切換成第1電位及第2電位的第1信號(hào)的第1信號(hào)線，并且在柵極輸入第1移位信號(hào)；及第3晶體管，其源極/漏極的一方連接于第2晶體管的源極/漏極的另一方，并且在柵極輸入第2移位信號(hào)；在第1移位信號(hào)及第2移位信號(hào)為第1電位時(shí)，第2晶體管及第3晶體管成為導(dǎo)通狀態(tài)，并且從第1信號(hào)線中，將第1電位的第1信號(hào)供應(yīng)至第2晶體管的源極/漏極的一方，借此，第1電位的移位輸出信號(hào)即經(jīng)由第2晶體管及第3晶體管輸出；在第1移位信號(hào)從第1電位改變?yōu)榈?電位時(shí)，將第2電位的第1信號(hào)從第1信號(hào)線供應(yīng)至第2晶體管的源極/漏極的一方，借此，第2電位的移位輸出信號(hào)即經(jīng)由第2晶體管及第3晶體管輸出。根據(jù)此構(gòu)成，在第1移位信號(hào)及第2移位信號(hào)為第1電位時(shí)，可經(jīng)由邏輯合成電路部的第2晶體管及第3晶體管的2個(gè)晶體管，將對(duì)第1電位的第1移位信號(hào)及第1電位的第2移位信號(hào)進(jìn)行邏輯合成后的第1電位的移位輸出信號(hào)予以輸出，并且在第1移位信號(hào)從第1電位改變?yōu)榈?電位時(shí)，可經(jīng)由邏輯合成電路部的第2晶體管及第3晶體管的2個(gè)晶體管，將對(duì)第2電位的第1移位信號(hào)及第1電位的第2移位信號(hào)進(jìn)行邏輯合成后的第2電位的移位輸出信號(hào)予以輸出，借此，可容易從邏輯合成電路部將對(duì)第1移位信號(hào)及第2移位信號(hào)進(jìn)行邏輯合成后的移位輸出信號(hào)予以輸出。
在此情況下，較理想的是在第1信號(hào)為第2電位期間，移位輸出信號(hào)強(qiáng)制保持在第2電位。根據(jù)此構(gòu)成，在多段的邏輯合成電路部所輸出的移位輸出信號(hào)的電位，依序從第2電位(例如L位準(zhǔn))改變?yōu)榈?電位(例如H位準(zhǔn))時(shí)，在第1信號(hào)為第2電位(L位準(zhǔn))期間，可將從前段的邏輯合成電路部所輸出的移位輸出信號(hào)以及從下一段的邏輯合成電路部所輸出的移位輸出信號(hào)兩方，強(qiáng)制保持在第2電位(L位準(zhǔn))。借此，在前段的邏輯合成電路部所輸出的移位輸出信號(hào)為第1電位(H位準(zhǔn))、下一段的邏輯合成電路部所輸出的移位輸出信號(hào)為第2電位(L位準(zhǔn))時(shí)，通過將第1信號(hào)保持在第2電位(L位準(zhǔn))，可將前段及下一段的邏輯合成電路部所分別輸出的移位輸出信號(hào)均保持在第2電位(L位準(zhǔn))。此外，在第1信號(hào)為第2電位(L位準(zhǔn))期間之后，只需將下一段的邏輯合成電路部所輸出的移位輸出信號(hào)改變?yōu)榈?電位(H位準(zhǔn))，則可避免前段的邏輯合成電路部所輸出的移位輸出信號(hào)從第1電位(H位準(zhǔn))改變?yōu)榈?電位(L位準(zhǔn))的時(shí)序，與下一段的邏輯合成電路部所輸出的移位輸出信號(hào)從第2電位(L位準(zhǔn))改變?yōu)榈?電位(H位準(zhǔn))的時(shí)序產(chǎn)生重迭。借此，可抑制起因在前段的邏輯合成電路部所輸出的移位輸出信號(hào)從第1電位(H位準(zhǔn))改變?yōu)榈?電位(L位準(zhǔn))的時(shí)序、與下一段的邏輯合成電路部所輸出的移位輸出信號(hào)從第2電位(L位準(zhǔn))改變?yōu)榈?電位(H位準(zhǔn))的時(shí)序產(chǎn)生重迭而導(dǎo)致的噪聲的產(chǎn)生。
在上述第1移位信號(hào)從第1電位改變?yōu)榈?電位時(shí)，輸出第2電位的移位輸出信號(hào)的構(gòu)成中，較理想的是邏輯合成電路部包含在第1移位信號(hào)從第1電位改變?yōu)榈?電位之后，用于將移位輸出信號(hào)固定在第2電位的電位固定電路部。根據(jù)此構(gòu)成，可通過電位固定電路部，在第1移位信號(hào)從第1電位改變?yōu)榈?電位之后，將移位輸出信號(hào)固定在第2電位，因此，在第1移位信號(hào)為第2電位且第2移位信號(hào)為第1電位之際，可將移位輸出信號(hào)固定在第2電位。此外，在之后將第2移位信號(hào)改變?yōu)榈?電位，借此使第1移位信號(hào)及第2移位信號(hào)均成為第2電位時(shí)，也可將移位輸出信號(hào)固定在第2電位。
在上述邏輯合成電路部包含對(duì)柵極輸入第1移位信號(hào)的第2晶體管及對(duì)柵極輸入第2移位信號(hào)的第3晶體管的構(gòu)成中，較理想的是第1移位寄存器電路部包含對(duì)漏極至少供應(yīng)第1電位，并且柵極連接于輸出第1移位信號(hào)的節(jié)點(diǎn)的第4晶體管；及連接于第4晶體管的柵極-源極間的第1電容；第2移位寄存器電路部包含對(duì)漏極至少供應(yīng)第1電位、且柵極連接于輸出第2移位信號(hào)的節(jié)點(diǎn)的第5晶體管；及連接于第5晶體管的柵極-源極間的第2電容。根據(jù)此構(gòu)成，例如對(duì)第4晶體管(第5晶體管)的漏極供應(yīng)正側(cè)電位VDD，并且第4晶體管(第5晶體管)為n通道晶體管時(shí)，可使第4晶體管(第5晶體管)的柵極電位上升至與VDD相比，還高于第4晶體管(第5晶體管)的臨限值電壓(Vt)以上的預(yù)定電壓(Vα)份的電位，因此，可分別將具有較VDD+Vt還高的電位(VDD+Vα)的第1移位信號(hào)及第2移位信號(hào)供應(yīng)至邏輯合成電路部的第2晶體管及第3晶體管的柵極。借此，可防止經(jīng)由邏輯合成電路部的第2晶體管及第3晶體管而輸出的移位輸出信號(hào)的電位，較VDD降低第2晶體管及第3晶體管的臨限值電壓(Vt)份的情況。此外，對(duì)第4晶體管(第5晶體管)的漏極供應(yīng)負(fù)側(cè)電位VBB、且第4晶體管(第5晶體管)為p通道晶體管的情況下，可使第4晶體管(第5晶體管)的柵極電位降低至較VBB還低于第4晶體管(第5晶體管)的臨限值電壓(Vt)以上的預(yù)定電壓(Vα)份的電位，因此，可分別將具有較VBB-Vt還低的電位(VBB-Vα)的第1移位信號(hào)及第2移位信號(hào)供應(yīng)至邏輯合成電路部的第2晶體管及第3晶體管的柵極。借此，可防止經(jīng)由邏輯合成電路部的第2晶體管及第3晶體管而輸出的移位輸出信號(hào)的電位，較VBB還升高第2晶體管及第3晶體管的臨限值電壓(Vt)份的情況。
在包含上述第4晶體管及第5晶體管的構(gòu)成中，較理想的是在第4晶體管的漏極，連接有用以供應(yīng)切換成第1電位及第2電位的第1信號(hào)的第1信號(hào)線，并且在柵極供應(yīng)有第1頻率信號(hào)；在第5晶體管的漏極連接有用以供應(yīng)第1信號(hào)的第1信號(hào)線，并且在柵極供應(yīng)有第2頻率信號(hào)；第1信號(hào)分別在第1頻率信號(hào)從第2電位變?yōu)榈?電位之后，以及在第2頻率信號(hào)從第2電位變?yōu)榈?電位之后，從第2電位切換為第1電位。根據(jù)此構(gòu)成，通過第1頻率信號(hào)(第2頻率信號(hào))將第4晶體管(第5晶體管)的柵極電位從第2電位變?yōu)榈?電位，并且伴隨在此使第4晶體管(第5晶體管)成為導(dǎo)通狀態(tài)之后，可通過第1信號(hào)將第4晶體管(第5晶體管)的源極電位從第2電位變?yōu)榈?電位。借此，此時(shí)的第4晶體管(第5晶體管)的源極電位的變化量也可使第4晶體管(第5晶體管)的柵極電位上升或下降。亦即，除了對(duì)第4晶體管(第5晶體管)的漏極供應(yīng)做為固定電位的第1電位時(shí)，第4晶體管(第5晶體管)的柵極與源極之間的第1電容(第2電容)所導(dǎo)致的第4晶體管(第5晶體管)的柵極電位上升或是下降之外，將源極電位從第2電位變?yōu)榈?電位之際的變化量也可使第4晶體管(第5晶體管)的柵極電位上升或下降。因此，可更容易使第1及第2移位信號(hào)的電位上升至較VDD還高于臨限值電壓(Vt)以上的電位，或是降低至較VBB還低于臨限值電壓(Vt)以上的電位。因此，可更容易將具有較VDD+Vt還高的電位或是較VBB-Vt還低的電位的第1移位信號(hào)及第2移位信號(hào)供應(yīng)至邏輯合成電路部的第2晶體管的柵極及第3晶體管的柵極，因此，可抑制經(jīng)由第2晶體管及第3晶體管而輸出的移位輸出信號(hào)的電位升高或降低臨限值電壓(Vt)份的情況。
在包含上述第4晶體管及第5晶體管的構(gòu)成中，較理想的是在第4晶體管的漏極，連接有用以供應(yīng)切換成第1電位及第2電位的第2信號(hào)的第2信號(hào)線，并且對(duì)柵極供應(yīng)第1頻率信號(hào)；在第5晶體管的漏極，連接有用以供應(yīng)切換成第1電位及第2電位的第3信號(hào)的第3信號(hào)線，并且對(duì)柵極供應(yīng)第2頻率信號(hào)；第2信號(hào)分別在第1頻率信號(hào)從第2電位變?yōu)榈?電位之后，從第2電位切換成第1電位；第3信號(hào)分別在第2頻率信號(hào)從第2電位變?yōu)榈?電位之后，從第2電位切換成第1電位。根據(jù)此構(gòu)成，第1移位寄存器電路部的第4晶體管及第2移位寄存器電路部的第5晶體管分別配合響應(yīng)于第1頻率信號(hào)及第2頻率信號(hào)而導(dǎo)通的時(shí)序，將第4及第5晶體管的源極電位從第2電位變?yōu)榈?電位。此外，在第1移位寄存器電路部的第4晶體管及第2移位寄存器電路部的第5晶體管分別響應(yīng)于第1頻率信號(hào)及第2頻率信號(hào)而成為不導(dǎo)通狀態(tài)為止，可將第4及第5晶體管的源極電位分別保持在第1電位。借此，在第4及第5晶體管響應(yīng)于第1及第2頻率信號(hào)而成為不導(dǎo)通為止之間，可抑制起因在第4及第5晶體管的源極電位成為第2電位、而使第4及第5晶體管的柵極電位產(chǎn)生變動(dòng)的問題。此時(shí)，可抑制從連接有第1移位寄存器電路部的第4晶體管的柵極的節(jié)點(diǎn)中所輸出的第1移位信號(hào)、以及從連接有第2移位寄存器電路部的第5晶體管的柵極的節(jié)點(diǎn)中所輸出的第2移位信號(hào)產(chǎn)生變動(dòng)的問題，因此，可抑制對(duì)柵極輸入第1移位信號(hào)的邏輯合成電路部的第2晶體管的動(dòng)作，以及對(duì)柵極輸入第2移位信號(hào)的邏輯合成電路部的第3晶體管的動(dòng)作產(chǎn)生不穩(wěn)定的問題。
在包含上述第4晶體管及第5晶體管的構(gòu)成中，較理想的是重設(shè)晶體管也具備響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)、將第4晶體管或第5晶體管的源極電位重設(shè)成第2電位的功能。根據(jù)此構(gòu)成，例如第4晶體管(第5晶體管)為n通道晶體管、且對(duì)第4晶體管(第5晶體管)的漏極供應(yīng)正側(cè)電位VDD(第1電位)、而使第4晶體管(第5晶體管)的源極電位上升時(shí)，可在此之前，響應(yīng)于朝掃描方向本身的2段以上之前段的移位寄存器電路部的輸出信號(hào)，將第4晶體管(第5晶體管)的源極電位重設(shè)成負(fù)側(cè)電位VBB(第2電位)，因此可確實(shí)地使第4晶體管(第5晶體管)的柵極電位提高第4晶體管(第5晶體管)的源極電位從負(fù)側(cè)電位VBB上升至正側(cè)電位VDD的電位差份。借此，相比較于從正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的較不穩(wěn)定的電位中使第4晶體管(第5晶體管)的源極電位上升的情況，更可使第4晶體管(第5晶體管)的柵極電位上升，因此，更可確實(shí)地使第4晶體管(第5晶體管)的柵極電位上升至較VDD還高于第4晶體管(第5晶體管)的臨限值電壓(Vt)以上的預(yù)定電壓(Vα)份的電位。此外，在第4晶體管(第5晶體管)為p通道晶體管、且對(duì)第4晶體管(第5晶體管)的漏極供應(yīng)負(fù)側(cè)電位VBB(第1電位)、而使第4晶體管(第5晶體管)的源極電位降低時(shí)，可在此之前，響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)，將第4晶體管(第5晶體管)的源極電位重設(shè)成正側(cè)電位VDD(第2電位)，因此可確實(shí)地使第4晶體管(第5晶體管)的柵極電位，降低第4晶體管(第5晶體管)的源極電位從正側(cè)電位VDD降低至負(fù)側(cè)電位VBB的電位差份。借此，相比較于從正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的較不穩(wěn)定的電位中，使第4晶體管(第5晶體管)的源極電位降低的情況，更可使第4晶體管(第5晶體管)的柵極電位降低，因此，更可確實(shí)地使第4晶體管(第5晶體管)的柵極電位降低至較VBB還低于第4晶體管(第5晶體管)的臨限值電壓(Vt)以上的預(yù)定電壓(Vβ)份的電位。
在上述一種形態(tài)的顯示裝置中，較理想的是移位寄存器電路適用于用以驅(qū)動(dòng)?xùn)艠O線的移位寄存器電路及用以驅(qū)動(dòng)漏極線的移位寄存器電路中至少一個(gè)。根據(jù)此構(gòu)成，可容易地抑制信號(hào)在未意料到的時(shí)序中被輸入至柵極線及漏極線中至少一個(gè)。
在上述一種形態(tài)的顯示裝置中，較理想的是構(gòu)成第1移位寄存器電路部、第2移位寄存器電路部及邏輯合成電路部的晶體管、以及重設(shè)晶體管具有第1導(dǎo)電型。根據(jù)此構(gòu)成，相比較于以具有第1導(dǎo)電型及第2導(dǎo)電型的2種導(dǎo)電型的晶體管將構(gòu)成第1移位寄存器電路部、第2移位寄存器電路部及邏輯合成電路部的晶體管、以及重設(shè)晶體管加以構(gòu)成的情況，可減少在形成這些晶體管時(shí)的離子植入步驟的次數(shù)以及離子植入光罩的片數(shù)。借此，不僅可抑制制造過程的復(fù)雜化，并可抑制制造成本的增加。
在上述一種形態(tài)的顯示裝置中，較理想的是顯示裝置為液晶顯示裝置及電激發(fā)光顯示裝置中的任一個(gè)。


圖1顯示本發(fā)明第1實(shí)施形態(tài)的液晶顯示裝置的平面圖。
圖2顯示圖1所示的第1實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器內(nèi)部的電路圖。
圖3用以說明本發(fā)明第1實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器的動(dòng)作的電壓波形圖。
圖4顯示本發(fā)明第2實(shí)施形態(tài)的液晶顯示裝置的平面圖。
圖5顯示圖4所示的第2實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器內(nèi)部的電路圖。
圖6用以說明本發(fā)明第2實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器的動(dòng)作的電壓波形圖。
圖7顯示本發(fā)明第3實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器內(nèi)部的電路圖。
圖8用以說明本發(fā)明第3實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器的動(dòng)作的電壓波形圖。
圖9顯示本發(fā)明第4實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器內(nèi)部的電路圖。
圖10用以說明本發(fā)明第4實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器的動(dòng)作的電壓波形圖。
圖11顯示本發(fā)明第5實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器內(nèi)部的電路圖。
圖12用以說明本發(fā)明第5實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器的動(dòng)作的電壓波形圖。
圖13顯示本發(fā)明第6實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器內(nèi)部的電路圖。
圖14用以說明本發(fā)明第6實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器的動(dòng)作的電壓波形圖。
圖15顯示本發(fā)明第7實(shí)施形態(tài)的液晶顯示裝置的H驅(qū)動(dòng)器內(nèi)部的電路圖。
圖16顯示本發(fā)明第8實(shí)施形態(tài)的有機(jī)電激發(fā)光顯示裝置的平面圖。
圖17顯示本發(fā)明第9實(shí)施形態(tài)的有機(jī)電激發(fā)光顯示裝置的平面圖。
圖18用以說明將現(xiàn)有的顯示裝置的漏極線予以驅(qū)動(dòng)的移位寄存器電路的電路構(gòu)成的電路圖。
主要組件符號(hào)說明1、1a、1b、1c基板2、2a、102、102a顯示部3、3a、1100水平開關(guān)4、4a H驅(qū)動(dòng)器5、5a V驅(qū)動(dòng)器10 驅(qū)動(dòng)IC11 信號(hào)產(chǎn)生電路12 電源電路20、20a、120、120a像素21、121、122、NT1至NT8、NT11至NT18、NT21至NT28、NT31至NT38、NT41至NT48、NT51至NT58、NT61至NT72、NT81至NT92、NT101至NT112、NT121至NT126、NT131至NT136、NT141至NT146、NT151至NT156、NT161至NT164、NT171至NT174、NT501至NT508 n通道晶體管21a、121a、122a、PT1至PT8、PT11至PT18、PT21至PT28、PT31至PT38、PT41至PT48、PT51至PT58、PT61至PT72、PT81至PT92、PT101至PT112、PT121至PT125、PT131至PT136、PT141至PT146、PT151至PT156、PT161至PT164 p通道晶體管22、22a 像素電極23、23a 對(duì)向電極24、24a 液晶
25、25a、123、123a輔助電容51至56、501至506、511至516、521至526、531至536、1001至1003移位寄存器電路部51a至56a、501a至506a、511a至516a、521a至526a、531a至536a、1001a至1003a第1電路部51b至56b、501b至506b、511b至516b、521b至526b、531b至536b、1001b至1003b第2電路部60a、600a、610a、620a、630a輸出信號(hào)輸入切換電路部60b、600b、610b、620b、630b移位信號(hào)輸入切換電路部70、700、710、720、730掃描方向切換電路部81至84、801至804、811至814、821至824、831至834邏輯合成電路部81a至84a、811a至814a、831a至834a電位固定電路部91、901、911 電路部124、124a 陽極125、125a 陰極126、126a 有機(jī)電激發(fā)光組件C1至C4、C11至C14、C21至C24、C31至C34、C41至C44、C51至C54、C121、C131、C141、C151、C161、C501、C502電容CLK1、CLK2、CKH、CKH1、CKH2、CKV、CKV1、CKV2頻率信號(hào)線(頻率信號(hào))CSH、CSV掃描方向切換信號(hào)線(掃描方向切換信號(hào))Drain1至Drain3移位輸出信號(hào)Dummy虛設(shè)柵極線(移位輸出信號(hào))ENB、ENB1、ENB2使能信號(hào)線(使能信號(hào))Gate1第1段柵極線(移位輸出信號(hào))Gate2第2段柵極線(移位輸出信號(hào))Gate3第3段柵極線(移位輸出信號(hào))ND1至ND7、ND501至ND504節(jié)點(diǎn)NT39、NT40、NT49、NT50、NT59、NT60、PT39、PT40、PT49、PT50、PT59、PT60重設(shè)晶體管
NT510至NT512晶體管SR1至SR6移位信號(hào)SR11至SR18輸出信號(hào)SR501至SR503移位輸出信號(hào)ST、STH、STV起始信號(hào)VBB負(fù)側(cè)電位VDD正側(cè)電位Video 視頻信號(hào)線(視頻信號(hào))XCSV、XCSH 反轉(zhuǎn)掃描方向切換信號(hào)線(反轉(zhuǎn)掃描方向切換信號(hào))XENB 反轉(zhuǎn)使能信號(hào)線(反轉(zhuǎn)使能信號(hào))具體實(shí)施方式

以下根據(jù)附圖，說明本發(fā)明的實(shí)施形態(tài)。
(第1實(shí)施形態(tài))首先參照?qǐng)D1，在此第1實(shí)施形態(tài)中，是在基板1上設(shè)置顯示部2。在顯示部2，以矩陣狀配置有像素20。在圖1中，為了簡(jiǎn)化附圖，僅顯示出1個(gè)像素20。各個(gè)像素20是由n通道晶體管21(以下稱為晶體管21)、像素電極22、對(duì)向配置于像素電極22的對(duì)各個(gè)像素20為共通的對(duì)向電極23、包夾于像素電極22及對(duì)向電極23之間的液晶24及輔助電容25構(gòu)成。此外，晶體管21的源極連接于像素電極22及輔助電容25，并且漏極連接于漏極線。此晶體管21的柵極連接于柵極線。
此外，以沿著顯示部2的一邊的方式，在基板1上設(shè)置用以驅(qū)動(dòng)(掃描)顯示部2的漏極線的水平開關(guān)(HSW)3及H驅(qū)動(dòng)器4。此外，以沿著顯示部2的另一邊的方式，在基板1上設(shè)置用于驅(qū)動(dòng)(掃描)顯示部2的柵極線的V驅(qū)動(dòng)器5。在圖1的水平開關(guān)3中僅顯示2個(gè)開關(guān)，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的開關(guān)。此外，在圖1的H驅(qū)動(dòng)器4及V驅(qū)動(dòng)器5中，僅分別顯示2個(gè)移位寄存器電路部，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部。
此外，在基板1的外部設(shè)置有驅(qū)動(dòng)IC10。此驅(qū)動(dòng)IC10具備信號(hào)產(chǎn)生電路11及電源電路12。從驅(qū)動(dòng)IC10中，將視頻信號(hào)Video、起始信號(hào)STH、掃描方向切換信號(hào)CSH、頻率信號(hào)CKH、使能信號(hào)ENB、正側(cè)電位VDD及負(fù)側(cè)電位VBB供應(yīng)至H驅(qū)動(dòng)器4。此外，從驅(qū)動(dòng)IC10中，將起始信號(hào)STV、使能信號(hào)ENB、掃描方向切換信號(hào)CSV、頻率信號(hào)CKV、正側(cè)電位VDD及負(fù)側(cè)電位VBB供應(yīng)至V驅(qū)動(dòng)器5。
此外，如圖2所示，在第1實(shí)施形態(tài)中，在V驅(qū)動(dòng)器5的內(nèi)部中，設(shè)置有多段的移位寄存器電路部51至56、由輸出信號(hào)輸入切換電路部60a與移位信號(hào)輸入切換電路部60b所組成的掃描方向切換電路部70、多段的邏輯合成電路部81至84及電路部91。在圖2中，為了簡(jiǎn)化附圖，僅顯示出6段的移位寄存器電路部51至56及4段的邏輯合成電路部81至84，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部及邏輯合成電路部。
之后，第1段的移位寄存器電路部51由前段的第1電路部51a、及后段的第2電路部51b構(gòu)成。第1電路部51a包含n通道晶體管NT1及NT2、二極管連接的n通道晶體管NT3、及電容C1及C2。此外，第2電路部51b包含n通道晶體管NT4、NT5、NT6及NT7、二極管連接的n通道晶體管NT8、及電容C3及C4。以下，將n通道晶體管NT1至NT8分別稱為晶體管NT1至NT8。
此外，第1段的移位寄存器電路部51所設(shè)置的晶體管NT1至NT8皆由以n型MOS晶體管(場(chǎng)效晶體管)所組成的TFT(薄膜晶體管)構(gòu)成。此外，晶體管NT1、NT2、NT6、NT7及NT8具有互為電性連接的2個(gè)柵極。此外，在第1電路部51a中，晶體管NT1的源極連接于負(fù)側(cè)電位VBB，并且漏極連接于第1電路部51a的輸出節(jié)點(diǎn)的節(jié)點(diǎn)ND1。此外，電容C1的一方電極連接于負(fù)側(cè)電位VBB，并且另一方電極連接于節(jié)點(diǎn)ND1。此外，晶體管NT2的源極經(jīng)由晶體管NT3而連接于節(jié)點(diǎn)ND1，并且漏極連接于頻率信號(hào)線(CKV1)。此外，電容C2連接于晶體管NT2的柵極與源極之間。
此外，在第2電路部51b中，晶體管NT4的源極連接于節(jié)點(diǎn)ND3，并且柵極連接于節(jié)點(diǎn)ND2。此外，晶體管NT5的源極連接于負(fù)側(cè)電位VBB，并且漏極連接于節(jié)點(diǎn)ND3。此晶體管NT5的柵極連接于第1電路部51a的節(jié)點(diǎn)ND1。此外，晶體管NT6的源極連接于負(fù)側(cè)電位VBB，并且漏極連接于節(jié)點(diǎn)ND2。此晶體管NT6的柵極連接于第1電路部51a的節(jié)點(diǎn)ND1。此外，晶體管NT6是為了在晶體管NT5成為導(dǎo)通狀態(tài)時(shí)，使晶體管NT4成為不導(dǎo)通狀態(tài)的目的而設(shè)置。此外，晶體管NT7的源極經(jīng)由晶體管NT8而連接于節(jié)點(diǎn)ND2，并且漏極連接于頻率信號(hào)線(CKV1)。此外，電容C3連接于晶體管NT4的柵極與源極之間。此外，電容C4連接于晶體管NT7的柵極與源極之間。
此外，第2段至第6段的移位寄存器電路部52至56，具有與上述第1段的移位寄存器電路部51幾乎相同的電路構(gòu)成。具體而言，第2段至第6段的移位寄存器電路部52至56分別由與第1段的移位寄存器電路部51的第1電路部51a幾乎相同的電路構(gòu)成的第1電路部52a至56a、以及與第1段的移位寄存器電路部51的第2電路部51b幾乎相同的電路構(gòu)成的第2電路部52b至56b構(gòu)成。
第2段的移位寄存器電路部52包含對(duì)應(yīng)于第1段的移位寄存器電路部51的晶體管NT1至NT8的n通道晶體管NT11至NT18以及對(duì)應(yīng)于電容C1至C4的電容C11至C14。n通道晶體管NT14為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，n通道晶體管NT16為本發(fā)明的“第1晶體管”的一個(gè)例子。此外，電容C13為本發(fā)明的“第1電容”及“第2電容”的一個(gè)例子。以下，將n通道晶體管NT11至NT18分別稱之為晶體管NT11至NT18。
此外，第3段的移位寄存器電路部53包含對(duì)應(yīng)于第1段的移位寄存器電路部51的晶體管NT1至NT8的n通道晶體管NT21至NT28，以及對(duì)應(yīng)于電容C1至C4的電容C21至C24。n通道晶體管NT24為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，n通道晶體管NT26為本發(fā)明的“第1晶體管”的一個(gè)例子。此外，電容C23為本發(fā)明的“第1電容”及“第2電容”的一個(gè)例子。以下，將n通道晶體管NT21至NT28分別稱為晶體管NT21至NT28。
此外，第4段的移位寄存器電路部54包含對(duì)應(yīng)于第1段的移位寄存器電路部51的晶體管NT1至NT8的n通道晶體管NT31至NT38，以及對(duì)應(yīng)于電容C1至C4的電容C31至C34。n通道晶體管NT34為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，n通道晶體管NT36為本發(fā)明的“第1晶體管”的一個(gè)例子。此外，電容C33為本發(fā)明的“第1電容”及“第2電容”的一個(gè)例子。以下，將n通道晶體管NT31至NT38分別稱為晶體管NT31至NT38。
此外，第5段的移位寄存器電路部55包含對(duì)應(yīng)于第1段的移位寄存器電路部51的晶體管NT1至NT8的n通道晶體管NT41至NT48，以及對(duì)應(yīng)于電容C1至C4的電容C41至C44。n通道晶體管NT44為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，n通道晶體管NT46為本發(fā)明的“第1晶體管”的一個(gè)例子。此外，電容C43為本發(fā)明的“第1電容”及“第2電容”的一個(gè)例子。以下，將n通道晶體管NT41至NT48分別稱為晶體管NT41至NT48。
此外，第6段的移位寄存器電路部56包含對(duì)應(yīng)于第1段的移位寄存器電路部51的晶體管NT1至NT8的n通道晶體管NT51至NT58，以及對(duì)應(yīng)于電容C1至C4的電容C51至C54。n通道晶體管NT54為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，n通道晶體管NT56為本發(fā)明的“第1晶體管”的一個(gè)例子。此外，電容C53為本發(fā)明的“第1電容”及“第2電容”的一個(gè)例子。以下，將n通道晶體管NT51至NT58分別稱為晶體管NT51至NT58。
在此，在第1實(shí)施形態(tài)中，第4段的移位寄存器電路部54的第1電路部54a包含用以將輸出移位信號(hào)SR4的節(jié)點(diǎn)ND2的電位重設(shè)成負(fù)側(cè)電位VBB的n通道晶體管NT39及NT40。此外，第5段的移位寄存器電路部55的第1電路部55a包含用以將輸出移位信號(hào)SR5的節(jié)點(diǎn)ND2的電位重設(shè)成負(fù)側(cè)電位VBB的n通道晶體管NT49及NT50。此外，第6段的移位寄存器電路部56的第1電路部56a包含用以將輸出移位信號(hào)SR6的節(jié)點(diǎn)ND2的電位重設(shè)成負(fù)側(cè)電位VBB的n通道晶體管NT59及NT60。以下，n通道晶體管NT39、NT40、NT49、NT50、NT59、NT60分別稱為重設(shè)晶體管NT39、NT40、NT49、NT50、NT59、NT60。這些重設(shè)晶體管NT39、NT40、NT49、NT50、NT59、NT60，皆是由n型MOS晶體管所組成的TFT構(gòu)成。
此外，重設(shè)晶體管NT39及NT40使源極及漏極的彼此相互連接。此外，在重設(shè)晶體管NT39及NT40的漏極分別連接有正側(cè)電位VDD，并且在源極分別連接有第4段的移位寄存器電路部54的第1電路部54a的輸出節(jié)點(diǎn)的節(jié)點(diǎn)ND1。此外，在第1實(shí)施形態(tài)中，重設(shè)晶體管NT39的柵極連接于第2段的移位寄存器電路部52的節(jié)點(diǎn)ND3。此外，重設(shè)晶體管NT40的柵極連接于第6段的移位寄存器電路部56的節(jié)點(diǎn)ND3。亦即，在第1實(shí)施形態(tài)中，重設(shè)晶體管NT39的柵極連接于節(jié)點(diǎn)ND3，該節(jié)點(diǎn)ND3輸出朝順向掃描方向包含重設(shè)晶體管NT39的第4段的移位寄存器電路部54的2段前的移位寄存器電路部52的輸出信號(hào)SR12。此外，重設(shè)晶體管NT40的柵極連接于節(jié)點(diǎn)ND3，該節(jié)點(diǎn)ND3輸出朝順向掃描方向包含重設(shè)晶體管NT40的第4段的移位寄存器電路部54的2段后的移位寄存器電路部56的輸出信號(hào)SR16。
借此，在第1實(shí)施形態(tài)中構(gòu)成為，若響應(yīng)于移位寄存器電路部52的H位準(zhǔn)的輸出信號(hào)SR12而使重設(shè)晶體管NT39導(dǎo)通，則經(jīng)由重設(shè)晶體管NT39而供應(yīng)正側(cè)電位VDD，借此使第1電路部54a的節(jié)點(diǎn)ND1的電位成為正側(cè)電位VDD(H位準(zhǔn))。此外還構(gòu)成為，若第1電路部54a的節(jié)點(diǎn)ND1的電位成為正側(cè)電位VDD(H位準(zhǔn))，則使第2電路部54b的晶體管NT36導(dǎo)通，因此經(jīng)由晶體管NT36而供應(yīng)負(fù)側(cè)電位VBB，借此使輸出移位信號(hào)SR4的第2電路部54b的節(jié)點(diǎn)ND2重設(shè)成負(fù)側(cè)電位VBB。此外，構(gòu)成為，若響應(yīng)于移位寄存器電路部56的H位準(zhǔn)的輸出信號(hào)SR16而使重設(shè)晶體管NT40導(dǎo)通，則經(jīng)由重設(shè)晶體管NT40而供應(yīng)正側(cè)電位VDD，借此使第1電路部54a的節(jié)點(diǎn)ND1的電位成為正側(cè)電位VDD(H位準(zhǔn))。此外，與上述重設(shè)晶體管NT39所進(jìn)行的重設(shè)時(shí)的動(dòng)作相同，以使輸出移位信號(hào)SR4的第2電路部54b的節(jié)點(diǎn)ND2重設(shè)成負(fù)側(cè)電位VBB的方式構(gòu)成。
此外，重設(shè)晶體管NT49及NT50是使源極及漏極彼此相互連接。此外，對(duì)重設(shè)晶體管NT49及NT50的漏極分別連接有正側(cè)電位VDD，并且在源極分別連接有第5段的移位寄存器電路部55的第1電路部55a的輸出節(jié)點(diǎn)的節(jié)點(diǎn)ND1。此外，重設(shè)晶體管NT49的柵極連接于第3段的移位寄存器電路部53的節(jié)點(diǎn)ND3。此外，重設(shè)晶體管NT50的柵極連接于輸出未圖示的第7段的移位寄存器電路部的輸出信號(hào)SR17的節(jié)點(diǎn)。借此，在第5段的移位寄存器電路部55中與上述第4段的移位寄存器電路部54相同，以使輸出移位信號(hào)SR5的第2電路部55b的節(jié)點(diǎn)ND2重設(shè)成負(fù)側(cè)電位VBB的方式構(gòu)成。
此外，重設(shè)晶體管NT59及NT60使源極及漏極彼此相互連接。此外，在重設(shè)晶體管NT59及NT60的漏極分別連接有正側(cè)電位VDD，并且在源極分別連接有第6段的移位寄存器電路部56的第1電路部56a的輸出節(jié)點(diǎn)的節(jié)點(diǎn)ND1。此外，重設(shè)晶體管NT59的柵極連接于第4段的移位寄存器電路部54的節(jié)點(diǎn)ND3。此外，重設(shè)晶體管NT60的柵極連接于輸出未圖示的第8段的移位寄存器電路部的輸出信號(hào)SR18的節(jié)點(diǎn)。借此，在第6段的移位寄存器電路部56中與上述第4段的移位寄存器電路部54相同，以使輸出移位信號(hào)SR6的第2電路部56b的節(jié)點(diǎn)ND2重設(shè)成負(fù)側(cè)電位VBB的方式構(gòu)成。
此外，第2段的移位寄存器電路部52的晶體管NT12及NT17、第4段的移位寄存器電路部54的晶體管NT32及NT37、第6段的移位寄存器電路部56的晶體管NT52及NT57連接于頻率信號(hào)線(CKV2)。此外，第3段的移位寄存器電路部53的晶體管NT22及NT27、第5段的移位寄存器電路部55的晶體管NT42及NT47連接于頻率信號(hào)線(CKV1)。亦即，頻率信號(hào)線(CKV1)及頻率信號(hào)線(CKV2)是在每1段交互連接。
此外，在第1實(shí)施形態(tài)中，是在各段的移位寄存器電路部51至56中，交互設(shè)置有各為1個(gè)的使能信號(hào)線(ENB1)及使能信號(hào)線(ENB2)。此使能信號(hào)線(ENB1)及使能信號(hào)線(ENB2)為本發(fā)明的“第2信號(hào)線”及“第3信號(hào)線”的一個(gè)例子。此外，構(gòu)成為經(jīng)由此使能信號(hào)線(ENB1)，而供應(yīng)用以將電位在預(yù)定的時(shí)序中從L位準(zhǔn)切換至H位準(zhǔn)的使能信號(hào)ENB1，并經(jīng)由此使能信號(hào)線(ENB2)而供應(yīng)用以將電位在與使能信號(hào)ENB1為不同的時(shí)序中從L位準(zhǔn)切換至H位準(zhǔn)的使能信號(hào)ENB2。之后，在第1段的移位寄存器電路部51、第3段的移位寄存器電路部53，以及第5段的移位寄存器電路部55中，分別在晶體管NT4、NT24及NT44的漏極上連接有使能信號(hào)線(ENB1)。此外，在第2段的移位寄存器電路部52、第4段的移位寄存器電路部54，以及第6段的移位寄存器電路部56中，分別在晶體管NT14、NT34及NT54的漏極上連接有使能信號(hào)線(ENB2)。
此外，由輸出信號(hào)輸入切換電路部60a與移位信號(hào)輸入切換電路部60b所組成的掃描方向切換電路部70是為了將掃描方向切換為圖2中的順向及逆向而設(shè)置。具體而言，掃描方向切換電路部70的輸出信號(hào)輸入切換電路部60a包含n通道晶體管NT61至NT72。以下，將n通道晶體管NT61至NT72分別稱為晶體管NT61至NT72。此晶體管NT61至NT72皆是由n型MOS晶體管所組成的TFT構(gòu)成。
此外，晶體管NT61至NT66依此順序，該源極/漏極的一方互相與源極/漏極的另一方連接。此外，在晶體管NT61、NT63、NT65的柵極連接有掃描方向切換信號(hào)線(CSV)，并且在晶體管NT62、NT64、NT66的柵極連接有反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)。亦即，在晶體管NT61至NT66的柵極分別交互連接有掃描方向切換信號(hào)線(CSV)及反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)。
此外，晶體管NT67連接于后述的電路部91的節(jié)點(diǎn)ND6。此外，晶體管NT68至NT72依此順序，該源極/漏極的一方相與源極/漏極的另一方相互連接。此外，在晶體管NT67、NT69、NT71的柵極連接有反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)，并且在晶體管NT68、NT70、NT72的柵極連接有掃描方向切換信號(hào)線(CSV)。亦即，在晶體管NT67至NT72的柵極分別交互連接有反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)及掃描方向切換信號(hào)線(CSV)。
之后，在掃描方向?yàn)轫樝虻那闆r下，控制使掃描方向切換信號(hào)CSV成為H位準(zhǔn)(VDD)，并且使反轉(zhuǎn)掃描方向切換信號(hào)XCSV成為L(zhǎng)位準(zhǔn)(VBB)。因此，在掃描方向?yàn)轫樝虻那闆r下，控制使晶體管NT61、NT63、NT65、NT68、NT70及NT72成為導(dǎo)通狀態(tài)，并且使晶體管NT62、NT64、NT66、NT67、NT69及NT71成為不導(dǎo)通狀態(tài)。此外，在掃描方向?yàn)槟嫦虻那闆r下，控制為使掃描方向切換信號(hào)CSV成為L(zhǎng)位準(zhǔn)(VBB)，并且使反轉(zhuǎn)掃描方向切換信號(hào)XCSV成為H位準(zhǔn)(VDD)。因此，在掃描方向?yàn)槟嫦虻那闆r下，控制使晶體管NT61、NT63、NT65、NT68、NT70及NT72成為不導(dǎo)通狀態(tài)，并且使晶體管NT62、NT64、NT66、NT67、NT69及NT71成為導(dǎo)通狀態(tài)。
此外，第1段的移位寄存器電路部51的晶體管NT1的柵極連接于輸出信號(hào)輸入切換電路部60a的晶體管NT61的源極/漏極的另一方(晶體管NT62的源極/漏極的一方)，并且第1段的移位寄存器電路部51的節(jié)點(diǎn)ND3連接于輸出信號(hào)輸入切換電路部60a的晶體管NT68的源極/漏極的一方。
此外，第2段的移位寄存器電路部52的晶體管NT11的柵極，連接于輸出信號(hào)輸入切換電路部60a的晶體管NT68的源極/漏極的另一方(晶體管NT69的源極/漏極的一方)，并且第2段的移位寄存器電路部52的節(jié)點(diǎn)ND3連接于輸出信號(hào)輸入切換電路部60a的晶體管NT62的源極/漏極的另一方(晶體管NT63的源極/漏極的一方)。
此外，第3段的移位寄存器電路部53的晶體管NT21的柵極連接于輸出信號(hào)輸入切換電路部60a的晶體管NT63的源極/漏極的另一方(晶體管NT64的源極/漏極的一方)，并且第3段的移位寄存器電路部53的節(jié)點(diǎn)ND3連接于輸出信號(hào)輸入切換電路部60a的晶體管NT69的源極/漏極的另一方(晶體管NT70的源極/漏極的一方)。
此外，第4段的移位寄存器電路部54的晶體管NT31的柵極連接于輸出信號(hào)輸入切換電路部60a的晶體管NT70的源極/漏極的另一方(晶體管NT71的源極/漏極的一方)，并且第4段的移位寄存器電路部54的節(jié)點(diǎn)ND3連接于輸出信號(hào)輸入切換電路部60a的晶體管NT64的源極/漏極的另一方(晶體管NT65的源極/漏極的一方)。
此外，第5段的移位寄存器電路部55的晶體管NT41的柵極連接于輸出信號(hào)輸入切換電路部60a的晶體管NT65的源極/漏極的另一方(晶體管NT66的源極/漏極的一方)，并且第5段的移位寄存器電路部55的節(jié)點(diǎn)ND3連接于輸出信號(hào)輸入切換電路部60a的晶體管NT71的源極/漏極的另一方(晶體管NT72的源極/漏極的一方)。
此外，第6段的移位寄存器電路部56的晶體管NT51的柵極連接于輸出信號(hào)輸入切換電路部60a的晶體管NT72的源極/漏極的另一方，并且第6段的移位寄存器電路部56的節(jié)點(diǎn)ND3連接于輸出信號(hào)輸入切換電路部60a的晶體管NT66的源極/漏極的另一方。
通過將各段的移位寄存器電路部51至56與輸出信號(hào)輸入切換電路部60a如上所述地加以連接，借此可控制為對(duì)應(yīng)掃描方向，將對(duì)在掃描方向?yàn)榍耙欢蔚妮敵鲂盘?hào)(SR11至SR16)輸入至特定段的移位寄存器電路部的第1電路部。在掃描方向?yàn)轫樝驎r(shí)之前頭段的移位寄存器電路部51的第1電路部51a中輸入起始信號(hào)STV。
此外，掃描方向切換電路部70的移位信號(hào)輸入切換電路部60b包含柵極連接于掃描方向切換信號(hào)線(CSV)的n通道晶體管NT81至NT92，以與門極連接于反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)的n通道晶體管NT101至NT112。以下，將n通道晶體管NT81至NT92及NT101至NT112分別稱之為晶體管NT81至NT92及NT101至NT112。此外，構(gòu)成移位信號(hào)輸入切換電路部60b的晶體管NT81至NT92及NT101至NT112都由n型MOS晶體管所組成的TFT構(gòu)成。
此外，在移位信號(hào)輸入切換電路部60b中，柵極連接于掃描方向切換信號(hào)線(CSV)的n通道晶體管，以及柵極連接于反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)的n通道晶體管，分別在各段的移位寄存器電路部51至56配置2個(gè)。具體而言，對(duì)應(yīng)于第1段的移位寄存器電路部51，配置有柵極連接于掃描方向切換信號(hào)線(CSV)的晶體管NT81及NT82、與柵極連接于反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)的晶體管NT101及NT102。晶體管NT81及NT101的源極/漏極的一方連接于第1段的移位寄存器電路部51的晶體管NT2的柵極。晶體管NT81的源極/漏極的另一方連接于第2段的移位寄存器電路部52的節(jié)點(diǎn)ND2，并且晶體管NT101的源極/漏極的另一方連接于正側(cè)電位VDD。此外，晶體管NT82及NT102的源極/漏極的一方連接于第1段的移位寄存器電路部51的晶體管NT7的柵極。晶體管NT82的源極/漏極的另一方連接于供應(yīng)有起始信號(hào)STV的輸出信號(hào)輸入切換電路部60a的晶體管NT61的源極/漏極的另一方(晶體管NT62的源極/漏極的一方)與晶體管NT1的柵極，并且晶體管NT102的源極/漏極的另一方連接于第2段的移位寄存器電路部52的節(jié)點(diǎn)ND2。
此外，對(duì)應(yīng)于第2段的移位寄存器電路部52，其配置有柵極連接于掃描方向切換信號(hào)線(CSV)的晶體管NT83及NT84，以及柵極連接于反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)的晶體管NT103及NT104。晶體管NT83及NT103的源極/漏極的一方連接于第2段的移位寄存器電路部52的晶體管NT12的柵極。晶體管NT83的源極/漏極的另一方連接于第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2，并且晶體管NT103的源極/漏極的另一方連接于第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2。此外，晶體管NT84及NT104的源極/漏極的一方連接于第2段的移位寄存器電路部52的晶體管NT17的柵極。晶體管NT84的源極/漏極的另一方連接于第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2，并且晶體管NT104的源極/漏極的另一方連接于第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2。
此外，對(duì)應(yīng)于第3段的移位寄存器電路部53，其配置有柵極連接于掃描方向切換信號(hào)線(CSV)的晶體管NT85及NT86，以及柵極連接于反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)的晶體管NT105及NT106。晶體管NT85及NT105的源極/漏極的一方連接于第3段的移位寄存器電路部53的晶體管NT22的柵極。晶體管NT85的源極/漏極的另一方連接于第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2，并且晶體管NT105的源極/漏極的另一方連接于第2段的移位寄存器電路部52的節(jié)點(diǎn)ND2。此外，晶體管NT86及NT106的源極/漏極的一方連接于第3段的移位寄存器電路部53的晶體管NT27的柵極。晶體管NT86的源極/漏極的另一方連接于第2段的移位寄存器電路部52的節(jié)點(diǎn)ND2，并且晶體管NT106的源極/漏極的另一方連接于第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2。
此外，對(duì)應(yīng)于第4段的移位寄存器電路部54，其配置有柵極連接于掃描方向切換信號(hào)線(CSV)的晶體管NT87及NT88，以及柵極連接于反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)的晶體管NT107及NT108。晶體管NT87及NT107的源極/漏極的一方連接于第4段的移位寄存器電路部54的晶體管NT32的柵極。晶體管NT87的源極/漏極的另一方連接于第5段的移位寄存器電路部55的節(jié)點(diǎn)ND2，并且晶體管NT107的源極/漏極的另一方連接于第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2。此外，晶體管NT88及NT108的源極/漏極的一方連接于第4段的移位寄存器電路部54的晶體管NT37的柵極。晶體管NT88的源極/漏極的另一方連接于第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2，并且晶體管NT108的源極/漏極的另一方連接于第5段的移位寄存器電路部55的節(jié)點(diǎn)ND2。
此外，對(duì)應(yīng)于第5段的移位寄存器電路部55配置有柵極連接于掃描方向切換信號(hào)線(CSV)的晶體管NT89及NT90，與柵極連接于反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)的晶體管NT109及NT110。晶體管NT89及NT109的源極/漏極的一方連接于第5段的移位寄存器電路部55的晶體管NT42的柵極。晶體管NT89的源極/漏極的另一方連接于第6段的移位寄存器電路部56的節(jié)點(diǎn)ND2，并且晶體管NT109的源極/漏極的另一方連接于第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2。此外，晶體管NT90及NT110的源極/漏極的一方連接于第5段的移位寄存器電路部55的晶體管NT47的柵極。晶體管NT90的源極/漏極的另一方連接于第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2，并且晶體管NT110的源極/漏極的另一方連接于第6段的移位寄存器電路部56的節(jié)點(diǎn)ND2。
此外，對(duì)應(yīng)于第6段的移位寄存器電路部56配置有柵極連接于掃描方向切換信號(hào)線(CSV)的晶體管NT91及NT92，以及柵極連接于反轉(zhuǎn)掃描方向切換信號(hào)線(XCSV)的晶體管NT111及NT112。晶體管NT91及NT111的源極/漏極的一方連接于第6段的移位寄存器電路部56的晶體管NT52的柵極。晶體管NT91的源極/漏極的另一方連接于圖中未顯示的第7段的移位寄存器電路部的節(jié)點(diǎn)ND2，并且晶體管NT111的源極/漏極的另一方連接于第5段的移位寄存器電路部55的節(jié)點(diǎn)ND2。此外，晶體管NT92及NT112的源極/漏極的一方連接于第6段的移位寄存器電路部56的晶體管NT57的柵極。晶體管NT92的源極/漏極的另一方連接于第5段的移位寄存器電路部55的節(jié)點(diǎn)ND2，并且晶體管NT112的源極/漏極的另一方連接于未圖示的第7段的移位寄存器電路部的節(jié)點(diǎn)ND2。
通過將構(gòu)成移位信號(hào)輸入切換電路部60b的晶體管NT81至NT92及NT101至NT112如上所述地加以構(gòu)成，借此，在掃描方向?yàn)轫樝虻那闆r下，可控制使晶體管NT81至NT92成為導(dǎo)通狀態(tài)，并且使晶體管NT101至NT112成為不導(dǎo)通狀態(tài)。此外，如上所述通過連接各段的移位寄存器電路部51至56與移位信號(hào)輸入切換電路部60b，而可控制為，應(yīng)掃描方向，將朝掃描方向?qū)⑾乱欢蔚囊莆恍盘?hào)(SR1至SR6)輸入至預(yù)定段的移位寄存器電路部的第1電路部，并且將朝掃描方向?qū)⑶耙欢蔚囊莆恍盘?hào)(SR1至SR6)輸入至預(yù)定段的移位寄存器電路部的第2電路部。只是，在初段的移位寄存器電路部51的第1電路部51a輸入起始信號(hào)STV。
此外，邏輯合成電路部81至84分別連接于虛設(shè)柵極線(Dummy)、第1段柵極線(Gate1)、第2段柵極線(Gate2)，以及第3段柵極線(Gate3)。虛設(shè)柵極線(Dummy)是未連接于顯示部2所設(shè)置的像素20(參照?qǐng)D1)的柵極線。此外，邏輯合成電路部81至84分別構(gòu)成為，對(duì)于從所對(duì)應(yīng)的預(yù)定段的移位寄存器電路部所輸出的移位信號(hào)、以及從該預(yù)定段的下一段的移位寄存器電路部所輸出的移位信號(hào)進(jìn)行邏輯合成，而將移位輸出信號(hào)輸出至各段的柵極線。此外連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81包含n通道晶體管NT121至NT124、二極管連接的n通道晶體管NT125，以及電容C121。n通道晶體管NT121為本發(fā)明的“第2晶體管”的一個(gè)例子，n通道晶體管NT122為本發(fā)明的“第3晶體管”的一個(gè)例子。以下，將n通道晶體管NT121至NT125分別稱之為晶體管NT121至NT125。
此外，通過n通道晶體管NT123至NT125，以及電容C121，而構(gòu)成電位固定電路部81a。此電位固定電路部81a是在從邏輯合成電路部81中將L位準(zhǔn)的移位輸出信號(hào)輸出至虛設(shè)柵極線(Dummy)時(shí)，用以將該移位輸出信號(hào)的L位準(zhǔn)加以固定而設(shè)置。此外，構(gòu)成邏輯合成電路部81的晶體管NT121至NT125都由n型MOS晶體管所組成的TFT構(gòu)成。此外，晶體管NT121的漏極連接于使能信號(hào)線(ENB)，并且源極連接于晶體管NT122的漏極。此外，晶體管NT122的源極連接于節(jié)點(diǎn)ND4(虛設(shè)柵極線)。晶體管NT121的柵極連接于輸出第2段的移位寄存器電路部52的移位信號(hào)SR2的節(jié)點(diǎn)ND2，并且晶體管NT122的柵極連接于輸出第3段的移位寄存器電路部53的移位信號(hào)SR3的節(jié)點(diǎn)ND2。
此外，晶體管NT123的源極連接于負(fù)側(cè)電位VBB，并且漏極連接于節(jié)點(diǎn)ND4(虛設(shè)柵極線)。此晶體管NT123的柵極連接于節(jié)點(diǎn)ND5。晶體管NT124的源極連接于負(fù)側(cè)電位VBB，并且漏極連接于節(jié)點(diǎn)ND5。此晶體管NT124的柵極連接于節(jié)點(diǎn)ND4(虛設(shè)柵極線)。此外，電容C121的一方電極連接于負(fù)側(cè)電位VBB，并且另一方電極連接于節(jié)點(diǎn)ND5。此外，節(jié)點(diǎn)ND5經(jīng)由晶體管NT125而連接于反轉(zhuǎn)使能信號(hào)線(XENB)。
此外連接于第1段柵極線(Gate1)的邏輯合成電路部82具有與連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81相同的電路構(gòu)成。具體而言，連接于第1段柵極線(Gate1)的邏輯合成電路部82包含對(duì)應(yīng)于連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81的晶體管NT121至NT125，以及電容C121的n通道晶體管NT131至NT135，以及電容C131。n通道晶體管NT131為本發(fā)明的“第2晶體管”的一個(gè)例子，n通道晶體管NT132為本發(fā)明的“第3晶體管”的一個(gè)例子。以下，將n通道晶體管NT131至NT135分別稱為晶體管NT131至NT135。此外，對(duì)應(yīng)于連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81的電位固定電路部81a的電位固定電路部82a，是由晶體管NT133至NT135及電容C131而構(gòu)成。
此外，在連接于第1段柵極線(Gate1)的邏輯合成電路部82中，晶體管NT131的柵極連接于輸出第3段的移位寄存器電路部53的移位信號(hào)SR3的節(jié)點(diǎn)ND2，并且晶體管NT132的柵極連接于輸出第4段的移位寄存器電路部54的移位信號(hào)SR4的節(jié)點(diǎn)ND2。此外，節(jié)點(diǎn)ND5經(jīng)由晶體管NT135而連接于反轉(zhuǎn)使能信號(hào)線(XENB)。
此外連接于第2段柵極線(Gate2)的邏輯合成電路部83具有與連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81相同的電路構(gòu)成。具體而言，連接于第2段柵極線(Gate2)的邏輯合成電路部83包含對(duì)應(yīng)于連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81的晶體管NT121至NT125及電容C121的n通道晶體管NT141至NT145，以及電容C141。n通道晶體管NT141為本發(fā)明的“第2晶體管”的一個(gè)例子，n通道晶體管NT142為本發(fā)明的“第3晶體管”的一個(gè)例子。以下，將n通道晶體管NT141至NT145分別稱為晶體管NT141至NT145。此外，對(duì)應(yīng)于連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81的電位固定電路部81a的電位固定電路部83a，是由晶體管NT143至NT145及電容C141構(gòu)成。
此外，在連接于第2段柵極線(Gate2)的邏輯合成電路部83中，晶體管NT141的柵極連接于輸出第4段的移位寄存器電路部54的移位信號(hào)SR4的節(jié)點(diǎn)ND2，并且晶體管NT142的柵極連接于輸出第5段的移位寄存器電路部55的移位信號(hào)SR5的節(jié)點(diǎn)ND2。此外，節(jié)點(diǎn)ND5經(jīng)由晶體管NT145而連接于反轉(zhuǎn)使能信號(hào)線(XENB)。
此外連接于第3段柵極線(Gate3)的邏輯合成電路部84具有與連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81相同的電路構(gòu)成。具體而言，連接于第3段柵極線(Gate3)的邏輯合成電路部84包含對(duì)應(yīng)于連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81的晶體管NT121至NT125及電容C121的n通道晶體管NT151至NT155，以及電容C151。n通道晶體管NT151為本發(fā)明的“第2晶體管”的一個(gè)例子，n通道晶體管NT152為本發(fā)明的“第3晶體管”的一個(gè)例子。以下，將n通道晶體管NT151至NT155分別稱為晶體管NT151至NT155。此外，對(duì)應(yīng)于連接于虛設(shè)柵極線(Dummy)的邏輯合成電路部81的電位固定電路部81a的電位固定電路部84a，是由晶體管NT153至NT155及電容C151構(gòu)成。
此外，在連接于第3段柵極線(Gate3)的邏輯合成電路部84中，晶體管NT151的柵極連接于輸出第5段的移位寄存器電路部55的移位信號(hào)SR5的節(jié)點(diǎn)ND2，并且晶體管NT152的柵極連接于輸出第6段的移位寄存器電路部56的移位信號(hào)SR6的節(jié)點(diǎn)ND2。此外，節(jié)點(diǎn)ND5經(jīng)由晶體管NT155而連接于反轉(zhuǎn)使能信號(hào)線(XENB)。
此外，電路部91包含n通道晶體管NT161至NT163、二極管連接的n通道晶體管NT164，以及電容C161。以下，將n通道晶體管NT161至NT164分別稱為晶體管NT161至NT164。此外，構(gòu)成電路部91的晶體管NT161至NT164都由n型MOS晶體管所組成的TFT構(gòu)成。
此外，晶體管NT161的漏極連接于使能信號(hào)線(ENB)，并且源極連接于節(jié)點(diǎn)ND6。晶體管NT161的柵極連接于第2段的移位寄存器電路部52的節(jié)點(diǎn)ND2。此外，晶體管NT162的源極連接于負(fù)側(cè)電位VBB，并且漏極連接于節(jié)點(diǎn)ND6。此晶體管NT162的柵極連接于節(jié)點(diǎn)ND7。晶體管NT163的源極連接于負(fù)側(cè)電位VBB，并且漏極連接于節(jié)點(diǎn)ND7。此晶體管NT163的柵極連接于節(jié)點(diǎn)ND6。此外，電容C161的一方電極連接于負(fù)側(cè)電位VBB，并且另一方電極連接于節(jié)點(diǎn)ND7。此外，節(jié)點(diǎn)ND6連接于輸出信號(hào)輸入切換電路部60a的晶體管NT67的源極/漏極的另一方。此外，節(jié)點(diǎn)ND7經(jīng)由晶體管NT164而連接于反轉(zhuǎn)使能信號(hào)線(XENB)。
接下來參照?qǐng)D1至圖3，說明第1實(shí)施形態(tài)的液晶顯示裝置的V驅(qū)動(dòng)器5的動(dòng)作。
首先說明，沿著圖2的順向，依序?qū)r(shí)序產(chǎn)生移位后的移位輸出信號(hào)輸出至各段的柵極線的情形(順向掃描的情形)。首先投入電源，借此將正側(cè)電位VDD與負(fù)側(cè)電位VBB供應(yīng)至V驅(qū)動(dòng)器5的各段的移位寄存器電路部。在順向掃描的情況下，掃描方向切換信號(hào)CSV是保持在H位準(zhǔn)，并且反轉(zhuǎn)掃描方向切換信號(hào)XCSV保持在L位準(zhǔn)。借此，在順向掃描的情況下，在柵極輸入掃描方向切換信號(hào)CSV的晶體管NT61、NT63、NT65、NT68、NT70、NT72及NT81至NT92保持在導(dǎo)通狀態(tài)。此外，在柵極輸入反轉(zhuǎn)掃描方向切換信號(hào)XCSV的晶體管NT62、NT64、NT66、NT67、NT69、NT71及NT101至NT112保持在不導(dǎo)通狀態(tài)。之后，在初期狀態(tài)下，各段的移位寄存器電路部51至56的節(jié)點(diǎn)ND1至ND3的電位，是處在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位。因此，在初期狀態(tài)下，從各段的移位寄存器電路部51至56所輸出的移位信號(hào)SR1至SR6，以及輸出信號(hào)SR11至SR16，是處在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位。
在此狀態(tài)下，如圖3所示，將起始信號(hào)STV上升至H位準(zhǔn)。借此，H位準(zhǔn)的起始信號(hào)STV，經(jīng)由輸出信號(hào)輸入切換電路部60a的導(dǎo)通狀態(tài)的晶體管NT61，而輸入至第1段的移位寄存器電路部51的晶體管NT1的柵極。因此，晶體管NT1成為導(dǎo)通狀態(tài)。之后，輸入至晶體管NT2的漏極的頻率信號(hào)CKV1上升至H位準(zhǔn)。
此時(shí)，從第2段的移位寄存器電路部52所輸出的移位信號(hào)SR2經(jīng)由導(dǎo)通狀態(tài)的晶體管NT81而輸入至第1段的移位寄存器電路部51的晶體管NT2的柵極。此時(shí)的輸入于晶體管NT2的柵極的移位信號(hào)SR2，雖然處在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位，但成為可使晶體管NT2成為不導(dǎo)通的電位。因此，晶體管NT2成為不導(dǎo)通狀態(tài)。
此外，由于第1段的移位寄存器電路部51的晶體管NT1成為導(dǎo)通狀態(tài)且晶體管NT2成為不導(dǎo)通狀態(tài)，因此可從負(fù)側(cè)電位VBB經(jīng)由晶體管NT1供應(yīng)L位準(zhǔn)的電位，借此將節(jié)點(diǎn)ND1的電位降低至L位準(zhǔn)。借此，使柵極連接于第1段的移位寄存器電路部51的節(jié)點(diǎn)ND1的晶體管NT5及NT6成為不導(dǎo)通狀態(tài)。此外，H位準(zhǔn)的起始信號(hào)STV也經(jīng)由導(dǎo)通狀態(tài)的晶體管NT61及NT82而輸入至第1段的移位寄存器電路部51的晶體管NT7的柵極。借此，晶體管NT7成為導(dǎo)通狀態(tài)。此外，輸入至晶體管NT7的漏極的頻率信號(hào)CKV1的電位上升至H位準(zhǔn)。
此時(shí)，即使晶體管NT7成為導(dǎo)通狀態(tài)，晶體管NT6也成為不導(dǎo)通狀態(tài)，因此貫通電流并不會(huì)經(jīng)由晶體管NT7、NT8及NT6而流入至頻率信號(hào)線(CKV1)及負(fù)側(cè)電位VBB之間。此外，由于H位準(zhǔn)的頻率信號(hào)CKV1經(jīng)由晶體管NT7、以及二極管連接的晶體管NT8而輸入，因此，第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2的電位上升至H位準(zhǔn)。借此，使晶體管NT4成為導(dǎo)通狀態(tài)。此時(shí)，由于L位準(zhǔn)的使能信號(hào)ENB1被供應(yīng)至晶體管NT4的漏極，因此，晶體管NT4的源極電位(節(jié)點(diǎn)ND3的電位)保持在L位準(zhǔn)。
之后，使能信號(hào)ENB1的電位從L位準(zhǔn)上升至H位準(zhǔn)。借此，使第1段的移位寄存器電路部51的節(jié)點(diǎn)ND3的電位上升至H位準(zhǔn)(VDD)。此時(shí)，由于通過電容C3以維持晶體管NT4的柵極-源極間電壓的方式而使節(jié)點(diǎn)ND3的電位上升，伴隨在此，使第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2的電位更為上升，而從VDD更進(jìn)一步的上升。因此，節(jié)點(diǎn)ND2的電位上升至較VDD還高于晶體管NT4的臨限值電壓(Vt)以上的預(yù)定電壓(Vβ)份的電位(VDD+Vβ＞VDD+Vt)。此時(shí)的節(jié)點(diǎn)ND2的電位(VDD+Vβ)成為，將固定的正側(cè)電位VDD供應(yīng)至晶體管NT4的漏極時(shí)比節(jié)點(diǎn)ND2的電位上升而到達(dá)的電位還高的電位。之后，從第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2中，將具有VDD+Vt以上的電位(VDD+Vβ)的H位準(zhǔn)的移位信號(hào)SR1予以輸出。此外，同時(shí)也從第1段的移位寄存器電路部51的節(jié)點(diǎn)ND3，將H位準(zhǔn)(VDD)的輸出信號(hào)SR11予以輸出。
之后，第1段的移位寄存器電路部51的H位準(zhǔn)(VDD)的輸出信號(hào)SR11經(jīng)由導(dǎo)通狀態(tài)的晶體管NT68而輸入至第2段的移位寄存器電路部52的晶體管NT11的柵極。借此，晶體管NT11成為導(dǎo)通狀態(tài)。之后，第1段的移位寄存器電路部51的H位準(zhǔn)(VDD+Vβ＞VDD+Vt)的移位信號(hào)SR1輸入至導(dǎo)通狀態(tài)的晶體管NT84的漏極。此時(shí)，由于晶體管NT84的柵極電壓等于掃描方向切換信號(hào)CSV的電位(VDD)，因此連接于晶體管NT84的源極的晶體管NT17的柵極電壓充電至(VDD-Vt)。因此，晶體管NT17成為導(dǎo)通狀態(tài)。
此外，從第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2所輸出的移位信號(hào)SR3經(jīng)由導(dǎo)通狀態(tài)的晶體管NT83而輸入至第2段的移位寄存器電路部52的晶體管NT12的柵極中。此時(shí)輸入于晶體管NT12的柵極的移位信號(hào)SR3雖然處在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位中，但成為可使晶體管NT12成為不導(dǎo)通的電位。因此，晶體管NT12成為不導(dǎo)通狀態(tài)。
之后，輸入于第2段的移位寄存器電路部52的晶體管NT17的漏極的頻率信號(hào)CKV2的電位從L位準(zhǔn)(VBB)上升至H位準(zhǔn)(VDD)。借此，在晶體管NT17中，一邊以電容C14的功能來維持柵極-源極間電壓，一邊使柵極電位從VDD-Vt上升VDD與VBB之間的電位差的量。因此，第2段的移位寄存器電路部52的節(jié)點(diǎn)ND2的電位，并未降低晶體管NT17的臨限值電壓(Vt)份，而上升至H位準(zhǔn)。之后，與上述第1段的移位寄存器電路部51的動(dòng)作相同，隨著使能信號(hào)ENB2從L位準(zhǔn)上升至H位準(zhǔn)，使節(jié)點(diǎn)ND2的電位從第2段的移位寄存器電路部52的節(jié)點(diǎn)ND2將具有VDD+Vt以上的電位(VDD+Vβ)的H位準(zhǔn)的移位信號(hào)SR2予以輸出。此外，同時(shí)也從第2段的移位寄存器電路部52的節(jié)點(diǎn)ND3中，將H位準(zhǔn)(VDD)的輸出信號(hào)SR12予以輸出。
此時(shí)，在第1實(shí)施形態(tài)中，H位準(zhǔn)(VDD)的輸出信號(hào)SR12被輸入至第4段的移位寄存器電路部54的重設(shè)晶體管NT39的柵極，借此，重設(shè)晶體管NT39成為導(dǎo)通狀態(tài)。借此，H位準(zhǔn)(VDD)的電位經(jīng)由重設(shè)晶體管NT39，從正側(cè)電位VDD供應(yīng)至第4段的移位寄存器電路部54的第1電路部54a的節(jié)點(diǎn)ND1。借此，處在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位的第1電路部54a的節(jié)點(diǎn)ND1的電位被重設(shè)為H位準(zhǔn)(VDD)。因此，在與第1電路部54a的節(jié)點(diǎn)ND1連接的第2電路部54b的晶體管NT36及NT35的柵極分別施加有H位準(zhǔn)的電位(VDD)。借此使晶體管NT36及NT35成為導(dǎo)通狀態(tài)，因此L位準(zhǔn)的電位(VBB)經(jīng)由晶體管NT36及NT35，從負(fù)側(cè)電位VBB分別供應(yīng)至第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2及ND3。
因此，處在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位的第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2及ND3的電位被重設(shè)為L(zhǎng)位準(zhǔn)的電位(VBB)。因此，分別從第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2及ND3所輸出的移位信號(hào)SR4及輸出信號(hào)SR14都重設(shè)為負(fù)側(cè)電位VBB(L位準(zhǔn))。此外，重設(shè)晶體管NT39在輸出信號(hào)SR12為H位準(zhǔn)的期間中成為導(dǎo)通狀態(tài)。
之后，L位準(zhǔn)的移位信號(hào)SR4被輸入至邏輯合成電路部82的晶體管NT132的柵極，以及邏輯合成電路部83的晶體管NT141的柵極，因此，這些晶體管NT132及晶體管NT141被固定為不導(dǎo)通狀態(tài)。此外，L位準(zhǔn)的移位信號(hào)SR4經(jīng)由移位信號(hào)輸入切換電路部60b的導(dǎo)通狀態(tài)的晶體管NT85，而輸入至第3段的移位寄存器電路部53的晶體管NT22的柵極。借此，第3段的移位寄存器電路部53的晶體管NT22是被固定為不導(dǎo)通狀態(tài)。此外，L位準(zhǔn)的移位信號(hào)SR4經(jīng)由移位信號(hào)輸入切換電路部60b的導(dǎo)通狀態(tài)的晶體管NT90，而輸入至第5段的移位寄存器電路部55的晶體管NT47的柵極。借此，第5段的移位寄存器電路部55的晶體管NT47固定為不導(dǎo)通狀態(tài)。此外，從第4段的移位寄存器電路部54的節(jié)點(diǎn)ND3所輸出的L位準(zhǔn)的輸出信號(hào)SR14，經(jīng)由輸出信號(hào)輸入切換電路部60a的導(dǎo)通狀態(tài)的晶體管NT65而輸入至第5段的移位寄存器電路部55的晶體管NT41的柵極。因此，第5段的移位寄存器電路部55的晶體管NT41固定為不導(dǎo)通狀態(tài)。
此外，第2段的移位寄存器電路部52的H位準(zhǔn)(VDD+Vβ＞VDD+Vt)的移位信號(hào)SR2輸入至連接于虛設(shè)柵極線的邏輯合成電路部81的晶體管NT121的柵極。此外，H位準(zhǔn)(VDD+Vβ＞VDD+Vt)的移位信號(hào)SR2輸入至通過將因VDD的掃描方向切換信號(hào)CSV輸入于柵極而導(dǎo)通的晶體管NT81及NT86的漏極。借此，使晶體管NT81及NT86的源極電位成為(VDD-Vt)，因此，在第1段的移位寄存器電路部51的晶體管NT2的柵極、及第3段的移位寄存器電路部53的晶體管NT27的柵極中輸入(VDD-Vt)的電位。此外，H位準(zhǔn)(VDD)的輸出信號(hào)SR12經(jīng)由導(dǎo)通狀態(tài)的晶體管NT63而輸入至第3段的移位寄存器電路部53的晶體管NT21的柵極。
之后連接于虛設(shè)柵極線的邏輯合成電路部81的晶體管NT121，由于H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR2輸入于柵極而成為導(dǎo)通狀態(tài)。此時(shí)，由于晶體管NT123保持在導(dǎo)通狀態(tài)，因此負(fù)側(cè)電位VBB經(jīng)由晶體管NT123而供應(yīng)至節(jié)點(diǎn)ND4。此外，此時(shí)處在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位的移位信號(hào)SR3從第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2輸入至晶體管NT122的柵極。因此，晶體管NT122可能有處在未意料到的導(dǎo)通狀態(tài)的情形。
在晶體管NT122處在未意料到的導(dǎo)通狀態(tài)的情況下，由于經(jīng)由晶體管NT121及NT122而供應(yīng)的使能信號(hào)ENB，而使節(jié)點(diǎn)ND4的電位上升至較VBB還高的電位。因此可能產(chǎn)生在未意料到的時(shí)序中，較VBB還高的電位的移位輸出信號(hào)Dummy從邏輯合成電路部81的節(jié)點(diǎn)ND4輸出至虛設(shè)柵極線的情形。另外，即使在未意料到的時(shí)序中，較VBB還高的電位的移位輸出信號(hào)Dummy被輸出至虛設(shè)柵極線，由于虛設(shè)柵極線并未連接于像素20(參照?qǐng)D1)，因此對(duì)影像的顯示并不會(huì)造成影響。
此外，由于(VDD-Vt)的電位從晶體管NT81輸入至柵極，因此，第1段的移位寄存器電路部51的晶體管NT2成為導(dǎo)通狀態(tài)。之后，輸入至晶體管NT2及NT7的漏極的頻率信號(hào)CKV1的電位降低至L位準(zhǔn)。此時(shí)，第1段的移位寄存器電路部51的節(jié)點(diǎn)ND1的電位保持在L位準(zhǔn)。借此，第1段的移位寄存器電路部51的晶體管NT5及NT6保持在不導(dǎo)通狀態(tài)。
此外，由于頻率信號(hào)CKV1降低至L位準(zhǔn)，使得晶體管NT8的柵極電壓降低至L位準(zhǔn)，因此使晶體管NT8成為不導(dǎo)通狀態(tài)。借此，第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2的電位保持在H位準(zhǔn)(VDD+Vβ)，因此，持續(xù)從第1段的移位寄存器電路部51輸出H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR1。此外，由于第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2的電位保持在H位準(zhǔn)(VDD+Vβ)，使晶體管NT4保持在導(dǎo)通狀態(tài)，因此持續(xù)從第1段的移位寄存器電路部51的節(jié)點(diǎn)ND3輸出H位準(zhǔn)(VDD)的輸出信號(hào)SR11。
此外，由于(VDD-Vt)的電位從晶體管NT86輸入至柵極，因此，第3段的移位寄存器電路部53的晶體管NT27成為導(dǎo)通狀態(tài)。此外，由于H位準(zhǔn)(VDD)的輸出信號(hào)SR12輸入至柵極，因此晶體管NT21成為導(dǎo)通狀態(tài)。此時(shí)，輸入于第3段的移位寄存器電路部53的晶體管NT22的柵極的移位信號(hào)SR4雖然處于正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位中，但成為可使晶體管NT22成為不導(dǎo)通的電位。因此，晶體管NT2成為不導(dǎo)通狀態(tài)。之后，由于晶體管NT21成為導(dǎo)通，而使負(fù)側(cè)電位VBB經(jīng)由晶體管NT21而被供應(yīng)，因此，第3段的移位寄存器電路部53的節(jié)點(diǎn)ND1的電位固定為負(fù)側(cè)電位VBB(L位準(zhǔn))。因此晶體管NT25及NT26成為不導(dǎo)通狀態(tài)。
此時(shí)，從頻率信號(hào)線(CKV1)經(jīng)由導(dǎo)通狀態(tài)的晶體管NT27而供應(yīng)至晶體管NT28的柵極的頻率信號(hào)CKV1從H位準(zhǔn)(VDD)降低至L位準(zhǔn)(VBB)，因此晶體管NT28成為不導(dǎo)通狀態(tài)。借此，使第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2的電位保持在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位。因此，持續(xù)從第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2輸出處于正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位的移位信號(hào)SR3。此外，此時(shí)，由于第3段的移位寄存器電路部53的節(jié)點(diǎn)ND3的電位也保持在正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位中，因此，持續(xù)從第3段的移位寄存器電路部53的節(jié)點(diǎn)ND3輸出處于正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位的輸出信號(hào)SR13。
之后，起始信號(hào)STV的電位降低至L位準(zhǔn)。借此使第1段的移位寄存器電路部51的晶體管NT1成為不導(dǎo)通狀態(tài)。由于第1段的移位寄存器電路部51的節(jié)點(diǎn)ND1的電位保持在L位準(zhǔn)，因此，晶體管NT5及NT6保持在不導(dǎo)通狀態(tài)。而且，由于起始信號(hào)STV的電位降低至L位準(zhǔn)，使得起始信號(hào)STV經(jīng)由晶體管NT61及NT82而輸入至柵極的晶體管NT7也成為不導(dǎo)通狀態(tài)。借此，使第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2的電位保持在H位準(zhǔn)(VDD+Vβ)，并且節(jié)點(diǎn)ND3的電位保持在H位準(zhǔn)(VDD)。因此，持續(xù)從第1段的移位寄存器電路部51輸出H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR1，以及H位準(zhǔn)(VDD)的輸出信號(hào)SR11。
之后，輸入至第3段的移位寄存器電路部53的晶體管NT27的漏極的頻率信號(hào)CKV1會(huì)上升至H位準(zhǔn)。由于第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2的電位上升至H位準(zhǔn)(VDD)，因此移位信號(hào)SR3的電位也上升至H位準(zhǔn)(VDD)。此外，柵極連接于第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2的晶體管NT24成為導(dǎo)通狀態(tài)。此時(shí)，由于L位準(zhǔn)的使能信號(hào)ENB1被供應(yīng)至晶體管NT24的漏極，因此，晶體管NT24的源極電位(節(jié)點(diǎn)ND3的電位)保持在L位準(zhǔn)。
之后，使能信號(hào)ENB1的電位從L位準(zhǔn)上升至H位準(zhǔn)。借此，使第3段的移位寄存器電路部53的節(jié)點(diǎn)ND3的電位上升至H位準(zhǔn)(VDD)，輸出信號(hào)SR13的電位也上升至H位準(zhǔn)(VDD)。此時(shí)，伴隨著使能信號(hào)ENB1的電位從L位準(zhǔn)上升至H位準(zhǔn)，使第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2的電位也進(jìn)行與上述第1段的移位寄存器電路部51的動(dòng)作相同，而上升至VDD+Vt以上的電位(VDD+Vβ)。之后，從第3段的移位寄存器電路部53的節(jié)點(diǎn)ND2將具有VDD+Vt以上的電位(VDD+Vβ)的H位準(zhǔn)的移位信號(hào)SR3予以輸出。此外，同時(shí)也從第3段的移位寄存器電路部53的節(jié)點(diǎn)ND3將H位準(zhǔn)(VDD)的輸出信號(hào)SR13予以輸出。
此時(shí)，在第1實(shí)施形態(tài)中，H位準(zhǔn)(VDD)的輸出信號(hào)SR13輸入至第5段的移位寄存器電路部55的重設(shè)晶體管NT49的柵極，借此使重設(shè)晶體管NT49成為導(dǎo)通狀態(tài)。因此，通過與上述第4段的移位寄存器電路部54的重設(shè)晶體管NT39相同的動(dòng)作，以經(jīng)由重設(shè)晶體管NT49而供應(yīng)的H位準(zhǔn)(VDD)的電位將第1電路部55a的節(jié)點(diǎn)ND1的電位重設(shè)成H位準(zhǔn)(VDD)。之后，再通過與上述第4段的移位寄存器電路部54相同的動(dòng)作，將第5段的移位寄存器電路部55的節(jié)點(diǎn)ND2及ND3的電位重設(shè)成L位準(zhǔn)(VBB)。借此，分別從第5段的移位寄存器電路部55的節(jié)點(diǎn)ND2及ND3所輸出的移位信號(hào)SR5及輸出信號(hào)SR15都重設(shè)成負(fù)側(cè)電位VBB(L位準(zhǔn))。
之后，L位準(zhǔn)的移位信號(hào)SR5被輸入至柵極，借此使邏輯合成電路部83的晶體管NT142以及邏輯合成電路部84的晶體管NT151被固定為不導(dǎo)通狀態(tài)。此外，L位準(zhǔn)的移位信號(hào)SR5經(jīng)由移位信號(hào)輸入切換電路部60b的導(dǎo)通狀態(tài)的晶體管NT87，而輸入至第4段的移位寄存器電路部54的晶體管NT32的柵極。借此使晶體管NT32被固定為不導(dǎo)通狀態(tài)。此外，L位準(zhǔn)的移位信號(hào)SR5經(jīng)由移位信號(hào)輸入切換電路部60b的導(dǎo)通狀態(tài)的晶體管NT92，而輸入至第6段的移位寄存器電路部56的晶體管NT57的柵極。借此，第6段的移位寄存器電路部56的晶體管NT57被固定為不導(dǎo)通狀態(tài)。
此外，從第5段的移位寄存器電路部55的節(jié)點(diǎn)ND3所輸出的L位準(zhǔn)的輸出信號(hào)SR15經(jīng)由輸出信號(hào)輸入切換電路部60a的導(dǎo)通狀態(tài)的晶體管NT72，而輸入至第6段的移位寄存器電路部56的晶體管NT51的柵極。因此，第6段的移位寄存器電路部56的晶體管NT51被固定為不導(dǎo)通狀態(tài)。
此外，H位準(zhǔn)(VDD+Vβ＞VDD+Vt)的移位信號(hào)SR3輸入至連接于虛設(shè)柵極線的邏輯合成電路部81的晶體管NT122的柵極、以及連接于第1段柵極線的邏輯合成電路部82的晶體管NT131的柵極。此外，H位準(zhǔn)(VDD+Vβ＞VDD+Vt)的移位信號(hào)SR3被輸入至導(dǎo)通狀態(tài)的晶體管NT83的漏極，并且被輸入至導(dǎo)通狀態(tài)的晶體管NT88的漏極。此外，H位準(zhǔn)(VDD)的輸出信號(hào)SR13經(jīng)由導(dǎo)通狀態(tài)的晶體管NT70，而輸入至第4段的移位寄存器電路部54的晶體管NT31的柵極。
之后，在第1實(shí)施形態(tài)中連接于虛設(shè)柵極線的邏輯合成電路部81中，由于分別輸入于晶體管NT121及晶體管NT122的柵極的移位信號(hào)SR2及移位信號(hào)SR3均成為H位準(zhǔn)(VDD+Vβ)，因此晶體管NT121及晶體管NT122均成為導(dǎo)通狀態(tài)。借此，使能信號(hào)ENB從使能信號(hào)線(ENB)經(jīng)由晶體管NT121及NT122而供應(yīng)至節(jié)點(diǎn)ND4。此使能信號(hào)ENB在移位信號(hào)SR2及SR3皆為H位準(zhǔn)時(shí)成為L(zhǎng)位準(zhǔn)，之后在些許的期間之后，該電位從L位準(zhǔn)切換至H位準(zhǔn)。借此，使連接于虛設(shè)柵極線的邏輯合成電路部81的節(jié)點(diǎn)ND4的電位從L位準(zhǔn)上升至H位準(zhǔn)，因此，H位準(zhǔn)的移位輸出信號(hào)Dummy從邏輯合成電路部81輸出至虛設(shè)柵極線。亦即，在使能信號(hào)ENB為L(zhǎng)位準(zhǔn)之間，移位輸出信號(hào)Dummy的電位被強(qiáng)制保持在L位準(zhǔn)，并且伴隨著使能信號(hào)ENB的電位從L位準(zhǔn)切換至H位準(zhǔn)，而上升至H位準(zhǔn)。
此時(shí)，伴隨著連接于虛設(shè)柵極線的邏輯合成電路部81的節(jié)點(diǎn)ND4的電位(移位輸出信號(hào)Dummy的電位)上升至H位準(zhǔn)，柵極連接于節(jié)點(diǎn)ND4的晶體管NT124成為導(dǎo)通狀態(tài)。借此，使L位準(zhǔn)的電位從負(fù)側(cè)電位VBB經(jīng)由晶體管NT124而供應(yīng)至晶體管NT123的柵極，因此晶體管NT123成為不導(dǎo)通狀態(tài)。因此，即使在晶體管NT121及NT122皆為導(dǎo)通狀態(tài)的情況下，由于晶體管NT123為不導(dǎo)通狀態(tài)，因此可抑制貫通電流經(jīng)由晶體管NT121、NT122及NT123而流入至使能信號(hào)線(ENB)及負(fù)側(cè)電位VBB之間。
此外，在第1實(shí)施形態(tài)中，較VDD還高于臨限值電壓(Vt)以上的預(yù)定電壓(Vβ)份的電位(VDD+Vβ)的H位準(zhǔn)的移位信號(hào)SR2及SR3分別被輸入至晶體管NT121及NT122的柵極。借此，在具有VDD的電位的H位準(zhǔn)的使能信號(hào)ENB被供應(yīng)至晶體管NT121的漏極的情況下，可抑制連接于虛設(shè)柵極線的邏輯合成電路部81的節(jié)點(diǎn)ND4所顯現(xiàn)的電位，從VDD降低晶體管NT121及NT122的臨限值電壓(Vt)份。因此可抑制從邏輯合成電路部81輸出至虛設(shè)柵極線的移位輸出信號(hào)Dummy的電位從H位準(zhǔn)降低。
此外，在連接于第1段柵極線的邏輯合成電路部82中，由于第3段的移位寄存器電路部53的H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR3被輸入至晶體管NT131的柵極，因此晶體管NT131成為導(dǎo)通狀態(tài)。此時(shí)，由于晶體管NT132被固定在不導(dǎo)通狀態(tài)，因此使能信號(hào)ENB并未從使能信號(hào)線(ENB)經(jīng)由晶體管NT131及NT132而供應(yīng)至節(jié)點(diǎn)ND4。
在此時(shí)間點(diǎn)之前的反轉(zhuǎn)使能信號(hào)XENB為H位準(zhǔn)的期間中，柵極連接于反轉(zhuǎn)使能信號(hào)線(XENB)的晶體管NT135成為導(dǎo)通狀態(tài)。借此，H位準(zhǔn)的反轉(zhuǎn)使能信號(hào)XENB經(jīng)由晶體管NT135而供應(yīng)至邏輯合成電路部82的節(jié)點(diǎn)ND5。因此，柵極連接于節(jié)點(diǎn)ND5的晶體管NT133成為導(dǎo)通狀態(tài)，并且使電容C131充電。借此，負(fù)側(cè)電位VBB(L位準(zhǔn))經(jīng)由晶體管NT133而供應(yīng)至邏輯合成電路部82的節(jié)點(diǎn)ND4。因此，L位準(zhǔn)的移位輸出信號(hào)Gate1從邏輯合成電路部82輸出至第1段柵極線。此時(shí)，由于邏輯合成電路部82的節(jié)點(diǎn)ND4的電位成為L(zhǎng)位準(zhǔn)，因此，柵極連接于該節(jié)點(diǎn)ND4的晶體管NT134成為不導(dǎo)通狀態(tài)。借此，邏輯合成電路部82的節(jié)點(diǎn)ND5的電位保持在H位準(zhǔn)。
之后，在反轉(zhuǎn)使能信號(hào)XENB的電位從H位準(zhǔn)切換至L位準(zhǔn)時(shí)，由于晶體管NT135成為不導(dǎo)通狀態(tài)，因此L位準(zhǔn)的反轉(zhuǎn)使能信號(hào)XENB并未經(jīng)由晶體管NT135而供應(yīng)至節(jié)點(diǎn)ND5。借此，使晶體管NT133保持在導(dǎo)通狀態(tài)，因此，負(fù)側(cè)電位VBB經(jīng)由晶體管NT133持續(xù)被供應(yīng)至節(jié)點(diǎn)ND4。因此，反轉(zhuǎn)使能信號(hào)XENB除了在H位準(zhǔn)的期間之外，也在L位準(zhǔn)的期間，L位準(zhǔn)的移位輸出信號(hào)Gate1會(huì)從邏輯合成電路部82的節(jié)點(diǎn)ND4輸出至第1段柵極線。
此外，H位準(zhǔn)(VDD+Vβ＞VDD+Vt)的移位信號(hào)SR3輸入至通過將VDD的掃描方向切換信號(hào)CSV輸入于柵極而導(dǎo)通的晶體管NT83的漏極，借此，使晶體管NT83的源極電位成為(VDD-Vt)。因此，在第2段的移位寄存器電路部52的晶體管NT12的柵極輸入(VDD-Vt)的電位。因此使晶體管NT12成為導(dǎo)通狀態(tài)。此時(shí)，頻率信號(hào)CKV2的電位成為L(zhǎng)位準(zhǔn)。因此，第2段的移位寄存器電路部52的節(jié)點(diǎn)ND1的電位保持在L位準(zhǔn)，因此，晶體管NT15及NT16保持在不導(dǎo)通狀態(tài)。此外，此時(shí)，L位準(zhǔn)的電位從在漏極中輸入L位準(zhǔn)的移位信號(hào)SR1的晶體管NT84被輸入至晶體管NT17的柵極，借此，使晶體管NT17成為不導(dǎo)通狀態(tài)。因此，節(jié)點(diǎn)ND2的電位保持在H位準(zhǔn)(VDD+Vβ)。借此，從第2段的移位寄存器電路部52持續(xù)輸出H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR2。此外，由于晶體管NT15保持在不導(dǎo)通狀態(tài)，因此第2段的移位寄存器電路部52的節(jié)點(diǎn)ND3的電位保持在H位準(zhǔn)(VDD)。借此，從第2段的移位寄存器電路部52持續(xù)輸出H位準(zhǔn)(VDD)的輸出信號(hào)SR12。
此外，在第1段的移位寄存器電路部51中，(VDD-Vt)的電位從在漏極輸入H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR2的晶體管NT81持續(xù)輸出至柵極，因此，使晶體管NT2保持在導(dǎo)通狀態(tài)。之后，在第1段的移位寄存器電路部51中，在H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR1從節(jié)點(diǎn)ND2輸出、并且H位準(zhǔn)(VDD)的輸出信號(hào)SR11從節(jié)點(diǎn)ND3輸出的狀態(tài)下，輸入于晶體管NT4的漏極的使能信號(hào)ENB1從H位準(zhǔn)(VDD)降低至L位準(zhǔn)(VBB)。借此，使節(jié)點(diǎn)ND3的電位(晶體管NT4的源極電位)降低至L位準(zhǔn)，因此輸出信號(hào)SR11的電位也降低至L位準(zhǔn)。此外，由于通過電容C3而維持晶體管NT4的柵極-源極間電壓的方式使節(jié)點(diǎn)ND3的電位降低，伴隨在此，使節(jié)點(diǎn)ND2的電位(移位信號(hào)SR1的電位)從H位準(zhǔn)(VDD+Vβ)降低。
之后，由于頻率信號(hào)CKV1從L位準(zhǔn)(VBB)上升至H位準(zhǔn)(VDD)，使得晶體管NT2的源極電位上升。此時(shí)，在晶體管NT2中，通過電容C2將柵極-源極間電壓加以保持，并且柵極電位從(VDD-Vt)上升VDD與VBB之間的電位差分量。因此，第1段的移位寄存器電路部51的節(jié)點(diǎn)ND1的電位(晶體管NT2的源極電位)不會(huì)降低晶體管NT2的臨限值電壓(Vt)份，而上升至H位準(zhǔn)(VDD)的電位。之后，由于第1段的移位寄存器電路部51的節(jié)點(diǎn)ND1的電位上升至H位準(zhǔn)，因此使晶體管NT5及NT6成為導(dǎo)通狀態(tài)。此時(shí)，由于晶體管NT7為不導(dǎo)通狀態(tài)，因此可從負(fù)側(cè)電位VBB經(jīng)由晶體管NT6供應(yīng)L位準(zhǔn)的電位，借此使第1段的移位寄存器電路部51的節(jié)點(diǎn)ND2的電位更為降低，而成為L(zhǎng)位準(zhǔn)(VBB)。借此，第1段的移位寄存器電路部51所輸出的移位信號(hào)SR1的電位降低至L位準(zhǔn)。
此外，由于節(jié)點(diǎn)ND2的電位降低至L位準(zhǔn)，使晶體管NT4成為不導(dǎo)通狀態(tài)。此外，晶體管NT5成為導(dǎo)通狀態(tài)，因此L位準(zhǔn)的電位從負(fù)側(cè)電位VBB經(jīng)由晶體管NT5而加以供應(yīng)。借此，將第1段的移位寄存器電路部51的節(jié)點(diǎn)ND3的電位保持在L位準(zhǔn)。因此，從第1段的移位寄存器電路部51所輸出的輸出信號(hào)SR11的電位保持在L位準(zhǔn)。此外，在第1段的移位寄存器電路部51的節(jié)點(diǎn)ND1的電位上升至H位準(zhǔn)時(shí)，電容C1被充電。因此，至下一次晶體管NT1成為導(dǎo)通狀態(tài)、并且從負(fù)側(cè)電位VBB經(jīng)由晶體管NT1供應(yīng)L位準(zhǔn)的電位為止，節(jié)點(diǎn)ND1的電位保持在H位準(zhǔn)。因此，至下一次晶體管NT1成為導(dǎo)通狀態(tài)為止，晶體管NT5及NT6維持在導(dǎo)通狀態(tài)，因此，移位信號(hào)SR1及輸出信號(hào)SR11的電位保持在L位準(zhǔn)。
接著，使能信號(hào)ENB的電位會(huì)從H位準(zhǔn)降低至L位準(zhǔn)。借此，在連接于虛設(shè)柵極線的邏輯合成電路部81中，L位準(zhǔn)的電位經(jīng)由晶體管NT121及NT122而加以供應(yīng)，因此使節(jié)點(diǎn)ND4的電位降低至L位準(zhǔn)。因此，從邏輯合成電路部81輸出至虛設(shè)柵極線的移位輸出信號(hào)Dummy的電位降低至L位準(zhǔn)。此外，在使能信號(hào)ENB從H位準(zhǔn)降低至L位準(zhǔn)的同時(shí)，反轉(zhuǎn)使能信號(hào)XENB會(huì)從L位準(zhǔn)降低至H位準(zhǔn)。借此，H位準(zhǔn)的反轉(zhuǎn)使能信號(hào)XENB經(jīng)由連接于虛設(shè)柵極線的邏輯合成電路部81的二極管連接的晶體管NT125，而輸入至晶體管NT123的柵極。借此，晶體管NT123成為導(dǎo)通狀態(tài)。因此，L位準(zhǔn)的電位從負(fù)側(cè)電位VBB經(jīng)由晶體管NT123而加以供應(yīng)，因此連接于虛設(shè)柵極線的邏輯合成電路部81的節(jié)點(diǎn)ND4的電位固定在L位準(zhǔn)。借此，使從邏輯合成電路部81輸出至虛設(shè)柵極線的移位輸出信號(hào)Dummy的電位固定在L位準(zhǔn)。
此外，在H位準(zhǔn)的反轉(zhuǎn)使能信號(hào)XENB被輸入至晶體管NT123的柵極時(shí)，電容C121被充電。因此，至下一次晶體管NT124成為導(dǎo)通狀態(tài)，并且從負(fù)側(cè)電位VBB經(jīng)由晶體管NT124供應(yīng)L位準(zhǔn)的電位為止，節(jié)點(diǎn)ND5的電位(晶體管NT123的柵極電位)保持在H位準(zhǔn)。因此，至下一次晶體管NT124成為導(dǎo)通狀態(tài)為止，晶體管NT123維持在導(dǎo)通狀態(tài)，因此，從邏輯合成電路部81輸出至虛設(shè)柵極線的移位輸出信號(hào)Dummy的電位保持在被固定在L位準(zhǔn)的狀態(tài)。
此外，在第2段的移位寄存器電路部52中，由于使能信號(hào)ENB2從H位準(zhǔn)(VDD)降低至L位準(zhǔn)(VBB)，因此與上述第1段的移位寄存器電路部51相同，輸出信號(hào)SR12從H位準(zhǔn)(VDD)降低至L位準(zhǔn)(VBB)，并且移位信號(hào)SR2從H位準(zhǔn)(VDD+Vβ)降低。接著，之后，在第2段的移位寄存器電路52中，由于頻率信號(hào)CKV2上升至H位準(zhǔn)，而與上述第1段移位寄存器電路51相同，輸出信號(hào)SR12的電位更進(jìn)一步降低成為L(zhǎng)位準(zhǔn)(VBB)。
此外，在第4段的移位寄存器電路部54中，(VDD-Vt)的電位從在漏極中輸入第3段的H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR3的晶體管NT88中，輸出至晶體管NT37的柵極，因此使晶體管NT37成為導(dǎo)通狀態(tài)。此外，由于第3段的H位準(zhǔn)(VDD)的輸出信號(hào)SR13被輸出至晶體管NT31的柵極，因此使晶體管NT31成為導(dǎo)通狀態(tài)。此外，第5段的移位寄存器電路部55的重設(shè)成L位準(zhǔn)后的移位信號(hào)SR5被輸入至柵極，借此使晶體管NT32固定在不導(dǎo)通狀態(tài)。之后，若伴隨著使能信號(hào)ENB2從H位準(zhǔn)(VDD)降低至L位準(zhǔn)(VBB)，使第2段的移位寄存器電路部52的輸出信號(hào)SR12降低至L位準(zhǔn)(VBB)，則第4段的移位寄存器電路部54的重設(shè)晶體管NT39成為不導(dǎo)通狀態(tài)。借此，通過經(jīng)由晶體管NT31而從負(fù)側(cè)電位VBB所供應(yīng)的L位準(zhǔn)的電位，使節(jié)點(diǎn)ND1的電位成為L(zhǎng)位準(zhǔn)。因此，晶體管NT35及NT36成為不導(dǎo)通狀態(tài)。
之后，輸入于第4段的移位寄存器電路部54的晶體管NT37的漏極的頻率信號(hào)CKV2上升至H位準(zhǔn)。借此，使第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2的電位上升至H位準(zhǔn)(VDD)，因此移位信號(hào)SR4的電位也上升至H位準(zhǔn)(VDD)。此外，柵極連接于第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2的晶體管NT34成為導(dǎo)通狀態(tài)。此時(shí)，由于L位準(zhǔn)的使能信號(hào)ENB2被供應(yīng)至晶體管NT34的漏極，因此，晶體管NT34的源極電位(節(jié)點(diǎn)ND3的電位)保持在L位準(zhǔn)。
之后，使能信號(hào)ENB2的電位從L位準(zhǔn)上升至H位準(zhǔn)。借此，使第4段的移位寄存器電路部54的節(jié)點(diǎn)ND3的電位上升至H位準(zhǔn)(VDD)。此時(shí)，由于在晶體管NT35成為不導(dǎo)通狀態(tài)之后，使能信號(hào)ENB2的電位會(huì)上升至H位準(zhǔn)，因此節(jié)點(diǎn)ND3的電位(輸出信號(hào)SR14的電位)確實(shí)上升至H位準(zhǔn)(VDD)。此外，貫通電流并不會(huì)經(jīng)由晶體管NT34及NT35，而流入至使能信號(hào)線(ENB2)及負(fù)側(cè)電位VBB之間。
之后，為了通過電容C33而維持晶體管NT34的柵極-源極間電壓，而使節(jié)點(diǎn)ND3的電位上升，伴隨在此，使第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2的電位從VDD更進(jìn)一步上升。因此，節(jié)點(diǎn)ND2的電位上升至較VDD還高于臨限值電壓(Vt)以上的預(yù)定電壓(Vβ)份的電位(VDD+Vβ＞VDD+Vt)。此時(shí)，起因于輸出信號(hào)SR12降低至L位準(zhǔn)、而使晶體管NT36成為不導(dǎo)通狀態(tài)之后，在預(yù)定時(shí)間之后頻率信號(hào)CKV2會(huì)上升至H位準(zhǔn)，因此，移位信號(hào)SR4的電位(節(jié)點(diǎn)ND2的電位)確實(shí)上升至H位準(zhǔn)(VDD+Vβ)。
亦即，在第1實(shí)施形態(tài)中，設(shè)定為輸出信號(hào)SR12的下降時(shí)序(晶體管NT39成為不導(dǎo)通狀態(tài)的時(shí)序)與移位信號(hào)SR4的上升時(shí)序互不重迭，因此可確實(shí)使移位信號(hào)SR4的電位上升至H位準(zhǔn)(VDD+Vβ)。此外，貫通電流并不會(huì)經(jīng)由晶體管NT37、NT38及NT36而流入到頻率信號(hào)線(CKV2)及負(fù)側(cè)電位VBB之間。通過上述動(dòng)作，在第4段的移位寄存器電路部54中，從節(jié)點(diǎn)ND2將具有VDD+Vt以上的電位(VDD+Vβ)的H位準(zhǔn)的移位信號(hào)SR4予以輸出，并且從節(jié)點(diǎn)ND3，將H位準(zhǔn)(VDD)的輸出信號(hào)SR14予以輸出。
之后，在連接于第1段柵極線的邏輯合成電路部82中，H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR3被輸入至晶體管NT131的柵極，并且H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR4被輸入至晶體管NT132的柵極。借此，使晶體管NT131及晶體管NT132均成為導(dǎo)通狀態(tài)，因此，使能信號(hào)ENB從使能信號(hào)線(ENB)經(jīng)由晶體管NT131及NT132而供應(yīng)至節(jié)點(diǎn)ND4。此使能信號(hào)ENB在移位信號(hào)SR4上升至H位準(zhǔn)(VDD+Vβ)時(shí)成為L(zhǎng)位準(zhǔn)，在移位信號(hào)SR4到達(dá)至H位準(zhǔn)(VDD+Vβ)的時(shí)間點(diǎn)，從L位準(zhǔn)切換至H位準(zhǔn)。借此，連接至第1段柵極線的邏輯合成電路部82的節(jié)點(diǎn)ND4的電位上升至H位準(zhǔn)，因此，H位準(zhǔn)的移位輸出信號(hào)Gate1從邏輯合成電路部82輸出至第1段柵極線。
亦即，在使能信號(hào)ENB為L(zhǎng)位準(zhǔn)之間，移位輸出信號(hào)Gate1的電位被強(qiáng)制保持在L位準(zhǔn)，并且伴隨著使能信號(hào)ENB的電位從L位準(zhǔn)切換至H位準(zhǔn)而上升至H位準(zhǔn)。由于在使能信號(hào)ENB為L(zhǎng)位準(zhǔn)時(shí)，從邏輯合成電路部81輸出至虛設(shè)柵極線的移位輸出信號(hào)Dummy也強(qiáng)制保持在L位準(zhǔn)，因此可抑制移位輸出信號(hào)Dummy從H位準(zhǔn)降低至L位準(zhǔn)的時(shí)序與移位輸出信號(hào)Gate1從L位準(zhǔn)上升至H位準(zhǔn)的時(shí)序產(chǎn)生重迭。借此，可抑制起因在移位輸出信號(hào)Dummy從H位準(zhǔn)降低至L位準(zhǔn)的時(shí)序與移位輸出信號(hào)Gate1從L位準(zhǔn)上升至H位準(zhǔn)的時(shí)序產(chǎn)生重迭所造成的噪聲的產(chǎn)生。
之后，在第4段之后的移位寄存器電路部54至56當(dāng)中，依序進(jìn)行與上述第3段的移位寄存器電路部53相同的動(dòng)作。此時(shí)，若第6段之后的預(yù)定段的移位寄存器電路部的輸出信號(hào)上升至H位準(zhǔn)，則預(yù)定段的移位寄存器電路部的H位準(zhǔn)的輸出信號(hào)輸入至該預(yù)定段的2段前(第4段之后)的移位寄存器電路部的重設(shè)晶體管的柵極，因此使該重設(shè)晶體管成為導(dǎo)通狀態(tài)。例如，在第4段的移位寄存器電路部54中，在響應(yīng)于頻率信號(hào)CKV2上升至H位準(zhǔn)而使移位信號(hào)SR4降低至L位準(zhǔn)為止之際，在第6段的移位寄存器電路部56中，響應(yīng)于頻率信號(hào)CKV2上升至H位準(zhǔn)，使晶體管NT54成為導(dǎo)通狀態(tài)。之后，供應(yīng)至晶體管NT54的漏極的使能信號(hào)ENB2從L位準(zhǔn)上升至H位準(zhǔn)，借此，由第6段的移位寄存器電路部56的節(jié)點(diǎn)ND3所輸出的輸出信號(hào)SR16上升至H位準(zhǔn)。
借此，由于H位準(zhǔn)的輸出信號(hào)SR16被輸入至柵極，使第4段的移位寄存器電路部54的重設(shè)晶體管NT40成為導(dǎo)通狀態(tài)。因此，H位準(zhǔn)的電位從正側(cè)電位VDD經(jīng)由重設(shè)晶體管NT40而供應(yīng)至第4段的移位寄存器電路部54的節(jié)點(diǎn)ND1，借此，該節(jié)點(diǎn)ND1的電位被重設(shè)為H位準(zhǔn)。借此，使柵極連接于節(jié)點(diǎn)ND1的晶體管NT36及NT35都成為導(dǎo)通狀態(tài)。因此，L位準(zhǔn)的電位從負(fù)側(cè)電位VBB經(jīng)由晶體管NT36及NT35被供應(yīng)至第4段的移位寄存器電路部54的節(jié)點(diǎn)ND2及ND3，借此，節(jié)點(diǎn)ND2及ND3被重設(shè)為L(zhǎng)位準(zhǔn)。借此，第4段的移位寄存器電路部54的移位信號(hào)SR4及輸出信號(hào)SR14分別重設(shè)成L位準(zhǔn)。如上所述，在第4段之后的移位寄存器電路部54至56中，在節(jié)點(diǎn)ND2所輸出的移位信號(hào)降低至L位準(zhǔn)為止之后，響應(yīng)于上升至H位準(zhǔn)的2段后的移位寄存器電路部的輸出信號(hào)，通過重設(shè)晶體管的功能，將分別從節(jié)點(diǎn)ND2及ND3所輸出的移位信號(hào)及輸出信號(hào)重設(shè)成L位準(zhǔn)。
此外，在第1段之后連接于柵極線的邏輯合成電路部82至84中，進(jìn)行與上述連接于虛設(shè)柵極線的邏輯合成電路部81相同的動(dòng)作。之后，從各段的移位寄存器電路部中，輸出H位準(zhǔn)的移位信號(hào)及H位準(zhǔn)的輸出信號(hào)的時(shí)序，產(chǎn)生移位。伴隨在此，前段的移位信號(hào)及下一段的移位信號(hào)兩者均成為H位準(zhǔn)的時(shí)序，隨著往后段進(jìn)行而產(chǎn)生移位。借此，在前段的H位準(zhǔn)的移位信號(hào)及下一段的H位準(zhǔn)的移位信號(hào)產(chǎn)生重迭的期間中，使能信號(hào)ENB上升至H位準(zhǔn)，借此，將H位準(zhǔn)的移位輸出信號(hào)從各段的邏輯合成電路部至所對(duì)應(yīng)的柵極線的時(shí)序，也隨著往后段進(jìn)行而產(chǎn)生移位。之后，通過此時(shí)序產(chǎn)生移位后的H位準(zhǔn)的移位輸出信號(hào)，而依序?qū)⒏鞫蔚臇艠O線予以驅(qū)動(dòng)。
如上所述，依序?qū)Φ?實(shí)施形態(tài)的液晶顯示裝置的各段的柵極線進(jìn)行驅(qū)動(dòng)(掃描)。之后，在最后的柵極線的掃描結(jié)束為止，重復(fù)上述動(dòng)作。之后，再次從第1段的移位寄存器電路部51開始，重復(fù)上述動(dòng)作。
接著，沿著圖2的逆向，依序?qū)r(shí)序產(chǎn)生移位后的移位輸出信號(hào)輸出至各段的柵極線的情況(逆向掃描的情況)下，掃描方向切換信號(hào)CSV保持在L位準(zhǔn)，并且反轉(zhuǎn)掃描方向切換信號(hào)XCSV保持在H位準(zhǔn)。借此，在逆向掃描的情況下，對(duì)柵極輸入掃描方向切換信號(hào)CSV的晶體管NT61、NT63、NT65、NT68、NT70、NT72及NT81至NT92，保持在不導(dǎo)通狀態(tài)，并且，對(duì)柵極輸入反轉(zhuǎn)掃描方向切換信號(hào)XCSV的晶體管NT62、NT64、NT66、NT67、NT69、NT71及NT101至NT112，保持在導(dǎo)通狀態(tài)。之后，在逆向掃描時(shí)，沿著圖2的逆向，在各段的移位寄存器電路部，以及連接于各段的柵極線的邏輯合成電路部中，進(jìn)行與上述順向掃描時(shí)相同的動(dòng)作。此時(shí)，在移位信號(hào)及輸出信號(hào)從前段的移位寄存器電路部輸入至下一段的移位寄存器電路部時(shí)，以及在移位信號(hào)從下一段的移位寄存器電路部輸入至前段的移位寄存器電路部時(shí)，分別經(jīng)由利用上述H位準(zhǔn)的反轉(zhuǎn)掃描方向切換信號(hào)XCSV而成為導(dǎo)通狀態(tài)的晶體管NT62、NT64、NT66、NT67、NT69、NT71及NT101至NT112，而予以輸出。此外，在逆向掃描時(shí)，在響應(yīng)于預(yù)定段的2段前的移位寄存器電路部的H位準(zhǔn)的輸出信號(hào)，將預(yù)定段的移位寄存器電路部的移位信號(hào)及輸出信號(hào)重設(shè)成L位準(zhǔn)之際，分別采用各段的移位寄存器電路部的重設(shè)晶體管NT40、NT50及NT60。此外，在逆向掃描時(shí)，在響應(yīng)于預(yù)定段的2段后的移位寄存器電路部的H位準(zhǔn)的輸出信號(hào)、將預(yù)定段的移位寄存器電路部的移位信號(hào)及輸出信號(hào)重設(shè)成L位準(zhǔn)時(shí)，分別采用各段的移位寄存器電路部的重設(shè)晶體管NT39、NT49及NT59。
在第1實(shí)施形態(tài)中，如上所述，是在移位寄存器電路部54設(shè)置重設(shè)晶體管NT39，該重設(shè)晶體管NT39響應(yīng)于移位寄存器電路部54的2段前的移位寄存器電路部52的輸出信號(hào)SR12，將第1電路部54a的節(jié)點(diǎn)ND1重設(shè)成正側(cè)電位VDD，該第1電路部54a的節(jié)點(diǎn)ND1連接有輸出移位信號(hào)SR4的節(jié)點(diǎn)ND2與負(fù)側(cè)電位VBB之間所連接的晶體管NT36的柵極，借此，可通過重設(shè)晶體管NT39，響應(yīng)于移位寄存器電路部52的H位準(zhǔn)的輸出信號(hào)SR12，將第1電路部54a的節(jié)點(diǎn)ND1重設(shè)成正側(cè)電位VDD。借此使晶體管NT36成為導(dǎo)通狀態(tài)，因此可經(jīng)由晶體管NT36將負(fù)側(cè)電位VBB供應(yīng)至節(jié)點(diǎn)ND2。因此，可將移位信號(hào)SR4固定在負(fù)側(cè)電位VBB。此外，在移位寄存器電路部55設(shè)置重設(shè)晶體管NT49，該重設(shè)晶體管NT49響應(yīng)于移位寄存器電路部55的2段前的移位寄存器電路部53的輸出信號(hào)SR13，將第1電路部55a的節(jié)點(diǎn)ND1重設(shè)成正側(cè)電位VDD，該第1電路部55a的節(jié)點(diǎn)ND1連接有輸出移位信號(hào)SR5的節(jié)點(diǎn)ND2與負(fù)側(cè)電位VBB之間所連接的晶體管NT46的柵極，借此，可通過重設(shè)晶體管NT49響應(yīng)于移位寄存器電路部53的H位準(zhǔn)的輸出信號(hào)SR13，將第1電路部55a的節(jié)點(diǎn)ND1重設(shè)為正側(cè)電位VDD。借此使晶體管NT46成為導(dǎo)通狀態(tài)，因此可經(jīng)由晶體管NT46將負(fù)側(cè)電位VBB供應(yīng)至節(jié)點(diǎn)ND2。因此，可將移位信號(hào)SR5固定在負(fù)側(cè)電位VBB。如上所述，由于可分別將移位信號(hào)SR4及SR5固定在負(fù)側(cè)電位VBB，因此可將分別對(duì)柵極輸入移位信號(hào)SR4及SR5的邏輯合成電路部83的NT141及NT142保持在不導(dǎo)通狀態(tài)。因此，移位輸出信號(hào)Gate2并不會(huì)經(jīng)由邏輯合成電路部83的NT141及NT142而輸出，因此，可抑制移位輸出信號(hào)Gate2在未意料到的時(shí)序中被輸出至柵極線。
此外，在第1實(shí)施形態(tài)中，將頻率信號(hào)CKV1及CKV2交互供應(yīng)至移位寄存器電路部51至56的晶體管NT4、NT14、NT24、NT34、NT44及NT54的柵極，并且將時(shí)序互為不同的使能信號(hào)ENB1及ENB2交互供應(yīng)至漏極，例如，在第3段的移位寄存器電路部53中，通過頻率信號(hào)CKV1使晶體管NT24成為導(dǎo)通狀態(tài)之后，以使能信號(hào)ENB1使晶體管NT24的源極電位從VBB上升至VDD，因此使晶體管NT24的柵極電位上升該電位的上升份(Vβ)。此外，在第4段的移位寄存器電路部54中，通過頻率信號(hào)CKV2使晶體管NT34成為導(dǎo)通狀態(tài)之后，以使能信號(hào)ENB2使晶體管NT34的源極電位從VBB上升至VDD，因此使晶體管NT34的柵極電位上升該電位的上升份(Vβ)。借此，相比較于晶體管NT24及NT34的漏極連接于固定的正側(cè)電位VDD的情形，更可提高移位信號(hào)SR3及SR4的電位(VDD+Vβ＞VDD+Vt)，因此可更容易使移位信號(hào)SR3及SR4的電位提高至較VBB還高于臨限值電壓(Vt)以上的電位。因此，可更容易將具有VDD+Vt以上的電位(VDD+Vβ)的移位信號(hào)SR3及SR4，分別供應(yīng)至連接于第1段柵極線的邏輯合成電路部82的晶體管NT131及NT132的柵極。因此更可抑制經(jīng)由邏輯合成電路部82的晶體管NT131及NT132而輸出至第1段柵極線的移位輸出信號(hào)Gate1的電位，降低晶體管NT131及NT132的臨限值電壓(Vt)份。
此外，在第1實(shí)施形態(tài)中，通過重設(shè)晶體管NT39、NT49及NT59，響應(yīng)于朝掃描方向距本身段2段前的移位寄存器電路部中所輸出的H位準(zhǔn)的輸出信號(hào)SR12至SR14，將輸出移位信號(hào)SR4至SR6的節(jié)點(diǎn)ND2的電位分別重設(shè)成負(fù)側(cè)電位VBB，通過此構(gòu)成，可通過重設(shè)晶體管NT39、NT49及NT59，將節(jié)點(diǎn)ND2的電位重設(shè)成負(fù)側(cè)電位VBB，因此不需另外將驅(qū)動(dòng)信號(hào)供應(yīng)至重設(shè)晶體管NT39、NT49及NT59。因此不需另外形成用來產(chǎn)生驅(qū)動(dòng)信號(hào)的信號(hào)產(chǎn)生電路，因此可抑制包含有V驅(qū)動(dòng)器5的液晶顯示裝置的電路構(gòu)成變得復(fù)雜。
(第2實(shí)施形態(tài))
首先參照?qǐng)D4及圖5，來說明在此第2實(shí)施形態(tài)中以p通道晶體管來構(gòu)成上述第1實(shí)施形態(tài)的V驅(qū)動(dòng)器的情形。
首先參照?qǐng)D4，在第2實(shí)施形態(tài)中，是在基板1a上設(shè)置顯示部2a。在此顯示部2a上以矩陣狀配置有像素20a。在圖4中，為了簡(jiǎn)化附圖，僅顯示出1個(gè)像素20a。各個(gè)像素20a由p通道晶體管21a(以下稱為晶體管21a)、像素電極22a、對(duì)向配置在像素電極22a的對(duì)各個(gè)像素20a為共通的對(duì)向電極23a、包夾于像素電極22a及對(duì)向電極23a之間的液晶24a，以及輔助電容25a構(gòu)成。此外，晶體管21a的源極連接于漏極線，并且漏極連接于像素電極22a及輔助電容25a。此晶體管21a的柵極連接于柵極線。
此外，以沿著顯示部2a的一邊的方式，在基板1a上設(shè)置用以驅(qū)動(dòng)(掃描)顯示部2a的漏極線的水平開關(guān)(HSW)3a及H驅(qū)動(dòng)器4a。此外，以沿著顯示部2a的另一邊的方式，在基板1a上設(shè)置用以驅(qū)動(dòng)(掃描)顯示部2a的柵極線的V驅(qū)動(dòng)器5a。在圖4的水平開關(guān)3a中僅顯示2個(gè)開關(guān)，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的開關(guān)。此外，在圖4的H驅(qū)動(dòng)器4a及V驅(qū)動(dòng)器5中，僅分別顯示2個(gè)移位寄存器電路部，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部。此外，在基板1a的外部上，與上述第1實(shí)施形態(tài)相同，設(shè)置有具備信號(hào)產(chǎn)生電路11及電源電路12的驅(qū)動(dòng)IC10。
此外，如圖5所示，在第2實(shí)施形態(tài)中，在V驅(qū)動(dòng)器5a的內(nèi)部，設(shè)置有多段的移位寄存器電路部501至506，以及由輸出信號(hào)輸入切換電路部600a與移位信號(hào)輸入切換電路部600b所組成的掃描方向切換電路部700，以及多段邏輯合成電路部801至804，以及電路部901。移位寄存器電路部502至506為本發(fā)明的“第1移位寄存器電路部”及“第2移位寄存器電路部”的一個(gè)例子。在圖5中，為了簡(jiǎn)化附圖，僅顯示出6段的移位寄存器電路部501至506及4段的邏輯合成電路部801至804，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部及邏輯合成電路部。
第1段的移位寄存器電路部501由前段的第1電路部501a，以及后段的第2電路部501b構(gòu)成。第1電路部501a包含p通道晶體管PT1及PT2、二極管連接的p通道晶體管PT3，以及電容C1及C2。此外，第2電路部501b包含p通道晶體管PT4至PT7、二極管連接的p通道晶體管PT8，以及電容C3及C4。以下，將p通道晶體管PT1至PT8分別稱為晶體管PT1至PT8。，此外，構(gòu)成第1段的移位寄存器電路部501的晶體管PT1至PT8，分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的第1段的移位寄存器電路部51的晶體管NT1至NT8的位置。僅僅與上述第1實(shí)施形態(tài)不同的是，晶體管PT1、PT5及PT6的源極分別連接于正側(cè)電位VDD。
第2段的移位寄存器電路部502由第1電路部502a以及第2電路部502b構(gòu)成。第1電路部502a包含p通道晶體管PT11及PT12、二極管連接的p通道晶體管PT13，以及電容C11及C12。此外，第2電路部502b包含p通道晶體管PT14至PT17、二極管連接的p通道晶體管PT18，以及電容C13及C14。p通道晶體管PT14為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，p通道晶體管PT16為本發(fā)明的“第1晶體管”的一個(gè)例子。以下，將p通道晶體管PT11至PT18分別稱為晶體管PT11至PT18。此外，構(gòu)成第2段的移位寄存器電路部502的晶體管PT11至PT18，分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的第2段的移位寄存器電路部52的晶體管NT11至NT18的位置。僅僅與上述第1實(shí)施形態(tài)不同的是，晶體管PT11、PT15及PT16的源極分別連接于正側(cè)電位VDD。
第3段的移位寄存器電路部503由第1電路部503a、第2電路部503b構(gòu)成。第1電路部503a包含p通道晶體管PT21及PT22、二極管連接的p通道晶體管PT23，以及電容C21及C22。此外，第2電路部503b包含p通道晶體管PT24至PT27、二極管連接的p通道晶體管PT28，以及電容C23及C24。p通道晶體管PT24為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，p通道晶體管PT26為本發(fā)明的“第1晶體管”的一個(gè)例子。以下，將p通道晶體管PT21至PT28分別稱為晶體管PT21至PT28。此外，構(gòu)成第3段的移位寄存器電路部503的晶體管PT21至PT28分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的第3段的移位寄存器電路部53的晶體管NT21至NT28的位置。僅僅與上述第1實(shí)施形態(tài)不同的是，晶體管PT21、PT25及PT26的源極分別連接于正側(cè)電位VDD。
第4段的移位寄存器電路部504由第1電路部504a及第2電路部504b構(gòu)成。第1電路部504a包含p通道晶體管PT31及PT32、二極管連接的p通道晶體管PT33，以及電容C31及C32。此外，第2電路部504b包含p通道晶體管PT34至PT37、二極管連接的p通道晶體管PT38，以及電容C33及C34。p通道晶體管PT34為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，p通道晶體管PT36為本發(fā)明的“第1晶體管”的一個(gè)例子。以下，將p通道晶體管PT31至PT38分別稱為晶體管PT31至PT38。此外，構(gòu)成第4段的移位寄存器電路部504的晶體管PT31至PT38分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的第4段的移位寄存器電路部54的晶體管NT31至NT38的位置。僅僅與上述第1實(shí)施形態(tài)不同的是，晶體管PT31、PT35及PT36的源極分別連接于正側(cè)電位VDD。
第5段的移位寄存器電路部505由第1電路部505a，以及第2電路部505b構(gòu)成。第1電路部505a包含p通道晶體管PT41及PT42、二極管連接的p通道晶體管PT43，以及電容C41及C42。此外，第2電路部505b包含p通道晶體管PT44至PT47、二極管連接的p通道晶體管PT48，以及電容C43及C44。p通道晶體管PT44為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，p通道晶體管PT46為本發(fā)明的“第1晶體管”的一個(gè)例子。以下，將p通道晶體管PT41至PT48分別稱為晶體管PT41至PT48。此外，構(gòu)成第5段的移位寄存器電路部505的晶體管PT41至PT48，分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的第5段的移位寄存器電路部55的晶體管NT41至NT48的位置。僅僅與上述第1實(shí)施形態(tài)不同的是，晶體管PT41、PT45及PT46的源極分別連接于正側(cè)電位VDD。
第6段的移位寄存器電路部506由第1電路部506a，以及第2電路部506b構(gòu)成。第1電路部506a包含p通道晶體管PT51及PT52、二極管連接的p通道晶體管PT53，以及電容C51及C52。此外，第2電路部506b包含p通道晶體管PT54至PT57、二極管連接的p通道晶體管PT58，以及電容C53及C54。p通道晶體管PT54為本發(fā)明的“第4晶體管”及“第5晶體管”的一個(gè)例子，p通道晶體管PT56為本發(fā)明的“第1晶體管”的一個(gè)例子。以下，將p通道晶體管PT51至PT58分別稱為晶體管PT51至PT58。此外，構(gòu)成第6段的移位寄存器電路部506的晶體管PT51至PT58分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的第6段的移位寄存器電路部56的晶體管NT51至NT58的位置。僅僅與上述第1實(shí)施形態(tài)不同的是，晶體管PT51、PT55及PT56的源極分別連接于正側(cè)電位VDD。
在此，在第2實(shí)施形態(tài)中，第4段的移位寄存器電路部504的第1電路部504a包含用以將輸出移位信號(hào)SR4的節(jié)點(diǎn)ND2的電位重設(shè)成正側(cè)電位VDD的p通道晶體管PT39及PT40。此外，第5段的移位寄存器電路部505的第1電路部505a包含用以將輸出移位信號(hào)SR5的節(jié)點(diǎn)ND2的電位重設(shè)成正側(cè)電位VDD的p通道晶體管PT49及PT50。此外，第6段的移位寄存器電路部506的第1電路部506a包含用以將輸出移位信號(hào)SR6的節(jié)點(diǎn)ND2的電位重設(shè)成正側(cè)電位VDD的p通道晶體管PT59及PT60。以下，p通道晶體管PT39、PT40、PT49、PT50、PT59、PT60分別稱為重設(shè)晶體管PT39、PT40、PT49、R60、PT50、PT59、PT60。
此外，在重設(shè)晶體管PT39及PT40的漏極分別供應(yīng)有負(fù)側(cè)電位VBB，并且在源極分別連接有第4段的移位寄存器電路部504的第1電路部504a的輸出節(jié)點(diǎn)的節(jié)點(diǎn)ND1。此外，在第2實(shí)施形態(tài)中，重設(shè)晶體管PT39的柵極連接于第2段的移位寄存器電路部502的節(jié)點(diǎn)ND3。此外，重設(shè)晶體管PT40的柵極連接于第6段的移位寄存器電路部506的節(jié)點(diǎn)ND3。亦即，在第2實(shí)施形態(tài)中，重設(shè)晶體管PT39的柵極連接于節(jié)點(diǎn)ND3，該節(jié)點(diǎn)ND3輸出朝順向掃描方向包含重設(shè)晶體管PT39的第4段的移位寄存器電路部504的2段前的移位寄存器電路部502的輸出信號(hào)SR12。此外，重設(shè)晶體管PT40的柵極連接于節(jié)點(diǎn)ND3，該節(jié)點(diǎn)ND3輸出朝順向掃描方向包含重設(shè)晶體管PT40的第4段的移位寄存器電路部504的2段后的移位寄存器電路部506的輸出信號(hào)SR16。
借此，在第2實(shí)施形態(tài)中，構(gòu)成為，若響應(yīng)于移位寄存器電路部502的L位準(zhǔn)的輸出信號(hào)SR12而使重設(shè)晶體管PT39導(dǎo)通，則經(jīng)由重設(shè)晶體管PT39而供應(yīng)負(fù)側(cè)電位VBB，借此使第1電路部501a的節(jié)點(diǎn)ND1的電位成為負(fù)側(cè)電位VBB(L位準(zhǔn))。此外并構(gòu)成為，若第1電路部504a的節(jié)點(diǎn)ND1的電位成為負(fù)側(cè)電位VBB(L位準(zhǔn))，則使第2電路部504b的晶體管PT36導(dǎo)通，因此經(jīng)由晶體管PT36而供應(yīng)正側(cè)電位VDD，借此使輸出移位信號(hào)SR4的第2電路部504b的節(jié)點(diǎn)ND2重設(shè)成正側(cè)電位VDD。此外，構(gòu)成為，若響應(yīng)于移位寄存器電路部506的L位準(zhǔn)的輸出信號(hào)SR16而使重設(shè)晶體管PT40導(dǎo)通，則經(jīng)由重設(shè)晶體管PT40而供應(yīng)負(fù)側(cè)電位VBB，借此使第1電路部504a的節(jié)點(diǎn)ND1的電位成為負(fù)側(cè)電位VBB(L位準(zhǔn))。此外，與上述重設(shè)晶體管PT39所進(jìn)行的重設(shè)時(shí)的動(dòng)作相同，構(gòu)成為，使輸出移位信號(hào)SR4的第2電路部504b的節(jié)點(diǎn)ND2重設(shè)成正側(cè)電位VDD。
此外，在重設(shè)晶體管PT49及PT50的漏極分別供給有負(fù)側(cè)電位VBB，并且在源極分別連接有第5段的移位寄存器電路部505的第1電路部505a的輸出節(jié)點(diǎn)的節(jié)點(diǎn)ND1。此外，重設(shè)晶體管PT49的柵極連接于第3段的移位寄存器電路部503的節(jié)點(diǎn)ND3。此外，重設(shè)晶體管PT50的柵極連接于輸出圖中未顯示的第7段的移位寄存器電路部的輸出信號(hào)SR17的節(jié)點(diǎn)。借此，在第5段的移位寄存器電路部505中，與上述第4段的移位寄存器電路部504相同，構(gòu)成為使輸出移位信號(hào)SR5的第2電路部505b的節(jié)點(diǎn)ND2的電位重設(shè)成正側(cè)電位VDD。
此外，在重設(shè)晶體管PT59及PT60的漏極分別供給有負(fù)側(cè)電位VBB，并且在源極分別連接有第6段的移位寄存器電路部506的第1電路部506a的輸出節(jié)點(diǎn)的節(jié)點(diǎn)ND1。此外，重設(shè)晶體管PT59的柵極連接于第4段的移位寄存器電路部504的節(jié)點(diǎn)ND3。此外，重設(shè)晶體管PT60的柵極連接于輸出未圖示的第8段的移位寄存器電路部的輸出信號(hào)SR18的節(jié)點(diǎn)。借此，在第6段的移位寄存器電路部506中，與上述第4段的移位寄存器電路部504相同，構(gòu)成為使輸出移位信號(hào)SR6的第2電路部506b的節(jié)點(diǎn)ND2的電位重設(shè)成正側(cè)電位VDD。
此外，上述各段的移位寄存器電路部501至506所設(shè)置的晶體管PT1至PT8、PT11至PT18、PT21至PT28、PT31至PT38、PT41至PT48、PT51至PT58，以及重設(shè)晶體管PT39、PT40、PT49、PT50、PT59、PT60都由p型MOS晶體管所組成的TFT構(gòu)成。此外，PT1、PT2、PT6、PT7、PT8、PT11、PT12、PT16、PT17、PT18、PT21、PT22、PT26、PT27、PT28、PT31、PT32、PT36、PT37、PT38、PT41、PT42、PT46、PT47、PT48、PT51、PT52、PT56、PT57及PT58，分別有互為電性連接的2個(gè)柵極。
此外，輸出信號(hào)輸入切換電路部600a包含p通道晶體管PT61至PT72。以下，將p通道晶體管PT61至PT72分別稱為晶體管PT61至PT72。此晶體管PT61至PT72都由p型MOS晶體管所組成的TFT構(gòu)成。構(gòu)成輸出信號(hào)輸入切換電路部600a的晶體管PT61至PT72分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的輸出信號(hào)輸入切換電路部60a的晶體管NT61至NT72的位置。
此外，移位信號(hào)輸入切換電路部600b包含p通道晶體管PT81至PT92，以及p通道晶體管PT101至PT112。以下，將p通道晶體管PT81至PT92及PT101至PT112分別稱為晶體管PT81至PT92及PT101至PT112。此晶體管PT81至PT92及PT101至PT112都由p型MOS晶體管所組成的TFT構(gòu)成。構(gòu)成移位信號(hào)輸入切換電路部600b的晶體管PT81至PT92及PT101至PT112，分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的移位信號(hào)輸入切換電路部600b的晶體管NT81至NT92及NT101至NT112的位置。僅僅與上述第1實(shí)施形態(tài)不同的是，晶體管PT101的源極/漏極的另一邊連接于負(fù)側(cè)電位VBB。
此外，邏輯合成電路部801至804分別連接于虛設(shè)柵極線、第1段柵極線、第2段柵極線，以及第3段柵極線。連接于虛設(shè)柵極線的邏輯合成電路部801包含p通道晶體管PT121至PT124、二極管連接的p通道晶體管PT125，以及電容C121。p通道晶體管PT121為本發(fā)明的“第2晶體管”的一個(gè)例子，p通道晶體管PT122為本發(fā)明的“第3晶體管”的一個(gè)例子。以下，將p通道晶體管PT121至PT125分別稱為晶體管PT121至PT125。此外，通過p通道晶體管PT123至PT125及電容C121而構(gòu)成電位固定電路部801a。構(gòu)成連接于虛設(shè)柵極線的邏輯合成電路部801的晶體管PT121至PT125分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的連接于虛設(shè)柵極線的邏輯合成電路部81的晶體管NT121至NT125的位置。只有晶體管PT123的源極連接于正側(cè)電位VDD。
此外，連接于第1段柵極線的邏輯合成電路部802包含p通道晶體管PT131至PT134、二極管連接的p通道晶體管PT135，以及電容C131。p通道晶體管PT131為本發(fā)明的“第2晶體管”的一個(gè)例子，p通道晶體管PT132為本發(fā)明的“第3晶體管”的一個(gè)例子。以下，將p通道晶體管PT131至PT135分別稱為晶體管PT131至PT135。此外，通過p通道晶體管PT133至PT135及電容C131而構(gòu)成電位固定電路部802a。構(gòu)成連接于第1段柵極線的邏輯合成電路部802的晶體管PT131至PT135分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的連接于第1段的柵極線的邏輯合成電路部82的晶體管NT131至NT135的位置。只有晶體管PT133的源極連接于正側(cè)電位VDD。
此外，連接于第2段柵極線的邏輯合成電路部803包含p通道晶體管PT141至PT144，以及二極管連接的p通道晶體管PT145，以及電容C141。p通道晶體管PT141為本發(fā)明的“第2晶體管”的一個(gè)例子，p通道晶體管PT142為本發(fā)明的“第3晶體管”的一個(gè)例子。以下，將p通道晶體管PT141至PT145分別稱為晶體管PT141至PT145。此外，通過p通道晶體管PT143至PT145及電容C141，而構(gòu)成電位固定電路部803a。構(gòu)成連接于第2段柵極線的邏輯合成電路部803的晶體管PT141至PT145分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的連接于第2段的柵極線的邏輯合成電路部83的晶體管NT141至NT145的位置。只有晶體管PT143的源極連接于正側(cè)電位VDD。
此外，連接于第3段柵極線的邏輯合成電路部804包含p通道晶體管PT151至PT154，以及二極管連接的p通道晶體管PT155，以及電容C151。p通道晶體管PT151為本發(fā)明的“第2晶體管”的一個(gè)例子，p通道晶體管PT152為本發(fā)明的“第3晶體管”的一個(gè)例子。以下，將p通道晶體管PT151至PT155分別稱為晶體管PT151至PT155。此外，通過晶體管PT153至PT155及電容C151而構(gòu)成電位固定電路部804a。構(gòu)成連接于第3段柵極線的邏輯合成電路部804的晶體管PT151至PT155分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的連接于第3段的柵極線的邏輯合成電路部84的晶體管NT151至NT155的位置。只有晶體管PT153的源極連接于正側(cè)電位VDD。此外，上述邏輯合成電路部801至804所設(shè)置的晶體管PT121至PT125、PT131至PT135、PT141至PT145、PT151至PT155都由p型MOS晶體管所組成的TFT構(gòu)成。
此外，電路部901包含p通道晶體管PT161至PT163、二極管連接的p通道晶體管PT164，以及電容C161。以下，將p通道晶體管PT161至PT164分別稱為晶體管PT161至PT164。此外，構(gòu)成電路部901的晶體管PT161至PT164分別連接于對(duì)應(yīng)于圖2所示的第1實(shí)施形態(tài)的電路部91的晶體管NT161至NT164的位置。只有晶體管PT162的源極連接于正側(cè)電位VDD。
接下來參照?qǐng)D5及圖6，說明第2實(shí)施形態(tài)的V驅(qū)動(dòng)器5a的動(dòng)作。在此第2實(shí)施形態(tài)的V驅(qū)動(dòng)器5a中，將對(duì)于圖3所示的第1實(shí)施形態(tài)的起始信號(hào)STV、頻率信號(hào)CKV1、CKV2、使能信號(hào)ENB、ENB1、ENB2及反轉(zhuǎn)使能信號(hào)XENB的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)，分別做為起始信號(hào)STV、頻率信號(hào)CKV1、CKV2、使能信號(hào)ENB、ENB1、ENB2及反轉(zhuǎn)使能信號(hào)XENB，而予以輸入。借此，從第2實(shí)施形態(tài)的移位寄存器電路部501至506中輸出具備將圖2的第1實(shí)施形態(tài)的移位寄存器電路部51至56所輸出的移位信號(hào)SR1至SR6及輸出信號(hào)SR11至SR16的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)。此外，從第2實(shí)施形態(tài)的邏輯合成電路部801至804中輸出具備將圖2的第1實(shí)施形態(tài)的邏輯合成電路部81至84所輸出的移位輸出信號(hào)Dummy、Gate1、Gate2、Gate3的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)。此第2實(shí)施形態(tài)的V驅(qū)動(dòng)器5a的上述以外的動(dòng)作與圖2所示的第1實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作相同。
在第2實(shí)施形態(tài)中，將頻率信號(hào)CKV1及CKV2交互供應(yīng)至移位寄存器電路部503至506的晶體管PT24、PT34、PT44及PT54的柵極，并且將時(shí)序互為不同的使能信號(hào)ENB1及ENB2交互供應(yīng)至漏極，借此進(jìn)行以下的動(dòng)作。例如，在第3段的移位寄存器電路部503中，通過頻率信號(hào)CKV1使晶體管PT24成為導(dǎo)通之后，以使能信號(hào)ENB1使晶體管PT24的源極電位從VDD降低至VBB，因此，晶體管PT24的柵極電位是降低該電位的降低份(Vβ)。此外，在第4段的移位寄存器電路部504中，通過頻率信號(hào)CKV2使晶體管PT34成為導(dǎo)通狀態(tài)之后，用使能信號(hào)ENB2使晶體管PT34的源極電位從VDD降低至VBB，因此，晶體管PT34的柵極電位是降低該電位的降低份(Vβ)。借此，相比較于晶體管PT24及PT34的漏極連接于固定的負(fù)側(cè)電位VBB的情形，更可降低移位信號(hào)SR3及SR4的電位(VDD-Vβ＜VDD-Vt)，因此可更容易使移位信號(hào)SR3及SR4的電位降低至較VBB還低于臨限值電壓(Vt)以上的電位。因此，可更容易將具有VDD-Vt以下的電位(VDD-Vβ)的移位信號(hào)SR3及SR4分別供應(yīng)至連接于第1段柵極線的邏輯合成電路部802的晶體管PT131及PT132的柵極。因此更可抑制經(jīng)由邏輯合成電路部802的晶體管PT131及PT132而輸出至第1段柵極線的移位輸出信號(hào)Gate1的電位，升高臨限值電壓(Vt)。
此外，在第2實(shí)施形態(tài)中，如上所述，響應(yīng)于朝包含重設(shè)晶體管的預(yù)定段的移位寄存器電路部的掃描方向?yàn)?段前的移位寄存器電路部中所輸出的輸出信號(hào)，將預(yù)定段的移位寄存器電路部的重設(shè)晶體管加以導(dǎo)通，借此，在包含V驅(qū)動(dòng)器的液晶顯示裝置中，可抑制移位輸出信號(hào)在未意料到的時(shí)序中被輸出至柵極線等，因而可獲得與上述第1實(shí)施形態(tài)相同的效果。
(第3實(shí)施形態(tài))接著參照?qǐng)D7，來說明在此第3實(shí)施形態(tài)中，在上述第1實(shí)施形態(tài)的構(gòu)成中，將正側(cè)電位VDD供應(yīng)至輸出輸出信號(hào)的節(jié)點(diǎn)所連接的晶體管的漏極，并且采用移位寄存器電路部的輸出信號(hào)，在將邏輯合成電路部所輸出的移位輸出信號(hào)在固定在L位準(zhǔn)的狀態(tài)下加以保持的情形。
亦即，如圖7所示，在此第3實(shí)施形態(tài)的V驅(qū)動(dòng)器中設(shè)置多段的移位寄存器電路部511至516、由輸出信號(hào)輸入切換電路部610a與移位信號(hào)輸入切換電路部610b所組成的掃描方向切換電路部710，以及多段的邏輯合成電路部811至814。移位寄存器電路部512至516為本發(fā)明的“第1移位寄存器電路部”及“第2移位寄存器電路部”的一個(gè)例子。在圖7當(dāng)中，為了簡(jiǎn)化附圖，僅僅表示出6段的移位寄存器電路部511至516及4段的邏輯合成電路部811至814，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部及邏輯合成電路部。
此外，第3實(shí)施形態(tài)的第1段至第6段的移位寄存器電路部511至5 16，分別由具有與圖2所示的第1實(shí)施形態(tài)的第1段至第6段的移位寄存器電路部51至56的第1電路部51a至56a及第2電路部51b至56b相同的電路構(gòu)成的第1電路部511a至516a及第2電路部511b至516b構(gòu)成。此外，在第3實(shí)施形態(tài)中，與上述第1實(shí)施形態(tài)不同的是，正側(cè)電位VDD分別供應(yīng)至晶體管NT4、NT14、NT24、NT34、NT44及NT54的漏極，該晶體管NT4、NT14、NT24、NT34、NT44及NT54的源極連接于輸出各段的移位寄存器電路部511至516的輸出信號(hào)SR11至SR16的節(jié)點(diǎn)ND3。
此外，輸出信號(hào)輸入切換電路部610a具有與圖2所示的第1實(shí)施形態(tài)的輸出信號(hào)輸入切換電路部60a相同的電路構(gòu)成。在第3實(shí)施形態(tài)中，晶體管NT67的源極/漏極的另一方與晶體管NT68的源極/漏極的一方相連接。此外，第3實(shí)施形態(tài)的移位信號(hào)輸入切換電路部610b具有與圖2所示的第1實(shí)施形態(tài)的移位信號(hào)輸入切換電路部60b相同的電路構(gòu)成。
此外，連接于虛設(shè)柵極線的邏輯合成電路部811包含n通道晶體管NT121至NT124、二極管連接的晶體管NT125及NT126，以及電容C121。亦即，第3實(shí)施形態(tài)的邏輯合成電路部811具備在圖2所示的第1實(shí)施形態(tài)的邏輯合成電路部81的電路構(gòu)成中、加上二極管連接的晶體管NT126的電路構(gòu)成。此外，通過晶體管NT123至NT126及電容C121而構(gòu)成電位固定電路部811a。此外，在第3實(shí)施形態(tài)中，通過晶體管NT123至NT126及電容C121而構(gòu)成電位固定電路部811a。此外，在第3實(shí)施形態(tài)中，晶體管NT125的源極連接于在輸出第1段的移位寄存器電路部511的輸出信號(hào)SR11的節(jié)點(diǎn)ND3。此外，晶體管NT86的源極連接于輸出第4段的移位寄存器電路部514的輸出信號(hào)SR14的節(jié)點(diǎn)ND3，并且漏極連接于邏輯合成電路部811的節(jié)點(diǎn)ND5。
此外，連接于第1段柵極線的邏輯合成電路部812包含晶體管NT131至NT134、二極管連接的晶體管NT135及NT136，以及電容C131。亦即，第3實(shí)施形態(tài)的邏輯合成電路部812具備在圖2所示的第1實(shí)施形態(tài)的邏輯合成電路部82的電路構(gòu)成中、加上二極管連接的晶體管NT136的電路構(gòu)成。此外，通過晶體管NT133至NT136及電容C131而構(gòu)成電位固定電路部812a。此外，在第3實(shí)施形態(tài)中，晶體管NT135的源極連接于輸出第2段的移位寄存器電路部512的輸出信號(hào)SR12的節(jié)點(diǎn)ND3。此外，晶體管NT136的源極連接于輸出第5段的移位寄存器電路部515的輸出信號(hào)SR15的節(jié)點(diǎn)ND3，并且漏極連接于邏輯合成電路部812的節(jié)點(diǎn)ND5。
此外，連接于第2段柵極線的邏輯合成電路部813包含晶體管NT141至NT144、二極管連接的晶體管NT145及NT146，以及電容C141。亦即，第3實(shí)施形態(tài)的邏輯合成電路部813具備在圖2所示的第1實(shí)施形態(tài)的邏輯合成電路部83的電路構(gòu)成中、加上二極管連接的晶體管NT146的電路構(gòu)成。此外，通過晶體管NT143至NT146及電容C141而構(gòu)成電位固定電路部813a。此外，在第3實(shí)施形態(tài)中，晶體管NT145的源極連接于輸出第3段的移位寄存器電路部513的輸出信號(hào)SR13的節(jié)點(diǎn)ND3。此外，晶體管NT146的源極連接于輸出第6段的移位寄存器電路部516的輸出信號(hào)SR16的節(jié)點(diǎn)ND3，并且漏極連接于邏輯合成電路部813的節(jié)點(diǎn)ND5。
此外，連接于第3段柵極線的邏輯合成電路部814包含晶體管NT151至NT154、二極管連接的晶體管NT155及NT156，以及電容C151。亦即，第3實(shí)施形態(tài)的邏輯合成電路部814具備在圖2所示的第1實(shí)施形態(tài)的邏輯合成電路部84的電路構(gòu)成中、加上二極管連接的晶體管NT156的電路構(gòu)成。此外，通過晶體管NT153至NT156及電容C151而構(gòu)成電位固定電路部814a。此外，在第3實(shí)施形態(tài)中，晶體管NT155的源極連接于輸出第4段的移位寄存器電路部514的輸出信號(hào)SR14的節(jié)點(diǎn)ND3。此外，晶體管NT156的源極連接于輸出圖顯示的第7段的移位寄存器電路部的輸出信號(hào)的節(jié)點(diǎn)ND3，并且漏極連接于邏輯合成電路部814的節(jié)點(diǎn)ND5。
接下來參照?qǐng)D7及圖8，來說明第3實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作。
此第3實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作基本上與上述第1實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作相同。只是，在此第3實(shí)施形態(tài)的V驅(qū)動(dòng)器中與上述第1實(shí)施形態(tài)不同的是，分別將固定的正側(cè)電位VDD供應(yīng)至輸出移位寄存器電路部511至516的輸出信號(hào)SR11至SR16的節(jié)點(diǎn)ND3所連接的晶體管NT4、NT14、NT24、NT34、NT44及NT54的漏極。具體而言，在第1段移位寄存器電路部511中，H位準(zhǔn)的起始信號(hào)STV，經(jīng)由輸出信號(hào)輸入切換電路部610a的導(dǎo)通狀態(tài)的晶體管NT61而輸入至晶體管NT1的柵極。因此，晶體管NT1成為導(dǎo)通狀態(tài)。之后，輸入至晶體管NT2的漏極的頻率信號(hào)CKV1會(huì)上升至H位準(zhǔn)。
此時(shí)，從第2段的移位寄存器電路部522所輸出的移位信號(hào)SR2經(jīng)由導(dǎo)通狀態(tài)的晶體管NT81，而輸入至第1段的移位寄存器電路部511的晶體管NT2的柵極。此時(shí)的輸入于晶體管NT2的柵極的移位信號(hào)SR2雖然處于正側(cè)電位VDD與負(fù)側(cè)電位VBB之間的不穩(wěn)定的電位，但成為可使晶體管NT2成為不導(dǎo)通的電位。因此，晶體管NT2成為不導(dǎo)通狀態(tài)。因此，可從負(fù)側(cè)電位VBB，經(jīng)由晶體管NT1供應(yīng)L位準(zhǔn)的電位，借此將節(jié)點(diǎn)ND1的電位降低至L位準(zhǔn)。因此，晶體管NT5及NT6成為不導(dǎo)通狀態(tài)。此外，H位準(zhǔn)的起始信號(hào)STV也經(jīng)由導(dǎo)通狀態(tài)的晶體管NT61及NT82，而輸入至第1段的移位寄存器電路部511的晶體管NT7的柵極。借此，使晶體管NT7成為導(dǎo)通狀態(tài)。之后，輸入至晶體管NT7的漏極的頻率信號(hào)CKV1的電位上升至H位準(zhǔn)。因此，第1段的移位寄存器電路部511的節(jié)點(diǎn)ND2的電位上升至H位準(zhǔn)(VDD)，而使晶體管NT4成為導(dǎo)通狀態(tài)。
此時(shí)，在第3實(shí)施形態(tài)中，H位準(zhǔn)(VDD)的電位從正側(cè)電位VDD經(jīng)由晶體管NT4而加以供應(yīng)，借此，第1段的移位寄存器電路部511的節(jié)點(diǎn)ND3的電位上升至VDD側(cè)。此時(shí)，由于通過電容C3而維持晶體管NT4的柵極-源極間電壓的方式而使節(jié)點(diǎn)ND3的電位上升，伴隨在此，使第1段的移位寄存器電路部511的節(jié)點(diǎn)ND2的電位從VDD更進(jìn)一步的上升。因此，節(jié)點(diǎn)ND2的電位上升至較VDD還高于晶體管NT4的臨限值電壓(Vt)以上的預(yù)定電壓(Vα)的電位(VDD+Vα＞VDD+Vt)。結(jié)果，從第1段的移位寄存器電路部511的節(jié)點(diǎn)ND2，將具有VDD+Vt以上的電位(VDD+Vα)的H位準(zhǔn)的移位信號(hào)SR1予以輸出。在此，此移位信號(hào)SR1的(VDD+Vα)的電位為較上述第1實(shí)施形態(tài)的移位信號(hào)SR1的(VDD+Vβ)的電位更低的電位。此外，同時(shí)也從第1段的移位寄存器電路部511的節(jié)點(diǎn)ND3，將H位準(zhǔn)(VDD)的輸出信號(hào)SR11予以輸出。
之后，在第2段之后的移位寄存器電路部512至516中，進(jìn)行與上述第1段的移位寄存器電路部511相同的動(dòng)作。如此，可從各段的移位寄存器電路部511至516，將分別具有VDD+Vt以上的電位(VDD+Vα)的H位準(zhǔn)的移位信號(hào)SR1至SR6、以及H位準(zhǔn)(VDD)的輸出信號(hào)SR11至16予以輸出。
在第3實(shí)施形態(tài)中，在圖8的電壓波形圖中，如圖所示，第4段的移位信號(hào)SR4的電位(第4段的節(jié)點(diǎn)ND2的電位)上升至H位準(zhǔn)的時(shí)序、以及第2段的輸出信號(hào)SR12的電位下降至L位準(zhǔn)的時(shí)序產(chǎn)生重迭的附圖。在此情況下，有可能使第4段的節(jié)點(diǎn)ND2的電位上升至H位準(zhǔn)的時(shí)序、以及響應(yīng)于第2段的輸出信號(hào)SR12的電位下降至L位準(zhǔn)而使重設(shè)晶體管NT39成為不導(dǎo)通，并且經(jīng)由晶體管NT31所供應(yīng)的負(fù)側(cè)電位VBB而使第4接節(jié)點(diǎn)ND1的電位成為L(zhǎng)位準(zhǔn)，而因此使晶體管NT36從導(dǎo)通狀態(tài)成為不導(dǎo)通狀態(tài)的時(shí)序產(chǎn)生重迭。因此，第4段的節(jié)點(diǎn)ND2的電位(移位信號(hào)SR4的電位)的上升，受到在晶體管NT36從導(dǎo)通狀態(tài)成為不導(dǎo)通狀態(tài)時(shí)、經(jīng)由晶體管NT36所供應(yīng)的負(fù)側(cè)電位VBB的阻礙，因此，可能難以使第4段的節(jié)點(diǎn)ND2的電位(移位信號(hào)SR4的電位)進(jìn)行穩(wěn)定的上升。
然而實(shí)際上，第4段的節(jié)點(diǎn)ND2的電位響應(yīng)于頻率信號(hào)CKV2的上升而上升至H位準(zhǔn)(VDD)，并且因電容33的啟動(dòng)動(dòng)作而上升至(VDD+Vα)，該電容33的啟動(dòng)(boot)動(dòng)作是起因于經(jīng)由晶體管NT34供應(yīng)正側(cè)電位VDD而進(jìn)行的，該晶體管NT34伴隨該節(jié)點(diǎn)ND2的電位的上升而導(dǎo)通。借此，第4段的節(jié)點(diǎn)ND2的電位的上升，較晶體管NT36從導(dǎo)通狀態(tài)切換為不導(dǎo)通狀態(tài)的動(dòng)作，更為緩慢地進(jìn)行。借此，實(shí)際上第4段的節(jié)點(diǎn)ND2的電位上升至H位準(zhǔn)(VDD+Vα)的時(shí)序，較晶體管NT36成為不導(dǎo)通的時(shí)序產(chǎn)生若干延遲，因此，第4段的節(jié)點(diǎn)ND2的電位(移位信號(hào)SR4的電位)上升至H位準(zhǔn)(VDD+Vα)的時(shí)序，并不會(huì)完全與晶體管NT36成為不導(dǎo)通的時(shí)序重迭。因此，可使第4段的節(jié)點(diǎn)ND2的電位(移位信號(hào)SR4的電位)穩(wěn)定的上升至H位準(zhǔn)(VDD+Vα)。
此外，在第3實(shí)施形態(tài)中，在將從邏輯合成電路部811至814輸出至各段的柵極線的移位輸出信號(hào)Dummy、Gate1、Gate2及Gate3的電位固定在L位準(zhǔn)之際，采用來自移位寄存器電路部的輸出信號(hào)來固定電位。例如，在連接于第1段柵極線的邏輯合成電路部812中，由于經(jīng)由均成為導(dǎo)通狀態(tài)的晶體管NT131及NT132所供應(yīng)的H位準(zhǔn)的使能信號(hào)ENB，而使輸出至第1段柵極線的移位輸出信號(hào)Gate1成為H位準(zhǔn)。之后，使能信號(hào)ENB降低至L位準(zhǔn)。因此L位準(zhǔn)的使能信號(hào)ENB經(jīng)由晶體管NT131及NT132而被供應(yīng)，借此，使輸出至第1段柵極線的移位輸出信號(hào)Gate1降低至L位準(zhǔn)。
之后，在第3實(shí)施形態(tài)中，H位準(zhǔn)(VDD)的輸出信號(hào)SR15經(jīng)由二極管連接的晶體管NT136，而輸入至連接于第1段相連在柵極線的邏輯合成電路部812的晶體管NT133的柵極。借此，晶體管NT133成為導(dǎo)通狀態(tài)。因此，由于L位準(zhǔn)的電位從負(fù)側(cè)電位VBB經(jīng)由晶體管NT133而被供應(yīng)，因此連接于第1段柵極線的邏輯合成電路部812的節(jié)點(diǎn)ND4的電位固定在L位準(zhǔn)。借此，從邏輯合成電路部812輸出至第1段柵極線的移位輸出信號(hào)Gate1的電位固定在L位準(zhǔn)。此外，在第3實(shí)施形態(tài)中，在H位準(zhǔn)(VDD)的輸出信號(hào)SR15輸入至晶體管NT133的柵極時(shí)，電容C131被充電。因此，至下一次晶體管NT134成為導(dǎo)通狀態(tài)、并且從負(fù)側(cè)電位VBB經(jīng)由晶體管NT134供應(yīng)L位準(zhǔn)的電位為止，節(jié)點(diǎn)ND5的電位(晶體管NT133的柵極電位)保持在H位準(zhǔn)。因此，至下一次晶體管NT134成為導(dǎo)通狀態(tài)為止，晶體管NT133維持在導(dǎo)通狀態(tài)，因此，從邏輯合成電路部812輸出至第1段柵極線的移位輸出信號(hào)Gate1的電位保持在L位準(zhǔn)。
之后，在各段的邏輯合成電路部中，進(jìn)行與上述連接于第1段柵極線的邏輯合成電路部812相同的動(dòng)作，借此，可采用移位寄存器電路部的輸出信號(hào)，將移位輸出信號(hào)的電位固定在L位準(zhǔn)。第3實(shí)施形態(tài)的V驅(qū)動(dòng)器的上述動(dòng)作以外的動(dòng)作與上述第1實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作相同。
在第3實(shí)施形態(tài)中，在晶體管NT4、NT14、NT24、NT34、NT44及NT54的柵極-源極之間，分別連接有電容C3、C13、C23、C33、C43及C53，并分別將正側(cè)電位VDD供應(yīng)至晶體管NT4、NT14、NT24、NT34、NT44及NT54的漏極，借此來進(jìn)行下列動(dòng)作。例如，在第2段的移位寄存器電路部512中，在響應(yīng)于頻率信號(hào)CKV2使晶體管NT14導(dǎo)通時(shí)，以將連接有電容C13的NT14的柵極-源極間電壓加以維持的方式，伴隨著晶體管NT14的源極電位的上升，使晶體管NT14的柵極電位(移位信號(hào)SR2的電位)上升。此外，在第3段的移位寄存器電路部513中，在響應(yīng)于頻率信號(hào)CKV1使晶體管NT24成為導(dǎo)通之際，以將連接有電容C23的NT24的柵極-源極間電壓加以維持的方式，伴隨著晶體管NT24的源極電位的上升，使晶體管NT24的柵極電位(移位信號(hào)SR3的電位)上升。如上所述，由于晶體管NT14的柵極電位(移位信號(hào)SR2的電位)以及晶體管NT24的柵極電位(移位信號(hào)SR3的電位)均上升至較VDD還高于臨限值電壓(Vt)以上的預(yù)定電壓(Vα)的量的電位，因此，可更容易將具有VDD+Vt以上電位(VDD+Vα)的移位信號(hào)SR2及SR3供應(yīng)至連接于虛設(shè)柵極線的邏輯合成電路部811的晶體管NT121及NT122的柵極。因此更可抑制經(jīng)由邏輯合成電路部811的晶體管NT121及NT122而輸出至虛設(shè)柵極線的移位輸出信號(hào)Dummy的電位，從VDD降低晶體管NT121及NT122的臨限值電壓(Vt)。
此外，在第3實(shí)施形態(tài)中，如上所述，響應(yīng)于朝包含重設(shè)晶體管的特定段的移位寄存器電路部的掃描方向?yàn)?段前的移位寄存器電路部中所輸出的輸出信號(hào)，使預(yù)定段的移位寄存器電路部的重設(shè)晶體管成為導(dǎo)通狀態(tài)，借此，可抑制移位輸出信號(hào)在未意料到的時(shí)序中被輸出至柵極線等，因而可獲得與上述第1實(shí)施形態(tài)相同的效果。
(第4實(shí)施形態(tài))接著參照?qǐng)D9，來說明在此第4實(shí)施形態(tài)中，以p通道晶體管來構(gòu)成上述第3實(shí)施形態(tài)的V驅(qū)動(dòng)器的情形。
如圖9所示，在此第4實(shí)施形態(tài)的V驅(qū)動(dòng)器中，設(shè)置有多段的移位寄存器電路部521至526，以及由輸出信號(hào)輸入切換電路部620a與移位信號(hào)輸入切換電路部620b所組成的掃描方向切換電路部720，及多段邏輯合成電路部821至824。移位寄存器電路部522至526為本發(fā)明的“第1移位寄存器電路部”及“第2移位寄存器電路部”的一個(gè)例子。在圖9中，為了簡(jiǎn)化附圖，僅顯示出6段的移位寄存器電路部521至526及4段的邏輯合成電路部821至824，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部及邏輯合成電路部。
此外，第4實(shí)施形態(tài)的第1段至第6段的移位寄存器電路部521至526分別以具有與圖5所示的第2實(shí)施形態(tài)的第1段至第6段的移位寄存器電路部501至506的第1電路部501a至506a及第2電路部501b至506b相同的電路構(gòu)成的第1電路部521a至526a及第2電路部521b至526b構(gòu)成。只是在第4實(shí)施形態(tài)中，與上述第2實(shí)施形態(tài)不同的是，負(fù)側(cè)電位VBB分別供應(yīng)至晶體管PT4、PT14、PT24、PT34、PT44及PT54的漏極，該晶體管PT4、PT14、PT24、PT34、PT44及PT54的源極連接于輸出各段的移位寄存器電路部521至526的輸出信號(hào)SR11至SR16的節(jié)點(diǎn)ND3。
此外，輸出信號(hào)輸入切換電路部620a基本上具有與圖5所示的第2實(shí)施形態(tài)的輸出信號(hào)輸入切換電路部600a相同的電路構(gòu)成。只是在第4實(shí)施形態(tài)的輸出信號(hào)輸入切換電路部620a中，晶體管PT67的源極/漏極的另一方與晶體管PT68的源極/漏極的一方相連接。此外，移位信號(hào)輸入切換電路部620b具有與圖5所示的第2實(shí)施形態(tài)的移位信號(hào)輸入切換電路部600b相同的電路構(gòu)成。
此外，邏輯合成電路部821至824具有將圖7所示的第3實(shí)施形態(tài)的構(gòu)成邏輯合成電路部811至814的n通道晶體管置換為p通道晶體管的構(gòu)成。具體而言，第4實(shí)施形態(tài)的連接于虛設(shè)柵極線的邏輯合成電路部821具有將圖7所示的第3實(shí)施形態(tài)的邏輯合成電路部811的晶體管NT121至NT126分別置換為晶體管PT121至PT126的構(gòu)成。此外，第4實(shí)施形態(tài)的連接于第1段柵極線的邏輯合成電路部822具有將圖7所示的第3實(shí)施形態(tài)的邏輯合成電路部812的晶體管NT131至NT136分別置換為晶體管PT131至PT136的電路構(gòu)成。此外，第4實(shí)施形態(tài)的連接于第2段柵極線的邏輯合成電路部823具有將圖7所示的第3實(shí)施形態(tài)的邏輯合成電路部813的晶體管NT141至NT146分別置換為晶體管PT141至PT146的電路構(gòu)成。此外，第4實(shí)施形態(tài)的連接于第3段柵極線的邏輯合成電路部824具有將圖7所示的第3實(shí)施形態(tài)的邏輯合成電路部814的晶體管NT151至NT156分別置換為晶體管PT151至PT1536的電路構(gòu)成。在第4實(shí)施形態(tài)中，邏輯合成電路部821至824的晶體管PT123、PT133、PT143及PT153的源極分別連接于正側(cè)電位VDD。
接著參照?qǐng)D9及圖10，說明第4實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作。在此第4實(shí)施形態(tài)的V驅(qū)動(dòng)器中，將對(duì)于圖8所示的第3實(shí)施形態(tài)的起始信號(hào)STV、頻率信號(hào)CKV1、CKV2以及使能信號(hào)ENB的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)分別作為起始信號(hào)STV、頻率信號(hào)CKV1、CKV2、使能信號(hào)ENB，而予以輸入。借此，從第4實(shí)施形態(tài)的移位寄存器電路部521至526分別輸出具備將圖7的第3實(shí)施形態(tài)的移位寄存器電路部511至516所輸出的移位信號(hào)SR1至SR6，以及輸出信號(hào)SR11至SR16的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)。此外，從第4實(shí)施形態(tài)的邏輯合成電路部821至824輸出具備將圖7的第3實(shí)施形態(tài)的邏輯合成電路部811至814所輸出的移位輸出信號(hào)Dummy、Gate1、Gate2、Gate3的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)。此第4實(shí)施形態(tài)的V驅(qū)動(dòng)器的上述以外的動(dòng)作與圖7所示的第3實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作相同。
在第4實(shí)施形態(tài)中，分別將電容C3、C13、C23、C33、C43及C53連接于晶體管PT4、PT14、PT24、PT34、PT44及PT54的柵極及源極之間，并且將負(fù)側(cè)電位VBB供應(yīng)至晶體管PT4、PT14、PT24、PT34、PT44及PT54的漏極，借此進(jìn)行以下的動(dòng)作。例如，在第2段的移位寄存器電路部522中，在響應(yīng)于頻率信號(hào)CKV2使晶體管PT14成為導(dǎo)通之際，以將連接有電容C13的PT14的柵極-源極間電壓加以維持的方式，伴隨著晶體管PT14的源極電位的下降，使晶體管PT14的柵極電位(移位信號(hào)SR2的電位)下降。此外，在第3段的移位寄存器電路部523中，在響應(yīng)于頻率信號(hào)CKV1使晶體管PT24成為導(dǎo)通狀態(tài)時(shí)，以將連接有電容C23的PT24的柵極-源極間電壓加以維持的方式，伴隨著晶體管PT24的源極電位的下降，使晶體管PT24的柵極電位(移位信號(hào)SR3的電位)下降。如上所述，由于晶體管PT14的柵極電位(移位信號(hào)SR2的電位)以及晶體管PT24的柵極電位(移位信號(hào)SR3的電位)均降低至較VBB還低于臨限值電壓(Vt)以上的預(yù)定電壓(Vα)的電位。因此，可更容易將具有VDD-Vt以下的電位(VDD-Vα)的移位信號(hào)SR2及SR3供應(yīng)至連接于虛設(shè)柵極線的邏輯合成電路部821的晶體管PT121及PT122的柵極。因此，更可抑制經(jīng)由邏輯合成電路部821的晶體管PT121及PT122而輸出至虛設(shè)柵極線的移位輸出信號(hào)Dummy的電位從VBB上升晶體管PT121及PT122的臨限值電壓(Vt)。
此外，在第4實(shí)施形態(tài)中，如上所述，響應(yīng)于朝包含重設(shè)晶體管的預(yù)定段的移位寄存器電路部的掃描方向?yàn)?段前的移位寄存器電路部中所輸出的輸出信號(hào)，使預(yù)定段的移位寄存器電路部的重設(shè)晶體管成為導(dǎo)通狀態(tài)，借此，可抑制移位輸出信號(hào)在未意料到的時(shí)序中被輸出至柵極線等，因而可獲得與上述第3實(shí)施形態(tài)相同的效果。
(第5實(shí)施形態(tài))接著參照?qǐng)D11，來說明在此第5實(shí)施形態(tài)中，在上述第1實(shí)施形態(tài)的構(gòu)成中，將共通的使能信號(hào)供應(yīng)至輸出移位寄存器電路部的輸出信號(hào)的節(jié)點(diǎn)所連接的n通道晶體管的漏極的情形。
亦即，如圖11所示，在此第5實(shí)施形態(tài)的V驅(qū)動(dòng)器中，設(shè)置多段的移位寄存器電路部531至536、由輸出信號(hào)輸入切換電路部630a與移位信號(hào)輸入切換電路部630b所組成的掃描方向切換電路部730、多段的邏輯合成電路部831至834，以及電路部911。在圖11中，為了簡(jiǎn)化附圖，僅顯示出6段的移位寄存器電路部531至536及4段的邏輯合成電路部831至834，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部及邏輯合成電路部。
此外，第5實(shí)施形態(tài)的第1段至第6段的移位寄存器電路部531至536分別以具有與圖2所示的第1實(shí)施形態(tài)的第1段至第6段的移位寄存器電路部51至56的第1電路部51a至56a及第2電路部51b至56b為相同的電路構(gòu)成的第1電路部531a至536a及第2電路部531b至536b構(gòu)成。只是在第5實(shí)施形態(tài)中，與上述第1實(shí)施形態(tài)不同的是，使能信號(hào)線(ENB)分別連接于各段的移位寄存器電路部531至536的晶體管NT4、NT14、NT24、NT34、NT44及NT54的漏極。
此外，第5實(shí)施形態(tài)的輸出信號(hào)輸入切換電路部630a具有與圖2所示的第1實(shí)施形態(tài)的輸出信號(hào)輸入切換電路部60a相同的電路構(gòu)成。此外，第5實(shí)施形態(tài)的移位信號(hào)輸入切換電路部630b具有與圖2所示的第1實(shí)施形態(tài)的移位信號(hào)輸入切換電路部60b相同的電路構(gòu)成。此外，第5實(shí)施形態(tài)的邏輯合成電路部831至834具有與圖2所示的第1實(shí)施形態(tài)的邏輯合成電路部81至84相同的電路構(gòu)成。此外，邏輯合成電路部831至834是分別具備具有與圖2所示的第1實(shí)施形態(tài)的電位固定電路部81a至84a相同的電路構(gòu)成的電位固定電路部831a至834a。此外，電路部911具有與圖2所示的第1實(shí)施形態(tài)的電路部91相同的電路構(gòu)成。
接著參照?qǐng)D11及圖12，說明第5實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作。
此第5實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作基本上與上述第1實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作相同。只是在此第5實(shí)施形態(tài)的V驅(qū)動(dòng)器中，與上述第1實(shí)施形態(tài)不同的是，分別將共通的使能信號(hào)ENB供應(yīng)至輸出各段的移位寄存器電路部531至536的輸出信號(hào)SR11至SR16的節(jié)點(diǎn)ND3所連接的晶體管NT4、NT14、NT24、NT34、NT44及NT54的漏極。
具體而言，在第3段的移位寄存器電路部533中，(VDD-Vt)的電位從在漏極中輸入第2段的移位寄存器電路部532的H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR2的晶體管NT86的源極，輸入至晶體管NT27的柵極。此外，H位準(zhǔn)(VDD)的輸出信號(hào)SR12被輸入至晶體管NT21的柵極。此外，L位準(zhǔn)的移位信號(hào)SR4從第4段的移位寄存器電路部534輸入至晶體管NT22的柵極。借此，晶體管NT21及NT27均成為導(dǎo)通狀態(tài)，而晶體管NT22則成為不導(dǎo)通狀態(tài)。因此，L位準(zhǔn)的電位從負(fù)側(cè)電位VBB經(jīng)由晶體管NT21而加以供應(yīng)，借此，使第3段的移位寄存器電路部533的節(jié)點(diǎn)ND1的電位降低至L位準(zhǔn)。借此，晶體管NT25及NT26均成為不導(dǎo)通狀態(tài)。在此狀態(tài)下，輸入于晶體管NT27的漏極的頻率信號(hào)CKV1從L位準(zhǔn)上升至H位準(zhǔn)。借此，第3段的移位寄存器電路部533的節(jié)點(diǎn)ND2的電位上升至H位準(zhǔn)，因此使晶體管NT24成為導(dǎo)通狀態(tài)。此時(shí)，由于L位準(zhǔn)的使能信號(hào)ENB1供應(yīng)至晶體管NT24的漏極，因此，晶體管NT24的源極電位(節(jié)點(diǎn)ND3的電位)保持在L位準(zhǔn)。
之后，在第5實(shí)施形態(tài)中，使能信號(hào)ENB1的電位從L位準(zhǔn)上升至H位準(zhǔn)。借此，使第3段的移位寄存器電路部533的節(jié)點(diǎn)ND3的電位上升至H位準(zhǔn)。此時(shí)，由于通過電容C23而維持晶體管NT24的柵極-源極間電壓的方式而使節(jié)點(diǎn)ND3的電位上升，伴隨在此，使第3段的移位寄存器電路部533的節(jié)點(diǎn)ND2的電位更為加速上升。因此，第3段的移位暫存電路部533的節(jié)點(diǎn)ND2的電位上升至較VDD還高于臨限值電壓(Vt)以上的預(yù)定電壓(Vβ)的電位(VDD+Vβ＞VDD+Vt)。此時(shí)的節(jié)點(diǎn)ND2的電位(VDD+Vβ)在如上述第3實(shí)施形態(tài)那樣、將固定的正側(cè)電位VDD供應(yīng)至晶體管NT24的漏極的情況下，成為比節(jié)點(diǎn)ND2的上升后的電位(VDD+Vβ)還高的電位。之后，從第3段的移位寄存器電路部533的節(jié)點(diǎn)ND2，將具有VDD+Vt以上的電位(VDD+Vβ)的H位準(zhǔn)的移位信號(hào)SR3予以輸出。
之后，在第1段、第2段及第4段之后的移位寄存器電路部中，也進(jìn)行與上述第3段的移位寄存器電路部533相同的動(dòng)作。如此，可從各段的移位寄存器電路部531至536，將分別具有較上述第3實(shí)施形態(tài)的移位寄存器電路部的H位準(zhǔn)的(VDD+Vα)的移位信號(hào)還高的VDD+Vt以上的電位(VDD+Vβ)的H位準(zhǔn)的移位信號(hào)SR1至SR6予以輸出。
此外，第3段的移位寄存器電路部533的H位準(zhǔn)(VDD+Vβ＞VDD+Vt)的移位信號(hào)SR3分別輸入于晶體管NT83及NT88的漏極。借此，在柵極輸入VDD的電位的掃描方向切換信號(hào)CSV而導(dǎo)通的晶體管NT83及NT88的源極電位都成為(VDD-Vt)的電位。因此，在第2段的移位寄存器電路部532的晶體管NT12的柵極、以及第4段的移位寄存器電路部534的晶體管NT37的柵極，輸入(VDD-Vt)的電位。在此狀態(tài)下，由于頻率信號(hào)CKV2從L位準(zhǔn)(VBB)上升至H位準(zhǔn)(VDD)，而在第2段的移位寄存器電路部532的晶體管NT12中，通過電容C12將柵極-源極間電壓加以保持，并且柵極電位從(VDD-Vt)上升VDD與VBB之間的電位差分量。因此，可抑制在晶體管NT12的節(jié)點(diǎn)ND1側(cè)所產(chǎn)生的電位，從VDD降低晶體管NT12的臨限值電壓(Vt)。因此，可抑制第2段的移位寄存器電路部532的節(jié)點(diǎn)ND1所產(chǎn)生的H位準(zhǔn)的電位降低的情形。
此外，在(VDD-Vt)的電位輸入至第4段的移位寄存器電路部534的晶體管NT37的柵極的狀態(tài)下，由于頻率信號(hào)CKV2從L位準(zhǔn)(VBB)上升至H位準(zhǔn)(VDD)，所以在晶體管NT37中，通過電容C34將柵極-源極間電壓加以保持，并且柵極電位從(VDD-Vt)上升VDD與VBB之間的電位差分量。因此，可抑制在晶體管NT37的節(jié)點(diǎn)ND2側(cè)所產(chǎn)生的電位，從VDD降低晶體管NT37的臨限值電壓(Vt)。因此，可抑制第4段的移位寄存器電路部534的節(jié)點(diǎn)ND2所產(chǎn)生的H位準(zhǔn)的電位降低的情形。如上所述，在各段的移位寄存器電路部中，在伴隨著頻率信號(hào)CKV1或是CKV2的電位上升至H位準(zhǔn)(VDD)而使節(jié)點(diǎn)ND1或是ND2的電位上升的情況下，可抑制在節(jié)點(diǎn)ND1及ND2所產(chǎn)生的H位準(zhǔn)的電位降低的情形。
此外，第3段的移位寄存器電路部533的H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR3也輸入至連接于第1段柵極線的邏輯合成電路部832的晶體管NT131的柵極。此外，第4段的移位寄存器電路部534的H位準(zhǔn)(VDD+Vβ)的移位信號(hào)SR4也輸入至連接于第1段柵極線的邏輯合成電路部832的晶體管NT132的柵極。借此，在連接于第1段柵極線的邏輯合成電路部832中，在輸入于晶體管NT131的柵極的使能信號(hào)ENB的電位上升至H位準(zhǔn)(VDD)的電位之時(shí)，可抑制節(jié)點(diǎn)ND4所產(chǎn)生的電位從VDD降低晶體管NT131及NT132的臨限值電壓(Vt)。如此，在連接于各段的柵極線的邏輯合成電路部831至834中，在伴隨著使能信號(hào)ENB的電位上升至H位準(zhǔn)(VDD)而使節(jié)點(diǎn)ND4的電位上升的情況下，可抑制節(jié)點(diǎn)ND4所產(chǎn)生的H位準(zhǔn)的電位降低的情形。借此，可抑制輸出至各段的柵極線的移位輸出信號(hào)Dummy、Gate1至Gate3的H位準(zhǔn)的電位降低的情形。
第5實(shí)施形態(tài)的V驅(qū)動(dòng)器的上述以外的動(dòng)作與上述第1實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作相同。
此外，在第5實(shí)施形態(tài)中，如上所述，在移位寄存器電路部531至536中，將使能信號(hào)線(ENB)連接于晶體管NT4、NT14、NT24、NT34、NT44及NT54的漏極，并且頻率信號(hào)CKV1(CKV2)供應(yīng)至柵極，并且構(gòu)成為，在頻率信號(hào)CKV1(CKV2)從L位準(zhǔn)上升至H位準(zhǔn)之后，使使能信號(hào)ENB從L位準(zhǔn)切換至H位準(zhǔn)，借此，例如在第3段的移位寄存器電路部533中，通過頻率信號(hào)CKV1，使晶體管NT24的柵極電位從L位準(zhǔn)(VBB)上升至H位準(zhǔn)(VDD)，伴隨在此，使晶體管NT24成為導(dǎo)通狀態(tài)之后，可通過使能信號(hào)ENB使晶體管NT24的源極電位從L位準(zhǔn)(VBB)上升至H位準(zhǔn)(VDD)。借此，使晶體管NT24的柵極電位上升晶體管NT24的源極電位的上升份(Vβ)。在第4段的移位寄存器電路部534中，通過頻率信號(hào)CKV2使晶體管NT34的柵極電位從L位準(zhǔn)(VBB)上升至H位準(zhǔn)(VDD)，伴隨在此，使晶體管NT34成為導(dǎo)通狀態(tài)之后，可通過使能信號(hào)ENB使晶體管NT34的源極電位從L位準(zhǔn)(VBB)上升至H位準(zhǔn)(VDD)。借此，使晶體管NT34的柵極電位僅僅上升晶體管NT34的源極電位的上升份(Vβ)。借此，相比較于晶體管NT24及NT34的漏極連接于固定的正側(cè)電位VDD的情形，更可提高移位信號(hào)SR3及SR4的電位(VDD+Vβ＞VDD+Vt)，因此，可更容易使移位信號(hào)SR3及SR4的電位提高至較VBB還高于臨限值電壓(Vt)以上的電位。因此，可更容易將具有VDD+Vt以上的電位的移位信號(hào)SR3及SR4分別供應(yīng)至連接于第1段柵極線的邏輯合成電路部832的晶體管NT131及NT132的柵極。因此，更可抑制經(jīng)由邏輯合成電路部832的晶體管NT131及NT132而輸出至第1段柵極線的移位輸出信號(hào)Gate1的電位降低臨限值電壓(Vt)。
在第5實(shí)施形態(tài)中，除了上述效果之外，響應(yīng)于朝包含重設(shè)晶體管的預(yù)定段的移位寄存器電路部的掃描方向?yàn)?段前的移位寄存器電路部所輸出的輸出信號(hào)，將使預(yù)定段的移位寄存器電路部的重設(shè)晶體管成為導(dǎo)通狀態(tài)，借此，可抑制移位輸出信號(hào)在未意料到的時(shí)序中被輸出至柵極線等，因而可獲得與上述第1實(shí)施形態(tài)相同的效果。
(第6實(shí)施形態(tài))接著參照?qǐng)D13，來說明在此第6實(shí)施形態(tài)中，以p通道晶體管來構(gòu)成上述第5實(shí)施形態(tài)的V驅(qū)動(dòng)器的情形。
亦即，如圖13所示，在此第6實(shí)施形態(tài)的V驅(qū)動(dòng)器中，設(shè)置有多段的移位寄存器電路部541至546由輸出信號(hào)輸入切換電路部640a與移位信號(hào)輸入切換電路部640b所組成的掃描方向切換電路部740、多段的邏輯合成電路部841至844，以及電路部921。在圖13中，為了簡(jiǎn)化附圖，僅顯示出6段的移位寄存器電路部541至546及4段的邏輯合成電路部841至844，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部及邏輯合成電路部。
此外，第6實(shí)施形態(tài)的第1段至第6段的移位寄存器電路部541至546分別以具有與圖5所示的第2實(shí)施形態(tài)的第1段至第6段的移位寄存器電路部501至506的第1電路部501a至506a及第2電路部501b至506b為相同的電路構(gòu)成的第1電路部541a至546a及第2電路部541b至546b構(gòu)成。只是在第6實(shí)施形態(tài)中，與上述第2實(shí)施形態(tài)不同的是，使能信號(hào)線(ENB)分別連接于各段的移位寄存器電路部541至546的晶體管PT4、PT14、PT24、PT34、PT44及PT54的漏極。
此外，第6實(shí)施形態(tài)的輸出信號(hào)輸入切換電路部640a具有與圖5所示的第2實(shí)施形態(tài)的輸出信號(hào)輸入切換電路部600a相同的電路構(gòu)成。此外，第6實(shí)施形態(tài)的移位信號(hào)輸入切換電路部640b具有與圖5所示的第2實(shí)施形態(tài)的移位信號(hào)輸入切換電路部600b相同的電路構(gòu)成。此外，邏輯合成電路部841至844具有與圖5所示的第2實(shí)施形態(tài)的邏輯合成電路部801至804相同的電路構(gòu)成。此外，邏輯合成電路部841至844分別具備具有與圖5所示的第2實(shí)施形態(tài)的電位固定電路部801a至804a相同的電路構(gòu)成的電位固定電路部841a至844a。此外，電路部921具有與圖5所示的第2實(shí)施形態(tài)的電路部901相同的電路構(gòu)成。
接著參照?qǐng)D13及圖14，說明第6實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作。在此第6實(shí)施形態(tài)的V驅(qū)動(dòng)器中，將對(duì)于圖12所示的第5實(shí)施形態(tài)的起始信號(hào)STV、頻率信號(hào)CKV1、CKV2、使能信號(hào)ENB及反轉(zhuǎn)使能信號(hào)XENB的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)，分別做為起始信號(hào)STV、頻率信號(hào)CKV1、CKV2、使能信號(hào)ENB及反轉(zhuǎn)使能信號(hào)XENB而予以輸入。借此，從第6實(shí)施形態(tài)的移位寄存器電路部541至546輸出具備將圖11的第5實(shí)施形態(tài)的移位寄存器電路部531至536所輸出的移位信號(hào)SR1至SR6，以及輸出信號(hào)SR11至SR16的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)。此外，從第6實(shí)施形態(tài)的邏輯合成電路部841至844輸出具備將圖11的第5實(shí)施形態(tài)的邏輯合成電路部831至834所輸出的移位輸出信號(hào)Dummy、Gate1至Gate3的H位準(zhǔn)及L位準(zhǔn)進(jìn)行反轉(zhuǎn)后的波形的信號(hào)。此第6實(shí)施形態(tài)的V驅(qū)動(dòng)器的上述以外的動(dòng)作與圖11所示的第5實(shí)施形態(tài)的V驅(qū)動(dòng)器的動(dòng)作相同。
在第6實(shí)施形態(tài)中，如上所述，響應(yīng)于朝包含重設(shè)晶體管的預(yù)定段的移位寄存器電路部的掃描方向?yàn)?段前的移位寄存器電路部所輸出的輸出信號(hào)，將使預(yù)定段的移位寄存器電路部的重設(shè)晶體管成為導(dǎo)通狀態(tài)，借此，可抑制移位輸出信號(hào)在未意料到的時(shí)序中被輸出至柵極線等，因而可獲得與上述第5實(shí)施形態(tài)相同的效果。
此外，在第6實(shí)施形態(tài)中，在移位寄存器電路部541至546中，將頻率信號(hào)CKV1(CKV2)供應(yīng)至晶體管PT4、PT14、PT24、PT34、PT44及PT54的柵極，并且將用以切換為H位準(zhǔn)(VDD)及L位準(zhǔn)(VBB)的使能信號(hào)ENB供應(yīng)至漏極，借此進(jìn)行以下的動(dòng)作。例如，在第3段的移位寄存器電路部543中，通過頻率信號(hào)CKV1使晶體管PT24成為導(dǎo)通狀態(tài)之后，通過使能信號(hào)ENB使晶體管PT24的源極電位從VDD降低至VBB，因此，晶體管PT24的柵極電位是降低該電位的降低份(Vβ)。此外，在第4段的移位寄存器電路部544中，通過頻率信號(hào)CKV2使晶體管PT34成為導(dǎo)通狀態(tài)之后，通過使能信號(hào)ENB使晶體管PT34的源極電位從VDD降低至VBB，因此，晶體管PT34的柵極電位是降低該電位的降低份(Vβ)。借此，相比較于晶體管PT24及PT34的漏極連接于固定的負(fù)側(cè)電位VBB的情形，更可降低移位信號(hào)SR3及SR4的電位(VDD-Vβ＜VDD-Vt)，因此，可更容易使移位信號(hào)SR3及SR4的電位降低至較VBB更低臨限值電壓(Vt)以上的電位。因此，可更容易將具有VDD-Vt以下的電位(VDD-Vβ)的移位信號(hào)SR3及SR4分別供應(yīng)至連接于第1段柵極線的邏輯合成電路部842的晶體管PT131及PT132的柵極。因此，更可抑制經(jīng)由邏輯合成電路部84的晶體管PT131及PT132而輸出至第1段柵極線的移位輸出信號(hào)Gate1的電位上升臨限值電壓(Vt)。
(第7實(shí)施形態(tài))接下來參照?qǐng)D15，來說明在此第7實(shí)施形態(tài)中，在上述圖1所示的第1實(shí)施形態(tài)的液晶顯示裝置中，將本發(fā)明適用于用來將漏極線加以驅(qū)動(dòng)(掃描)的H驅(qū)動(dòng)器的情形。
如圖15所示，在此第7實(shí)施形態(tài)的液晶顯示裝置的H驅(qū)動(dòng)器4的內(nèi)部中，與圖2所示的第1實(shí)施形態(tài)的V驅(qū)動(dòng)器5相同，設(shè)置有多段的移位寄存器電路部51至56，以及由輸出信號(hào)輸入切換電路部60a與移位信號(hào)輸入切換電路部60b所組成的掃描方向切換電路部70、多段的邏輯合成電路部81至84，以及電路部91。在圖15中，為了簡(jiǎn)化附圖，僅顯示出6段的移位寄存器電路部51至56，以及4段的邏輯合成電路部81至84，但實(shí)際上配置有對(duì)應(yīng)像素的數(shù)目的移位寄存器電路部及邏輯合成電路部。此外，在此第7實(shí)施形態(tài)中，邏輯合成電路部81至84與水平開關(guān)3互相連接。具體而言，水平開關(guān)3包含對(duì)應(yīng)邏輯合成電路部81至84的段數(shù)的n通道晶體管NT171至NT174。以下，將n通道晶體管NT171至NT174分別稱為晶體管NT171至NT174。
此外，晶體管NT171的源極連接于虛設(shè)漏極線，并且漏極連接于視頻信號(hào)線(Video)。晶體管NT171的柵極連接于邏輯合成電路部81的節(jié)點(diǎn)ND4。此外，晶體管NT172的源極連接于第1段漏極線，并且漏極連接于視頻信號(hào)線(Video)。晶體管NT172的柵極連接于邏輯合成電路部82的節(jié)點(diǎn)ND4。此外，晶體管NT173的源極連接于第2段漏極線，并且漏極連接于視頻信號(hào)線(Video)。晶體管NT173的柵極連接于邏輯合成電路部83的節(jié)點(diǎn)ND4。此外，晶體管NT174的源極連接于第3段漏極線，并且漏極連接于視頻信號(hào)線(Video)。晶體管NT174的柵極連接于邏輯合成電路部84的節(jié)點(diǎn)ND4。此外，在第7實(shí)施形態(tài)的H驅(qū)動(dòng)器4中，供應(yīng)有起始信號(hào)STH、掃描方向切換信號(hào)CSH、反轉(zhuǎn)掃描方向切換信號(hào)XCSH、頻率信號(hào)CKH1及CKH2，來取代在圖2所示的第1實(shí)施形態(tài)的V驅(qū)動(dòng)器5所供應(yīng)的起始信號(hào)STV、掃描方向切換信號(hào)CSV、反轉(zhuǎn)掃描方向切換信號(hào)XCSV、頻率信號(hào)CKV1及CKV2。這些起始信號(hào)STH、掃描方向切換信號(hào)CSH、反轉(zhuǎn)掃描方向切換信號(hào)XCSH、頻率信號(hào)CKH1及CKH2的波形分別與上述第1實(shí)施形態(tài)的起始信號(hào)STV、掃描方向切換信號(hào)CSV、反轉(zhuǎn)掃描方向切換信號(hào)XCSV、頻率信號(hào)CKV1及CKV2的波形相同。
接著參照?qǐng)D15，來說明第7實(shí)施形態(tài)的H驅(qū)動(dòng)器的移位寄存器電路部的動(dòng)作。在第7實(shí)施形態(tài)的H驅(qū)動(dòng)器4中，從各段的邏輯合成電路部81至84，依序輸出對(duì)應(yīng)于上述第1實(shí)施形態(tài)的移位輸出信號(hào)Dummy、Gate1至Gate3的H位準(zhǔn)的移位輸出信號(hào)Dummy、Drain1至Drain3。之后，此移位輸出信號(hào)Dummy、Drain1至Drain3分別輸入至所對(duì)應(yīng)的水平開關(guān)3的晶體管NT171至NT174的柵極。借此，水平開關(guān)3的各段的晶體管NT171至NT173依序成為導(dǎo)通狀態(tài)。因此，影像信號(hào)從視頻信號(hào)線(Video)經(jīng)由水平開關(guān)3的各段的晶體管NT171至NT173而依序輸出至各段的漏極線。此第7實(shí)施形態(tài)的H驅(qū)動(dòng)器的上述以外的動(dòng)作與圖2所示的上述第1實(shí)施形態(tài)的V驅(qū)動(dòng)器5的動(dòng)作相同。
在第7實(shí)施形態(tài)中，如上所述，響應(yīng)于朝包含重設(shè)晶體管的預(yù)定段的移位寄存器電路部的掃描方向?yàn)?段前的移位寄存器電路部所輸出的輸出信號(hào)，將使預(yù)定段的移位寄存器電路部的重設(shè)晶體管成為導(dǎo)通狀態(tài)，借此，可抑制移位輸出信號(hào)在未意料到的時(shí)序中被輸出至柵極線等，因而可獲得與上述第1實(shí)施形態(tài)相同的效果。
(第8實(shí)施形態(tài))接下來參照?qǐng)D16，來說明在此第8實(shí)施形態(tài)中，將本發(fā)明適用于包含有具備n通道晶體管的像素的有機(jī)電激發(fā)光顯示裝置的情形。
亦即，如圖16所示，在第8實(shí)施形態(tài)中，在基板1b上形成顯示部102。在此顯示部102上以矩陣狀配置有像素120，該像素120包含n通道晶體管121及122(以下稱為晶體管121及122)、輔助電容123、陽極124、陰極125，以及包夾于陽極124與陰極125之間的有機(jī)電激發(fā)光組件126。在圖16的顯示部102中，顯示1個(gè)像素的構(gòu)成。此外，晶體管121的源極連接于晶體管122的柵極以及輔助電容123的一方電極，并且漏極連接于漏極線。此晶體管121的柵極連接于柵極線。此外，此晶體管122的源極連接于陽極124，并且漏極連接于電流供應(yīng)線(未圖示)。
此外，H驅(qū)動(dòng)器4內(nèi)部的電路構(gòu)成與圖15所示的第7實(shí)施形態(tài)的H驅(qū)動(dòng)器4的電路構(gòu)成相同。此外，V驅(qū)動(dòng)器5內(nèi)部的電路構(gòu)成與圖2所示的第1實(shí)施形態(tài)的V驅(qū)動(dòng)器5的電路構(gòu)成相同。第8實(shí)施形態(tài)的有機(jī)電激發(fā)光顯示裝置的除此之外部分的構(gòu)成與圖1所示的第1實(shí)施形態(tài)的液晶顯示裝置相同。
在第8實(shí)施形態(tài)中，通過上述的構(gòu)成，在有機(jī)電激發(fā)光顯示裝置中可抑制影像信號(hào)在未意料到的時(shí)序中被輸出至柵極線，并抑制移位輸出信號(hào)在未意料到的時(shí)序被輸出至漏極線等，因而可獲得與上述第1及第7實(shí)施形態(tài)相同的效果。
(第9實(shí)施形態(tài))接著參照?qǐng)D17，來說明在此第9實(shí)施形態(tài)中，將本發(fā)明適用于包含有具備p通道晶體管的像素的有機(jī)電激發(fā)光顯示裝置的情形。
亦即，如圖17所示，在第9實(shí)施形態(tài)中，在基板1c上形成顯示部102a。在此顯示部102a上以矩陣狀配置有像素120a，該像素120a包含p通道晶體管121a及122a(以下稱為晶體管121a及122a)、輔助電容123a、陽極124a、陰極125a，以及包夾于陽極124a與陰極125a之間的有機(jī)電激發(fā)光組件126a。在圖17的顯示部102a中，表示出1個(gè)像素的構(gòu)成。此外，晶體管121a的源極連接于漏極線，并且漏極連接于晶體管122a的柵極以及輔助電容123a的一方電極。晶體管121a的柵極連接于柵極線。此外，晶體管122a的源極連接于電流供應(yīng)線(未圖示)，并且漏極連接于陽極124a。
此外，V驅(qū)動(dòng)器5a內(nèi)部的電路構(gòu)成與圖5所示的第2實(shí)施形態(tài)的V驅(qū)動(dòng)器5a的電路構(gòu)成相同。第9實(shí)施形態(tài)的有機(jī)電激發(fā)光顯示裝置的除此之外部分的構(gòu)成與圖4所示的第2實(shí)施形態(tài)的液晶顯示裝置相同。
在第9實(shí)施形態(tài)中，通過上述的構(gòu)成，在有機(jī)電激發(fā)光顯示裝置中可抑制移位輸出信號(hào)在未意料到的時(shí)序中被輸出至柵極線等，因而可獲得與上述第2實(shí)施形態(tài)相同的效果。
此次所揭示的實(shí)施形態(tài)是僅為示例性，并不應(yīng)視為具有限制涵義。本發(fā)明的范圍并非由上述實(shí)施形態(tài)的說明所限定，而是由申請(qǐng)專利范圍所界定，此外，在與申請(qǐng)專利范圍為均等的涵義及范圍內(nèi)，包含所有的變更。
例如，在上述第1至第9實(shí)施形態(tài)中，顯示出將本發(fā)明適用于液晶顯示裝置或有機(jī)電激發(fā)光顯示裝置的例子，但是本發(fā)明并不限定于此，也可適用于液晶顯示裝置及有機(jī)電激發(fā)光顯示裝置以外的顯示裝置。
此外，在上述第1至第7實(shí)施形態(tài)中，說明僅將本發(fā)明適用于V驅(qū)動(dòng)器及H驅(qū)動(dòng)器的一個(gè)例子，但是本發(fā)明并不限定在此，也可將本發(fā)明適用于V驅(qū)動(dòng)器及H驅(qū)動(dòng)器兩者。
此外，在上述第7實(shí)施形態(tài)中，顯示全部以n信道晶體管來構(gòu)成本發(fā)明的H驅(qū)動(dòng)器中所采用的晶體管的例子，但是本發(fā)明并不限定在此，也可全部以p通道晶體管來構(gòu)成本發(fā)明的H驅(qū)動(dòng)器所采用的晶體管。
此外，在采用n通道晶體管的第1、第3、第5、第7、第8實(shí)施形態(tài)中，均可通過n通道晶體管來構(gòu)成所有的電容。此外，在采用p通道晶體管的第2、第4、第6、第9實(shí)施形態(tài)中，均可通過p通道晶體管來構(gòu)成所有的電容。
此外，在上述第1至第9實(shí)施形態(tài)中，說明響應(yīng)于朝包含重設(shè)晶體管的預(yù)定段的移位寄存器電路部的掃描方向?yàn)?段前的移位寄存器電路部的輸出信號(hào)以及2段后的移位寄存器電路部的輸出信號(hào)，使預(yù)定段的移位寄存器電路部的重設(shè)晶體管成為導(dǎo)通狀態(tài)的構(gòu)成，但是本發(fā)明并不限定在此，也可構(gòu)成為響應(yīng)于朝掃描方向?yàn)?段以上之前段的移位寄存器電路部的輸出信號(hào)以及3段以上之后段的移位寄存器電路部的輸出信號(hào)，使預(yù)定段的移位寄存器電路部的重設(shè)晶體管成為導(dǎo)通狀態(tài)。
權(quán)利要求
1.一種顯示裝置，其特征為具備移位寄存器電路，該移位寄存器電路包含第1移位寄存器電路部，將第1移位信號(hào)予以輸出；第2移位寄存器電路部，其配置于朝掃描方向的上述第1移位寄存器電路部的下一段，并且將第2移位信號(hào)予以輸出；及邏輯合成電路部，其由以第1電位導(dǎo)通的第1導(dǎo)電型的多個(gè)晶體管構(gòu)成，并輸入上述第1移位信號(hào)及上述第2移位信號(hào)，同時(shí)對(duì)上述第1移位信號(hào)及上述第2移位信號(hào)進(jìn)行邏輯合成，而將移位輸出信號(hào)予以輸出；上述第1移位寄存器電路部及上述第2移位寄存器電路部的至少一個(gè)包含重設(shè)晶體管，該重設(shè)晶體管響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部所輸出的輸出信號(hào)，將輸出上述第1移位信號(hào)或上述第2移位信號(hào)的節(jié)點(diǎn)的電位重設(shè)成使上述邏輯合成電路部的晶體管為不導(dǎo)通的第2電位。
2.根據(jù)權(quán)利要求1所述的顯示裝置，其中，上述第1移位寄存器電路部及上述第2移位寄存器電路部都包含上述重設(shè)晶體管。
3.根據(jù)權(quán)利要求1所述的顯示裝置，其中，上述第1移位寄存器電路部及上述第2移位寄存器電路部的至少一個(gè)包含前段的第1電路部及后段的第2電路部；上述第2電路部包含連接于上述第2電位側(cè)與輸出上述第1移位信號(hào)或上述第2移位信號(hào)的節(jié)點(diǎn)之間、并且柵極連接于上述第1電路部的輸出節(jié)點(diǎn)的第1導(dǎo)電型第1晶體管；上述重設(shè)晶體管具備響應(yīng)于朝上述掃描方向距本身段2段以上之前段的移位寄存器電路部所輸出的輸出信號(hào)，將上述第1電路部的輸出節(jié)點(diǎn)重設(shè)成上述第1電位的功能；通過響應(yīng)于通過上述重設(shè)晶體管將上述第1電路部的輸出節(jié)點(diǎn)重設(shè)成上述第1電位，而使上述第1晶體管成為導(dǎo)通狀態(tài)，而使上述第2電路部的輸出上述第1移位信號(hào)或上述第2移位信號(hào)的節(jié)點(diǎn)重設(shè)成上述第2電位。
4.根據(jù)權(quán)利要求3所述的顯示裝置，其中，上述重設(shè)晶體管連接于上述第1電位側(cè)與上述第1電路部的輸出節(jié)點(diǎn)之間，并且柵極連接于用以輸出朝掃描方向距本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)的節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求4所述的顯示裝置，其中，上述移位寄存器電路具備朝第1掃描方向以及與上述第1掃描方向相反的第2掃描方向進(jìn)行掃描的功能；連接于上述第1電位側(cè)與上述第1電路部的輸出節(jié)點(diǎn)之間的重設(shè)晶體管包含第1重設(shè)晶體管及第2重設(shè)晶體管；上述第1重設(shè)晶體管連接于上述第1電位側(cè)、與包含上述第1重設(shè)晶體管的移位寄存器電路部的上述第1電路部的輸出節(jié)點(diǎn)之間，并且柵極連接于用以輸出朝上述第1掃描方向包含上述第1重設(shè)晶體管的移位寄存器電路部的2段以上之前段的移位寄存器電路部的輸出信號(hào)的節(jié)點(diǎn)；上述第2重設(shè)晶體管連接于上述第1電位側(cè)與包含上述第2重設(shè)晶體管的移位寄存器電路部的上述第1電路部的輸出節(jié)點(diǎn)之間，并且柵極連接于用以輸出朝上述第2掃描方向包含上述第2重設(shè)晶體管的移位寄存器電路部的2段以上之前段的移位寄存器電路部的輸出信號(hào)的節(jié)點(diǎn)。
6.根據(jù)權(quán)利要求5所述的顯示裝置，其中，在朝上述第1掃描方向進(jìn)行掃描時(shí)，對(duì)上述第2重設(shè)晶體管的柵極輸入朝上述第1掃描方向包含上述第1重設(shè)晶體管及上述第2重設(shè)晶體管的移位寄存器電路部的2段以上的后段的移位寄存器電路部的輸出信號(hào)；在朝上述第2掃描方向進(jìn)行掃描時(shí)，對(duì)上述第1重設(shè)晶體管的柵極輸入朝上述第2掃描方向包含上述第1重設(shè)晶體管及上述第2重設(shè)晶體管的移位寄存器電路部的2段以上的后段的移位寄存器電路部的輸出信號(hào)。
7.根據(jù)權(quán)利要求5所述的顯示裝置，其中，上述第1重設(shè)晶體管及上述第2重設(shè)晶體管相互接連于源極/漏極的彼此對(duì)應(yīng)一方及彼此對(duì)應(yīng)另一方。
8.根據(jù)權(quán)利要求5所述的顯示裝置，其中，上述移位寄存器電路包含用以將掃描方向切換為上述第1掃描方向及上述第2掃描方向的掃描方向切換電路部。
9.根據(jù)權(quán)利要求1所述的顯示裝置，其中，上述邏輯合成電路部的晶體管包含第2晶體管，其源極/漏極的一方連接于用來供應(yīng)切換成上述第1電位及上述第2電位的第1信號(hào)的第1信號(hào)線，并且于柵極輸入上述第1移位信號(hào)；及第3晶體管，其源極/漏極的一方連接于上述第2晶體管的源極/漏極的另一方，并且在柵極輸入上述第2移位信號(hào)；當(dāng)上述第1移位信號(hào)及上述第2移位信號(hào)為上述第1電位時(shí)，上述第2晶體管及上述第3晶體管成為導(dǎo)通狀態(tài)，并且從上述第1信號(hào)線將上述第1電位的上述第1信號(hào)供應(yīng)至上述第2晶體管的源極/漏極的一方，借此，上述第1電位的上述移位輸出信號(hào)即經(jīng)由上述第2晶體管及上述第3晶體管輸出；在上述第1移位信號(hào)從上述第1電位改變?yōu)樯鲜龅?電位時(shí)，將上述第2電位的上述第1信號(hào)從上述第1信號(hào)線供應(yīng)至上述第2晶體管的源極/漏極的一方，借此，上述第2電位的上述移位輸出信號(hào)即經(jīng)由上述第2晶體管及上述第3晶體管輸出。
10.根據(jù)權(quán)利要求9所述的顯示裝置，其中，在上述第1信號(hào)為上述第2電位的期間，上述移位輸出信號(hào)強(qiáng)制保持于上述第2電位。
11.根據(jù)權(quán)利要求9所述的顯示裝置，其中，上述邏輯合成電路部包含在上述第1移位信號(hào)從上述第1電位改變?yōu)樯鲜龅?電位的后、用以將上述移位輸出信號(hào)固定在上述第2電位的電位固定電路部。
12.根據(jù)權(quán)利要求9所述的顯示裝置，其中，上述第1移位寄存器電路部包含對(duì)漏極至少供應(yīng)上述第1電位、并且柵極連接于輸出上述第1移位信號(hào)的節(jié)點(diǎn)的第4晶體管；及連接于上述第4晶體管的柵極-源極間的第1電容；上述第2移位寄存器電路部包含對(duì)漏極至少供應(yīng)上述第1電位、并且柵極連接于輸出上述第2移位信號(hào)的節(jié)點(diǎn)的第5晶體管；及連接于上述第5晶體管的柵極-源極間的第2電容。
13.根據(jù)權(quán)利要求12所述的顯示裝置，其中，在上述第4晶體管的漏極連接有用以供應(yīng)切換成上述第1電位及上述第2電位的上述第1信號(hào)的上述第1信號(hào)線，并且在柵極供應(yīng)有第1頻率信號(hào)；在上述第5晶體管的漏極連接有用以供應(yīng)上述第1信號(hào)的上述第1信號(hào)線，并且在柵極供應(yīng)有第2頻率信號(hào)；上述第1信號(hào)分別在上述第1頻率信號(hào)從上述第2電位變?yōu)樯鲜龅?電位之后，以及在上述第2頻率信號(hào)從上述第2電位變?yōu)樯鲜龅?電位之后，從上述第2電位切換成上述第1電位。
14.根據(jù)權(quán)利要求12所述的顯示裝置，其中，在上述第4晶體管的漏極連接有用以供應(yīng)切換成上述第1電位及上述第2電位的第2信號(hào)的第2信號(hào)線，并且在柵極供應(yīng)有第1頻率信號(hào)；在上述第5晶體管的漏極連接有用以供應(yīng)切換成上述第1電位及上述第2電位的第3信號(hào)的第3信號(hào)線，并且在柵極供應(yīng)有第2頻率信號(hào)；上述第2信號(hào)分別在上述第1頻率信號(hào)從上述第2電位變?yōu)樯鲜龅?電位之后，從上述第2電位切換成上述第1電位；上述第3信號(hào)分別在上述第2頻率信號(hào)從上述第2電位變?yōu)樯鲜龅?電位之后，從上述第2電位切換成上述第1電位。
15.根據(jù)權(quán)利要求12所述的顯示裝置，其中，上述重設(shè)晶體管也具備響應(yīng)于朝上述掃描方向距本身段2段以上之前段的移位寄存器電路部的輸出信號(hào)，將上述第4晶體管或上述第5晶體管的源極電位重設(shè)成上述第2電位的功能。
16.根據(jù)權(quán)利要求1所述的顯示裝置，其中，上述移位寄存器電路適用于用以驅(qū)動(dòng)?xùn)艠O線的移位寄存器電路，及用以驅(qū)動(dòng)漏極線的移位寄存器電路中的至少一個(gè)。
17.根據(jù)權(quán)利要求1所述的顯示裝置，其中，構(gòu)成第1移位寄存器電路部、第2移位寄存器電路部及上述邏輯合成電路部的晶體管、以及上述重設(shè)晶體管具有第1導(dǎo)電型。
18.根據(jù)權(quán)利要求1所述的顯示裝置，其中，上述顯示裝置為液晶顯示裝置及電激發(fā)光顯示裝置中的任一個(gè)。
全文摘要
本發(fā)明提供一種可抑制信號(hào)在未意料到的時(shí)序中被輸入至柵極線或漏極線的顯示裝置。在本發(fā)明的顯示裝置中，第1移位寄存器電路部及第2移位寄存器電路部的至少一個(gè)包含重設(shè)晶體管，該重設(shè)晶體管響應(yīng)于朝掃描方向距本身段2段以上之前段的移位寄存器電路部所輸出的輸出信號(hào)，將輸出第1移位信號(hào)或第2移位信號(hào)的節(jié)點(diǎn)電位重設(shè)成邏輯合成電路部的晶體管為不導(dǎo)通狀態(tài)的第2電位。
文檔編號(hào)G09G3/20GK1841452SQ20061005849
公開日2006年10月4日 申請(qǐng)日期2006年3月28日 優(yōu)先權(quán)日2005年3月30日
發(fā)明者堀端浩行, 千田滿 申請(qǐng)人:三洋愛普生映像元器件有限公司