專利名稱：門驅動器電路和具有門驅動器電路的顯示設備的制作方法
技術領域：
本發(fā)明涉及一種門驅動器(gate driver)電路和具有門驅動器電路的顯示設備。更具體地，本發(fā)明涉及能夠減小其尺寸的門驅動器電路、以及具有所述門驅動器電路的顯示設備。
背景技術：
液晶顯示(“LCD”)設備包括LCD面板。LCD面板包括陣列基板、面對陣列基板的濾色器基板、以及被置于陣列基板和濾色器基板之間的液晶層。陣列基板包括傳送選通信號(gate signal)的多條選通線(gate line)、以及傳送數(shù)據(jù)信號的多條數(shù)據(jù)線。數(shù)據(jù)線與選通線相交，并與選通線絕緣。
LCD設備還包括將選通信號輸出到選通線的門驅動器電路、以及將數(shù)據(jù)信號輸出到數(shù)據(jù)線的數(shù)據(jù)驅動器電路。通常，在安裝于LCD面板上的芯片中形成門驅動器電路或數(shù)據(jù)驅動器電路。
在LCD面板上直接形成門驅動器電路，以便減小LCD設備的尺寸、并提高生產(chǎn)率。
形成在LCD面板上的門驅動器電路包括具有彼此電連接的多級的移位寄存器。隨著LCD設備的尺寸的增大，門驅動器電路必須包括分別被置于選通線的第一和第二末端部分的兩個移位寄存器。所述兩個移位寄存器將選通信號交替地輸出到選通線。
所述級包括多個晶體管和多個電容器。晶體管的數(shù)目確定門驅動器電路的尺寸。此外，當LCD面板包括兩個移位寄存器時，形成級的晶體管的數(shù)目進一步增加，由此，隨著每級的晶體管的數(shù)目的增加，包括兩個移位寄存器的門驅動器電路的尺寸增大。因此，LCD設備還必須增大尺寸來容納門驅動器電路。

發(fā)明內容
減小門驅動器電路以及由此減少顯示設備的尺寸的能力是所期望的。由此，本發(fā)明提供了能夠減小其尺寸的門驅動器電路。
本發(fā)明還提供了具有以上門驅動器電路的顯示設備。
在根據(jù)本發(fā)明的門驅動器電路的示范實施例中，門驅動器電路包括第一移位寄存器和第二移位寄存器。第一移位寄存器包括多個第一級。第一移位寄存器響應于第一時鐘信號、第二時鐘信號、以及第三時鐘信號，而將第(4n-3)選通信號和第(4n-2)選通信號分別施加到第(4n-3)選通線和第(4n-2)選通線。第二時鐘信號具有相對于第一時鐘信號而延遲了1H時間的相位，而第三時鐘信號具有與第一時鐘信號相反的相位。第二移位寄存器包括多個第二級。第二移位寄存器響應于第一時鐘信號、第三時鐘信號、以及第四時鐘信號，而將第(4n-1)選通信號和第4n選通信號分別施加到第(4n-1)選通線和第4n選通線。第四時鐘信號具有與第二時鐘信號相反的相位。這里，n表示自然數(shù)。
在根據(jù)本發(fā)明的顯示設備的示范實施例中，顯示設備包括顯示面板、門驅動器電路、以及數(shù)據(jù)驅動器電路。顯示面板響應于選通信號和數(shù)據(jù)信號而顯示圖像。門驅動器電路輸出選通信號，而數(shù)據(jù)驅動器電路輸出數(shù)據(jù)信號。門驅動器電路包括第一移位寄存器和第二移位寄存器。第一移位寄存器包括多個第一級。第一移位寄存器響應于第一時鐘信號、第二時鐘信號、以及第三時鐘信號，而將第(4n-3)選通信號和第(4n-2)選通信號分別施加到第(4n-3)選通線和第(4n-2)選通線。第二時鐘信號具有相對于第一時鐘信號而延遲了1H時間的相位，而第三時鐘信號具有與第一時鐘信號相反的相位。第二移位寄存器包括多個第二級。第二移位寄存器響應于第一時鐘信號、第三時鐘信號、以及第四時鐘信號，而將第(4n-1)選通信號和第4n選通信號分別施加到第(4n-1)選通線和第4n選通線。第四時鐘信號具有與第二時鐘信號相反的相位。
在根據(jù)本發(fā)明的顯示設備的另一個示范實施例中，顯示設備包括顯示面板，其包括每一個都具有第一末端和第二末端的多條選通線。第一移位寄存器響應于選通線的第一末端上的第一時鐘信號和第二時鐘信號，并響應于選通線的第二末端上的第三時鐘信號。第二移位寄存器響應于選通線的第二末端上的第三時鐘信號和第四時鐘信號，并響應于選通線的第一末端上的第一時鐘信號。
因此，可減小第一和第二移位寄存器中的晶體管的數(shù)目，以減小第一和第二移位寄存器的尺寸。另外，可有效地使用陣列基板的空間，以便可減小形成門驅動器電路的陣列基板的面積。


通過參照附圖而詳細描述本發(fā)明的示范實施例，本發(fā)明的以上和其它特征和優(yōu)點將變得更為清楚，附圖中圖1為圖解根據(jù)本發(fā)明的門驅動器電路的示范實施例的框圖；圖2為圖解圖1中的門驅動器電路的輸入和輸出的時序圖；圖3為圖解圖1中的奇數(shù)左級(left stage)和偶數(shù)左級的電路圖；圖4為圖解圖1中的奇數(shù)右級(right stage)和偶數(shù)右級的電路圖；以及圖5為圖解具有圖1中的門驅動器電路的LCD設備的示范實施例的示意性平面圖。
具體實施例方式
應當理解，在不背離這里公開的發(fā)明原理的情況下，下面描述的本發(fā)明的示范實施例可以很多不同的方式作出變化，并且，因此，本發(fā)明的范圍不限于下面的這些特定實施例。相反，提供這些實施例，以便通過例子而不是限定的方式，使此公開變得透徹和完整，并將對本領域的技術人員完全地傳達本發(fā)明的概念。
下文中，將通過參照附圖來描述的本發(fā)明的實施例。在所有附圖中，相同的附圖標記表示相同的元素。
圖1為圖解根據(jù)本發(fā)明的門驅動器電路的示范實施例的框圖，而圖2為圖解圖1中的門驅動器電路的輸入和輸出的時序圖。
參照圖1，門驅動器電路100包括第一移位寄存器110和第二移位寄存器120。
第一移位寄存器110包括多個左(或第一)級S-LO和S-LE，其將第(4n-3)選通信號和第(4n-2)選通信號分別施加到第(4n-3)選通線GL4n-3和第(4n-2)選通線GL4n-2，并且，第二移位寄存器120包括多個右(或第二)級S-RO和S-RE，其將第(4n-1)選通信號和第4n選通信號分別施加到第(4n-1)選通線GL4n-1和第4n選通線GL4n，其中，“n”表示自然數(shù)。換句話說，“n”為正整數(shù)。
第一移位寄存器110接收掃描開始信號STV、第一時鐘信號L-CK、第二時鐘信號L-CKB、第三時鐘信號R-CK、以及截止電壓Voff。第二移位寄存器120接收第一時鐘信號L-CK、第三時鐘信號R-CK、第四時鐘信號R-CKB、以及截止電壓Voff。傳送第一和第二時鐘信號L-CK和L-CKB的第一時鐘線路(wiring)CL1和第二時鐘線路CL2與第一移位寄存器110相鄰。傳送第三和第四時鐘信號R-CK和R-CKB的第三時鐘線路CL-3和第四時鐘線路CL-4與第二移位寄存器120相鄰。通常，如所示出的，所述時鐘線路可與選通線垂直走向。
接收第三時鐘信號R-CK的第一移位寄存器110的右晶體管與第三時鐘線路CL-3相鄰。接收第一時鐘信號L-CK的第二移位寄存器120的左晶體管與第一時鐘線路CL-1相鄰。下面將通過參照圖3和4來進一步說明左和右晶體管的位置。
參照圖2，第一、第二、第三和第四時鐘信號L-CK、L-CKB、R-CK和R-CKB中的每個具有時間周期4H。應當理解，“H”表示水平周期的單位，例如，“1H”等于選通時鐘信號的一個周期。詳細地，第一、第二、第三和第四時鐘信號L-CK、L-CKB、R-CK和R-CKB中的每個在2H時間內具有高狀態(tài)或電平，且在2H時間內具有低狀態(tài)或電平。第二時鐘信號L-CKB的相位相對于第一時鐘信號L-CK的相位而延遲了1H時間。第三時鐘信號R-CK具有與第一時鐘信號L-CK的相位相反的相位，并相對于第二時鐘信號L-CKB的相位而延遲了1H時間，并且，第四時鐘信號R-CKB具有與第二時鐘信號L-CKB的相位相反的相位，并相對于第三時鐘信號R-CK的相位而延遲了1H時間，奇數(shù)左級S-LO響應于第一時鐘信號L-CK，而在1H時間內將第(4n-3)選通信號施加到第(4n-3)選通線GL4n-3。在經(jīng)過了1H時間之后，奇數(shù)左級S-LO響應于第二時鐘信號L-CKB，而使第(4n-3)選通線GL4n-3的電壓下降為截止電壓Voff。隨后，奇數(shù)左級響應于第一和第三時鐘信號L-CK和R-CK，而將第(4n-3)選通信號維持為截止電壓Voff。
偶數(shù)左級S-LE響應于第二時鐘信號L-CKB，而在1H時間內將第(4n-2)選通信號施加到第(4n-2)選通線GL4n-2。在經(jīng)過了1H時間之后，偶數(shù)左級S-LE響應于第三時鐘信號R-CK，而使第(4n-2)選通線GL4n-2的電壓下降為截止電壓Voff。隨后，偶數(shù)左級響應于第一和第三時鐘信號L-CK和R-CK，而將第(4n-2)選通信號維持為截止電壓Voff。
奇數(shù)右級S-RO響應于第三時鐘信號R-CK，而在1H時間內將第(4n-1)選通信號施加到第(4n-1)選通線GL4n-1。在經(jīng)過了1H時間之后，奇數(shù)右級S-RO響應于第四時鐘信號R-CKB，而使第(4n-1)選通線GL4n-1的電壓下降為截止電壓Voff。隨后，奇數(shù)右級響應于第一和第三時鐘信號L-CK和R-CK，而將第(4n-1)選通信號維持為截止電壓Voff。
偶數(shù)右級S-RE響應于第四時鐘信號R-CKB，而在1H時間內將第4n選通信號施加到第4n選通線GL4n。在經(jīng)過了1H時間之后，偶數(shù)右級S-RE響應于第四時鐘信號R-CKB，而使第4n選通線GL4n的電壓下降為截止電壓Voff。隨后，偶數(shù)右級響應于第一和第三時鐘信號L-CK和R-CK，而將第4n選通信號維持為截止電壓Voff。
圖3為圖解圖1中的奇數(shù)左級和偶數(shù)左級的電路圖。
參照圖3，應當理解，盡管僅圖解了一個奇數(shù)左級S-LO和一個偶數(shù)左級S-LE，但第一移位寄存器110可包括多個奇數(shù)和偶數(shù)左級S-LO和S-LE。奇數(shù)左級S-LO包括第一左晶體管LT1；第二左晶體管LT2；第四、第五、第六、第七和第八晶體管LT4、LT5、LT6、LT7和LT8；第三右晶體管RT3；第一左電容器LC1；以及第二左電容器LC2。偶數(shù)左級S-LE包括第九左晶體管LT9；第十一、第十二、第十三、第十四和第十五左晶體管LT11、LT12、LT13、LT14和LT15；第十右晶體管RT10；第三左電容器LC3；以及第四左電容器LC4。
第一、第二、第四、第五、第六、第七和第八左晶體管LT1、LT2以及LT4至LT8、以及第一和第二左電容器LC1和LC2與第(4n-3)選通線GL4n-3的第一末端相鄰。第三右晶體管RT3與第(4n-3)選通線GL4n-3的第二末端相鄰。第九和第十一至第十五左晶體管LT9、LT11至LT15、以及第三和第四左電容器LC3和LC4與第(4n-2)選通線GL4n-2的第一末端相鄰。第十右晶體管RT10與第(4n-2)選通線GL4n-2的第二末端相鄰。
第一左晶體管LT1包括電連接到第一節(jié)點N1的柵極、接收第一時鐘信號L-CK的漏極、以及電連接到第(4n-3)選通線GL4n-3的源極。第二左晶體管LT2包括接收第二時鐘信號L-CKB的柵極、電連接到第(4n-3)選通線的漏極、以及接收截止電壓Voff的源極。
第一左晶體管LT1響應于第一節(jié)點N1的電壓，而將高電平的第一時鐘信號L-CK施加到第(4n-3)選通線GL4n-3。第二左晶體管LT2響應于高電平的第二時鐘信號L-CKB，而使第(4n-3)選通線GL4n-3的電壓下降為截止電壓Voff，使得第(4n-3)選通線GL4n-3被放電為截止電壓Voff。
第三右晶體管RT3包括接收第三時鐘信號R-CK的柵極、電連接到第(4n-3)選通線GL4n-3的漏極、以及接收截止電壓Voff的源極。第四左晶體管LT4包括電連接到第二節(jié)點N2的柵極、電連接到第(4n-3)選通線GL4n-3的漏極、以及接收截止電壓Voff的源極。第四左晶體管LT4的漏極可電連接到第二左晶體管LT2的漏極，或為第二左晶體管LT2的相同的漏極，并且，第四左晶體管LT4的源極可電連接到第二左晶體管LT2的漏極，或為第二左晶體管LT2的相同的漏極。第一時鐘信號L-CK被施加到第二節(jié)點N2。
當?shù)谌龝r鐘信號R-CK從低電平改變?yōu)楦唠娖綍r，第三右晶體管RT3響應于高電平的第三時鐘信號R-CK，而將截止電壓Voff施加到第(4n-3)選通線GL4n-3。結果，第(4n-3)選通線的電壓在2H的時間周期內變?yōu)榻刂闺妷篤off。隨后，當?shù)谌龝r鐘信號R-CK從高電平改變?yōu)榈碗娖綍r，第一時鐘信號L-CK從低電平改變?yōu)楦唠娖?。因此，第四左晶體管LT4響應于高電平的第一時鐘信號L-CK，而將截止電壓Voff施加到第(4n-3)選通線GL4n-3。
因此，即使在第三時鐘信號R-CK改變?yōu)榈碗娖綍r，第(4n-3)選通信號也響應于第一時鐘信號L-CK，而在2H時間內維持為截止電壓Voff。換句話說，通過具有彼此相反的相位的第一和第三時鐘信號L-CK和R-CK而將第(4n-3)選通信號維持為截止電壓Voff。
第五左晶體管LT5包括柵極、漏極、以及電連接到第一節(jié)點N1的源極。第五左晶體管LT5的柵極和漏極彼此電連接，并且，將掃描開始信號STV施加到第五左晶體管LT5的柵極和漏極。第一左電容器LC1包括電連接到第一左晶體管LT1的柵極的第一端、以及電連接到第一左晶體管LT1的源極的第二端。
當將掃描開始信號STV通過第五左晶體管LT5而施加到第一節(jié)點N1時，第一左晶體管LT1響應于掃描開始信號STV，經(jīng)由第一左晶體管LT1的柵極而導通。第五左晶體管LT5響應于掃描開始信號STV，而對第一左電容器LC1進行充電。結果，將高電平的第一時鐘信號L-CK通過第一左晶體管LT1而施加到第(4n-3)選通線GL4n-3，作為第(4n-3)選通信號?？商鎿Q地，如果n＞1，則第五左晶體管LT5可從先前的選通線接收選通信號。
第六左晶體管LT6包括接收第(4n-2)選通信號的柵極、電連接到第一節(jié)點N1的漏極、以及接收截止電壓Voff的源極。第七左晶體管LT7包括電連接到第一節(jié)點N1的柵極、接收第一時鐘信號L-CK的漏極、以及接收截止電壓Voff的源極。第八左晶體管LT8包括接收第二時鐘信號L-CKB的柵極、電連接到第(4n-3)選通線GL4n-3的漏極、以及接收截止電壓Voff的源極。第八左晶體管LT8的漏極可電連接到第六左晶體管LT6的漏極，或為第六左晶體管LT6的相同的漏極，并且，第八左晶體管LT8的源極可電連接到第六左晶體管LT6的漏極，或為第六左晶體管LT6的相同的漏極。
當將第(4n-2)選通信號通過第六左晶體管LT6的柵極而施加到第六左晶體管LT6時，截止電壓Voff被施加到第一節(jié)點N1，使得第一左晶體管LT1通過第一左晶體管LT1的柵極而截止。
當?shù)谝还?jié)點N1的電壓降低為截止電壓Voff時，第七左晶體管LT7通過第七左晶體管LT7的柵極而截止，使得第一時鐘信號L-CK被施加到第二節(jié)點N2。當?shù)谝粫r鐘信號L-CK從低電平改變?yōu)楦唠娖綍r，電連接到第二節(jié)點N2的第四和第八左晶體管LT4和LT8響應于高電平的第一時鐘信號L-CK而導通。導通的第八左晶體管LT8使第一節(jié)點N1的電壓下降為截止電壓Voff，并且，導通的第四左晶體管LT4將截止電壓Voff施加到第(4n-3)選通線GL4n-3。
對于偶數(shù)左級S-LE，第九左晶體管LT9包括電連接到第三節(jié)點N3的柵極、接收第二時鐘信號L-CKB的漏極、以及電連接到第(4n-2)選通線GL4n-2的源極。第十右晶體管RT10包括接收第三時鐘信號R-CK的柵極、電連接到第(4n-2)選通線GL4n-2的漏極、以及接收截止電壓Voff的源極。第十一左晶體管LT11包括接收第一時鐘信號L-CK的柵極、電連接到第(4n-2)選通線GL4n-2的漏極、以及接收截止電壓Voff的源極。應當注意，偶數(shù)左級S-LE不需要將第四節(jié)點N4連接到共享第十一左晶體管LT11的漏極和源極的晶體管的柵極的額外的晶體管。
第九左晶體管LT9響應于第三節(jié)點N3的電壓而輸出高電平的第二時鐘信號L-CKB，作為第(4n-2)選通信號。因此，與高電平的第二時鐘信號L-CKB相對應的第(4n-2)選通信號被施加到第(4n-2)選通線GL4n-2。
當?shù)谌龝r鐘信號R-CK從低電平改變?yōu)楦唠娖綍r，第十右晶體管RT10響應于第三時鐘信號R-CK而將截止電壓Voff施加到第(4n-2)選通線GL4n-2。結果，第(4n-2)選通線GL4n-2在2H時間內被維持為低電平。
隨后，當?shù)谌龝r鐘信號R-CK從高電平改變?yōu)榈碗娖綍r，第一時鐘信號L-CK從低電平改變?yōu)楦唠娖?。對于高電平的第一時鐘信號L-CK，第十一左晶體管LT11使第(4n-2)選通信號的電壓下降為截止電壓Voff。結果，第(4n-2)選通線GL4n-2的電壓降低為截止電壓Voff。
因此，即使在第三時鐘信號R-CK改變?yōu)榈碗娖綍r，第(4n-2)選通信號也在2H時間內維持為截止電壓Voff。換句話說，通過具有彼此相反的相位的第一和第三時鐘信號L-CK和R-CK而將第(4n-2)選通信號維持為截止電壓Voff。
第十二左晶體管LT12包括柵極、電連接到柵極的漏極、以及電連接到第三節(jié)點N3的源極。第十二左晶體管LT12的柵極和漏極電連接到選通線GL4n-3。由此，第(4n-3)選通信號被施加到第十二左晶體管LT12的柵極和漏極。第三左電容器LC3包括電連接到第九左晶體管LT9的柵極的第一端、以及電連接到第九左晶體管LT9的源極的第二端。
當將第(4n-3)選通信號通過第十二左晶體管LT12而施加到第三節(jié)點N3時，第九左晶體管LT9輸出高電平的第二時鐘信號L-CKB，作為第(4n-2)選通信號。將第二時鐘信號L-CKB施加到第(4n-2)選通線GL4n-2。
第十三左晶體管LT13包括接收第(4n-1)選通信號的柵極、電連接到第三節(jié)點N3的漏極、以及接收截止電壓Voff的源極。第十四左晶體管LT14包括電連接到第三節(jié)點N3的柵極、電連接到第四節(jié)點N4的漏極、以及接收截止電壓Voff的源極。第十五左晶體管LT15包括電連接到第四節(jié)點N4的柵極、電連接到第三節(jié)點N3的漏極、以及接收截止電壓Voff的源極。第十五左晶體管LT15的漏極可電連接到第十三左晶體管LT13的漏極，或為第十三左晶體管LT13的相同的漏極，并且，第十五左晶體管LT15的源極可電連接到第十三左晶體管LT13的源極、或為第十三左晶體管LT13的相同的源極。
當將第(4n-1)選通信號施加到第十三左晶體管LT13時，截止電壓Voff被施加到第三節(jié)點N3，使得第九左晶體管LT9被截止。當?shù)谌?jié)點N3的電壓下降為截止電壓Voff時，第十四左晶體管LT14被截止，使得第二時鐘信號L-CKB被施加到第四節(jié)點N4。當?shù)诙r鐘信號L-CKB從低電平改變?yōu)楦唠娖綍r，電連接到第四節(jié)點N4的第十五左晶體管LT15響應于高電平的第二時鐘信號L-CKB，而使第三節(jié)點N3的電壓下降為截止電壓Voff。
如上所述，通過利用第三時鐘信號R-CK來控制奇數(shù)左級S-LO和偶數(shù)左級S-LE，偶數(shù)左級S-LE僅包括七個晶體管。因此，減小了第一移位寄存器110的尺寸。
圖4為圖解圖1中的奇數(shù)右級和偶數(shù)右級的電路圖。
參照圖4，應當理解，盡管僅圖解了一個奇數(shù)右級S-RO和一個偶數(shù)右級S-RE，但第二移位寄存器120可包括多個奇數(shù)和偶數(shù)右級S-RO和S-RE。奇數(shù)右級S-RO包括第一、第二、第四、第五、第六、第七和第八右晶體管RT1、RT2、RT4、RT5、RT6、RT7和RT8；以及第三左晶體管LT3。偶數(shù)右級S-RE包括第九、第十一、第十二、第十三、第十四和第十五右晶體管RT9、RT11、RT12、RT13、RT14和RT15；以及第十左晶體管LT10。
第一、第二、以及第四至第八右晶體管RT1、RT2以及RT4至RT8電連接到第(4n-1)選通線GL4n-1的第一末端，并且，第三左晶體管LT3電連接到第(4n-1)選通線GL4n-1的第二末端。第九和第十一至第十五右晶體管RT9、以及RT11至RT15電連接到第4n選通線GL4n的第一末端，并且，第十左晶體管LT10電連接到第4n選通線GL4n的第二末端。
對于奇數(shù)右級S-RO，第一右晶體管RT1包括電連接到第五節(jié)點N5的柵極、接收第三時鐘信號R-CK的漏極、以及電連接到第(4n-1)選通線GL4n-1的源極。第二右晶體管RT2包括接收第四時鐘信號R-CKB的柵極、電連接到第(4n-1)選通線GL4n-1的漏極、以及接收截止電壓Voff的源極。
第一右晶體管RT1響應于第五節(jié)點N5的電壓，經(jīng)第一右晶體管RT1的源極而輸出高電平的第三時鐘信號R-CK，作為第(4n-1)選通信號。因此，與高電平的第三時鐘信號R-CK相對應的第(4n-1)選通信號被施加到第(4n-1)選通線GL4n-1。第二右晶體管RT2響應于高電平的第四時鐘信號R-CKB，而使第(4n-1)選通信號下降為截止電壓Voff，使得第(4n-1)選通線GL4n-1降低為截止電壓Voff。
第三左晶體管LT3包括接收第一時鐘信號L-CK的柵極、電連接到第(4n-1)選通線GL4n-1的漏極、以及接收截止電壓Voff的源極。第四右晶體管RT4包括電連接到第六節(jié)點N6的柵極、電連接到第(4n-1)選通線GL4n-1的漏極、以及接收截止電壓Voff的源極。第四右晶體管RT4的漏極可電連接到第二右晶體管RT2的漏極，或為第二右晶體管RT2的相同的漏極，并且，第四右晶體管RT4的源極可電連接到第二右晶體管RT2的漏極，或為第二右晶體管RT2的相同的漏極。第三時鐘信號R-CK被施加到第六節(jié)點N6。
當?shù)谝粫r鐘信號L-CK從低電平改變?yōu)楦唠娖綍r，第三左晶體管LT3響應于高電平的第一時鐘信號L-CK，而將截止電壓Voff施加到第(4n-1)選通線GL4n-1。因此，第(4n-1)選通信號可在2H時間內維持為截止電壓Voff。隨后，當?shù)谝粫r鐘信號L-CK從高電平改變?yōu)榈碗娖綍r，第三時鐘信號R-CK從低電平改變?yōu)楦唠娖健Ｒ虼?，第四右晶體管RT4響應于第三時鐘信號R-CK，而將截止電壓Voff施加到第(4n-1)選通線GL4n-1。
結果，即使在第一時鐘信號L-CK改變?yōu)榈碗娖綍r，第(4n-1)選通信號也響應于第三時鐘信號R-CK，而在2H時間內維持為截止電壓Voff。換句話說，通過具有彼此相反的相位的第一和第三時鐘信號L-CK和R-CK而維持第(4n-1)選通信號。
第五右晶體管RT5包括柵極、電連接到柵極的漏極、以及電連接到第五節(jié)點N5的源極。第一右電容器RC1包括電連接到第一右晶體管RT1的柵極的第一端、以及電連接到第一右晶體管RT1的源極的第二端。
當將第(4n-2)選通信號通過第五右晶體管RT5而施加到第五節(jié)點N5時，第一右晶體管RT1響應于第(4n-2)選通信號而被導通。結果，高電平的第三時鐘信號R-CK被施加到第(4n-1)選通線GL4n-1。換句話說，高電平的第三時鐘信號R-CK對應于第(4n-1)選通信號。
第六右晶體管RT6包括接收第4n選通信號的柵極、電連接到第五節(jié)點N5的漏極、以及接收截止電壓Voff的源極。第七右晶體管RT7包括電連接到第五節(jié)點N5的柵極、接收第三時鐘信號R-CK的漏極、以及接收截止電壓Voff的源極。第八右晶體管RT8包括接收第四時鐘信號R-CKB的柵極、電連接到第(4n-1)選通線GL4n-1的漏極、以及接收截止電壓Voff的源極。第八右晶體管RT8的漏極可電連接到第六右晶體管RT6的漏極，或為第六右晶體管RT6的相同的漏極，并且，第八右晶體管RT8的源極可電連接到第六右晶體管RT6的漏極、或為第六右晶體管RT6的相同的漏極。
當將第4n選通信號施加到第六右晶體管RT6時，截止電壓Voff被施加到第五節(jié)點N5，使得第一右晶體管RT1被截止。
當?shù)谖骞?jié)點N5的電壓下降為截止電壓Voff時，第七右晶體管RT7被截止，使得第三時鐘信號R-CK被施加到第六節(jié)點N6。當?shù)谌龝r鐘信號R-CK從低電平改變?yōu)楦唠娖綍r，電連接到第六節(jié)點N6的第四和第八右晶體管RT4和RT8響應于高電平的第三時鐘信號R-CK而被導通。導通的第八右晶體管RT8使第五節(jié)點N5的電壓降低為截止電壓Voff，并且，第四右晶體管RT4將截止電壓施加到第(4n-1)選通線GL4n-1。
對于偶數(shù)右級S-RE，第九右晶體管RT9包括電連接到第七節(jié)點N7的柵極、接收第四時鐘信號R-CKB的漏極、以及電連接到第4n選通線GL4n的源極。第十左晶體管LT10包括接收第一時鐘信號L-CK的柵極、電連接到第4n選通線GL4n的漏極、以及接收截止電壓Voff的源極。第十一右晶體管RT11包括接收第三時鐘信號R-CK的柵極、電連接到第4n選通線GL4n的漏極、以及接收截止電壓Voff的源極。應當注意，偶數(shù)右級S-RE不需要將第八節(jié)點N8連接到共享第十一右晶體管RT11的漏極和源極的晶體管的柵極的額外的晶體管。
第九右晶體管RT9響應于第七節(jié)點N7的電壓而輸出第四時鐘信號R-CKB，作為第4n選通信號。因此，與第四時鐘信號R-CKB相對應的第4n選通信號被施加到第4n選通線GL4n。
當?shù)谝粫r鐘信號L-CK從高電平改變?yōu)榈碗娖綍r，第十左晶體管LT10響應于高電平的第一時鐘信號L-CK而將截止電壓Voff施加到第4n選通線GL4n。因此，第4n選通信號在1H時間內被維持為高電平，并隨后在2H時間內被第一時鐘信號L-CK維持為低電平。
當?shù)谝粫r鐘信號L-CK從高電平改變?yōu)榈碗娖綍r，第三時鐘信號R-CK從低電平改變?yōu)楦唠娖?。響應于高電平的第三時鐘信號R-CK，第十一右晶體管RT11使第4n選通信號降低為截止電壓Voff，使得第4n選通線GL4n降低為截止電壓Voff。
結果，即使在第一時鐘信號L-CK改變?yōu)榈碗娖綍r，第4n選通信號也可在2H時間內響應于第三時鐘信號R-CK而被維持為截止電壓Voff。換句話說，通過具有彼此相反的相位的第一和第三時鐘信號L-CK和R-CK而將第4n選通信號維持為截止電壓Voff。
第十二右晶體管RT12包括柵極、電連接到柵極的漏極、以及電連接到第七節(jié)點N7的源極。第十二右晶體管RT12的柵極和漏極電連接到選通線GL4n-1。第三右電容器RC3包括電連接到第九右晶體管RT9的柵極的第一端、以及電連接到第九右晶體管RT9的源極的第二端。
當將第(4n-1)選通信號通過第十二右晶體管RT12而施加到第七節(jié)點N7時，第九右晶體管RT9響應于第(4n-1)選通信號而將高電平的第四時鐘信號R-CKB施加到第4n選通線GL4n。也就是說，高電平的第四時鐘信號R-CKB對應于第4n選通信號。
第十三右晶體管RT13包括接收第(4n-3)選通信號的柵極、電連接到第七節(jié)點N7的漏極、以及接收截止電壓Voff的源極。第十四右晶體管RT14包括電連接到第七節(jié)點N7的柵極、電連接到第八節(jié)點N8的漏極、以及接收截止電壓Voff的源極。第十五右晶體管RT15包括電連接到第八節(jié)點N8的柵極、電連接到第七節(jié)點N7的漏極、以及接收截止電壓Voff的源極。第十五右晶體管RT15的漏極可電連接到第十三右晶體管RT13的漏極，或為第十三右晶體管RT13的相同的漏極，并且，第十五右晶體管RT15的源極可電連接到第十三右晶體管RT13的漏極，或為第十三右晶體管RT13的相同的漏極。當將第(4n-3)選通信號施加到第十三右晶體管RT13的柵極時，截止電壓Voff被施加到第七節(jié)點N7，使得第九右晶體管RT9經(jīng)由第九右晶體管RT9的柵極而被截止。當?shù)谄吖?jié)點N7的電壓降低為截止電壓Voff時，第十四右晶體管RT14經(jīng)由第十四右晶體管RT14的柵極而被截止，使得第四時鐘信號R-CKB被施加到第八節(jié)點N8。當?shù)谒臅r鐘信號R-CKB從低電平改變?yōu)楦唠娖綍r，電連接到第八節(jié)點N8的第十五右晶體管RT15響應于高電平的第四時鐘信號R-CKB，而使第七節(jié)點N7的電壓降低為截止電壓Voff。
如上所示，通過第一時鐘信號L-CK來控制奇數(shù)右級S-RO和偶數(shù)右級S-RE，偶數(shù)右級S-RE可僅包括七個晶體管。因此，減小了第二移位寄存器120的尺寸。
圖5為圖解具有圖1中的門驅動器電路的LCD設備的示意性平面圖。
參照圖1和5，液晶顯示(“LCD”)設備600包括顯示面板400、門驅動器電路100、以及數(shù)據(jù)驅動器芯片500。顯示面板400顯示圖像，并且，門驅動器電路100和數(shù)據(jù)驅動器芯片500驅動顯示面板400。
顯示面板400包括陣列基板200、面對陣列基板200的濾色器基板300、以及被置于陣列基板200和濾色器基板300之間的液晶層(未示出)。顯示面板400包括顯示區(qū)域DA、第一周邊區(qū)域PA1、以及第二周邊區(qū)域PA2。第一周邊區(qū)域PA1環(huán)繞著顯示區(qū)域DA。第二周邊區(qū)域PA2與第一周邊區(qū)域PA1相鄰。
陣列基板200包括多條選通線GL4n-3、GL4n-2、GL4n-1、以及GL4n；以及多條數(shù)據(jù)線DL1、DL2、……、DLm。應當理解，盡管僅圖解了四條選通線和兩條數(shù)據(jù)線，但可在陣列基板200中提供多條類似的選通線和數(shù)據(jù)線。在顯示區(qū)域DA內布置選通線GL4n-3、GL4n-2、GL4n-1和GL4n、以及數(shù)據(jù)線DL1、DL2、……、DLm。選通線GL4n-3、GL4n-2、GL4n-1和GL4n與數(shù)據(jù)線DL1、DL2、……、DLm電絕緣。選通線GL4n-3、GL4n-2、GL4n-1和GL4n沿第一方向而延伸，而數(shù)據(jù)線DL1、DL2、……、DLm沿與第一方向基本垂直的第二方向而延伸。薄膜晶體管(“TFT”)210和像素電極(未示出)形成在由兩條相鄰的選通線和兩條相鄰的數(shù)據(jù)線定義的區(qū)域中。TFT 210包括電連接到選通線GL4n-3、GL4n-2、GL4n-1和GL4n中的一條的柵極；以及電連接到數(shù)據(jù)線DL1、DL2、……、DLm中的一條的源極。像素電極還包括電連接到TFT 210的漏極。
門驅動器電路100包括第一和第二移位寄存器110和120。第一移位寄存器110中的大多數(shù)晶體管被置于第一周邊區(qū)域PA1中，使得第一移位寄存器110中的大多數(shù)晶體管與選通線GL4n-3、GL4n-2、GL4n-1和GL4n的第一末端相鄰。第二移位寄存器120中的大多數(shù)晶體管被置于第一周邊區(qū)域PA1中，使得第二移位寄存器120中的大多數(shù)晶體管與選通線GL4n-3、GL4n-2、GL4n-1和GL4n的第二末端相鄰。
分別傳送第一和第二時鐘信號L-CK和L-CKB的第一和第二時鐘線路CL1和CL2與第一移位寄存器110相鄰。傳送第三和第四時鐘信號R-CK和R-CKB的第三和第四時鐘線路CL3和CL4與第二移位寄存器120相鄰。
第一移位寄存器110的、接收第三時鐘信號R-CK的第三和第十右晶體管RT3和RT10與第二移位寄存器120的、鄰接第三和第四時鐘線路CL3和CL4的部分相鄰。第二移位寄存器120的、接收第一時鐘信號L-CK的第三和第十左晶體管LT3和LT10與第一移位寄存器110的、鄰接第一和第二時鐘線路CL1和CL2的部分相鄰。
第一移位寄存器110將第(4n-3)選通信號和第(4n-2)選通信號分別施加到第(4n-3)選通線GL4n-3和第(4n-2)選通線GL4n-2。隨后，第二移位寄存器120將第(4n-1)選通信號和第4n選通信號分別施加到第(4n-1)選通線GL4n-1和第4n選通線GL4n。如上所述，第一和第二移位寄存器110和120通過雙線單元(two-line units)交替地輸出選通信號，以驅動選通線GL4n-3、GL4n-2、GL4n-1和GL4n。
數(shù)據(jù)驅動器芯片500被安裝在陣列基板200的第二周邊區(qū)域PA2上。數(shù)據(jù)驅動器芯片500電連接到數(shù)據(jù)線DL1、DL2、……、DLm。數(shù)據(jù)驅動器芯片500將數(shù)據(jù)信號施加到數(shù)據(jù)線DL1、DL2、……、DLm。
根據(jù)本發(fā)明的門驅動器電路和顯示設備，通過第一至第三時鐘信號來驅動第一移位寄存器，而通過第一、第三和第四時鐘信號來驅動第二移位寄存器。
結果，可減小第一和第二移位寄存器中的晶體管的數(shù)目，以減小第一和第二移位寄存器的尺寸。
另外，接收第三時鐘信號的第一移位寄存器的晶體管被置成與在選通線的第二末端上的第二移位寄存器相鄰，而接收第一時鐘信號的第二移位寄存器的晶體管被置成與在選通線的第一末端上的第一移位寄存器相鄰。
結果，可有效地使用陣列基板的空間，以便可減小形成門驅動器電路的陣列基板的面積。
在描述了本發(fā)明的示范實施例及其優(yōu)點之后，應當注意，在不背離如所附權利要求定義的本發(fā)明的精神和范圍的情況下，這里可作出各種改變、替換和變更。此外，術語“第一”、“第二”等的使用不表示任何次序或重要性，而是使用術語“第一”、“第二”等來相互區(qū)分元素。此外，術語“一個”等的使用不表示量的限制，而是表示存在所指項中的至少一個。
權利要求
1.一種門驅動器電路，包括第一移位寄存器，其包括多個第一級，第一移位寄存器響應于第一時鐘信號、第二時鐘信號、以及第三時鐘信號，而將第(4n-3)選通信號和第(4n-2)選通信號分別施加到第(4n-3)選通線和第(4n-2)選通線，第二時鐘信號具有相對于第一時鐘信號而延遲了1H時間的相位，而第三時鐘信號具有與第一時鐘信號相反的相位；以及第二移位寄存器，其包括多個第二級，第二移位寄存器響應于第一時鐘信號、第三時鐘信號、以及第四時鐘信號，而將第(4n-1)選通信號和第4n選通信號分別施加到第(4n-1)選通線和第4n選通線，第四時鐘信號具有與第二時鐘信號相反的相位，其中，n為自然數(shù)。
2.如權利要求1所述的門驅動器電路，其中，第一級中的奇數(shù)級將高電平的第一時鐘信號施加到第(4n-3)選通線，響應于第二時鐘信號而將第(4n-3)選通線的電壓降低為截止電壓，響應于第三時鐘信號而將第(4n-3)選通線的電壓保持為截止電壓，并且，響應于第一時鐘信號而將第(4n-3)選通信號的電壓保持為截止電壓，并且第一級中的偶數(shù)級將高電平的第二時鐘信號施加到第(4n-2)選通線，響應于第三時鐘信號而將第(4n-2)選通線的電壓降低為截止電壓，并且，響應于第一時鐘信號而將第(4n-2)選通線的電壓保持為截止電壓。
3.如權利要求2所述的門驅動器電路，其中，第一級中的奇數(shù)級在1H時間內將高電平的第一時鐘信號施加到第(4n-3)選通線，響應于第二時鐘信號而在1H時間內將第(4n-3)選通線的電壓降低為截止電壓，響應于第三時鐘信號而在2H時間內將第(4n-3)選通線的電壓保持為截止電壓，并且，響應于第一時鐘信號而在2H時間內將第(4n-3)選通信號的電壓保持為截止電壓，并且第一級中的偶數(shù)級在1H時間內將高電平的第二時鐘信號施加到第(4n-2)選通線，響應于第三時鐘信號而在2H時間內將第(4n-2)選通線的電壓降低為截止電壓，并且，響應于第一時鐘信號而在2H時間內將第(4n-2)選通線的電壓保持為截止電壓。
4.如權利要求2所述的門驅動器電路，其中，第一級中的每個奇數(shù)級包括第一左晶體管，其將高電平的第一時鐘信號施加到第4n-3選通線；第二左晶體管，其響應于高電平的第二時鐘信號，而將第(4n-3)選通線的電壓降低為截止電壓；第三右晶體管，其響應于高電平的第三時鐘信號，而將第(4n-3)選通線的電壓保持為截止電壓；以及第四左晶體管，其響應于高電平的第一時鐘信號，而將第(4n-3)選通線的電壓保持為截止電壓。
5.如權利要求4所述的門驅動器電路，其中，第一級中的每個奇數(shù)級還包括第一左電容器，其具有電連接到第一左晶體管的柵極的第一端、以及電連接到第一左晶體管的源極的第二端；第五左晶體管，其響應于掃描開始信號或第4n選通信號，而對第一左電容器進行充電；第六左晶體管，其響應于第(4n-2)選通信號，而截止第一左晶體管；第七左晶體管，其響應于掃描開始信號或第4n選通信號，而將第一時鐘信號降低為截止電壓；以及第八左晶體管，其響應于第一時鐘信號，而截止第一左晶體管。
6.如權利要求5所述的門驅動器電路，其中，第一、第二、以及第四至第八左晶體管與第(4n-3)選通線的第一末端相鄰，而第三右晶體管與第(4n-3)選通線的第二末端相鄰。
7.如權利要求2所述的門驅動器電路，其中，第一級中的每個偶數(shù)級包括第九左晶體管，其將高電平的第二時鐘信號施加到第(4n-2)選通線；第十右晶體管，其向應于高電平的第三時鐘信號，而將第(4n-2)選通線的電壓降低為截止電壓；以及第十一左晶體管，其響應于高電平的第一時鐘信號，而將第(4n-2)選通線的電壓保持為截止電壓。
8.如權利要求7所述的門驅動器電路，其中，第一級中的每個偶數(shù)級還包括第二左電容器，其包括電連接到第九左晶體管的柵極的第一端、以及電連接到第九左晶體管的源極的第二端，第二左電容器使第九左晶體管導通；第十二左晶體管，其響應于第(4n-3)選通信號，而對第二左晶體管進行充電；第十三左晶體管，其響應于第(4n-1)選通信號，而使第九左晶體管截止；第十四左晶體管，其響應于第(4n-3)選通信號，而將第二時鐘信號降低為截止電壓；以及第十五左晶體管，其響應于第二時鐘信號，而使第九左晶體管截止。
9.如權利要求8所述的門驅動器電路，其中，第九、以及第十一至第十五左晶體管與第(4n-2)選通線的第一末端相鄰，而第十右晶體管與第(4n-2)選通線的第二末端相鄰。
10.如權利要求1所述的門驅動器電路，其中，第二級中的奇數(shù)級將高電平的第三時鐘信號施加到第(4n-1)選通線，響應于第四時鐘信號而將第(4n-1)選通線的電壓降低為截止電壓，響應于第一時鐘信號而將第(4n-1)選通線的電壓保持為截止電壓，并且，向應于第三時鐘信號而將第(4n-1)選通信號的電壓保持為截止電壓，并且第二級中的偶數(shù)級將高電平的第四時鐘信號施加到第4n選通線，響應于第一時鐘信號而將第4n選通線的電壓降低為截止電壓，并且，響應于第三時鐘信號而將第4n選通線的電壓保持為截止電壓。
11.如權利要求10所述的門驅動器電路，其中，第二級中的奇數(shù)級在1H時間內將高電平的第三時鐘信號施加到第(4n-1)選通線，響應于第四時鐘信號而在1H時間內將第(4n-1)選通線的電壓降低為截止電壓，響應于第一時鐘信號而在2H時間內將第(4n-1)選通線的電壓保持為截止電壓，并且，響應于第三時鐘信號而在2H時間內將第(4n-1)選通信號的電壓保持為截止電壓，并且第二級中的偶數(shù)級在1H時間內將高電平的第四時鐘信號施加到第4n選通線，響應于第一時鐘信號而在2H時間內將第4n選通線的電壓降低為截止電壓，并且，響應于第三時鐘信號而在2H時間內將第4n選通線的電壓保持為截止電壓。
12.如權利要求10所述的門驅動器電路，其中，第二級中的每個奇數(shù)級包括第一右晶體管，其將高電平的第三時鐘信號施加到第(4n-1)選通線；第二右晶體管，其響應于高電平的第四時鐘信號，而將第(4n-1)選通線的電壓降低為截止電壓；第三左晶體管，其響應于高電平的第一時鐘信號，而將第(4n-1)選通線的電壓保持為截止電壓；以及第四右晶體管，其響應于高電平的第三時鐘信號，而將第(4n-1)選通線的電壓保持為截止電壓。
13.如權利要求12所述的門驅動器電路，其中，第二級中的每個奇數(shù)級還包括第一右電容器，其具有電連接到第一右晶體管的柵極的第一端、以及電連接到第一右晶體管的源極的第二端；第五右晶體管，其響應于掃描開始信號或第(4n-2)選通信號，而對第一右電容器進行充電；第六右晶體管，其響應于第4n選通信號，而使第一右晶體管截止；第七右晶體管，其響應于掃描開始信號或第(4n-2)選通信號，而將第三時鐘信號降低為截止電壓；以及第八右晶體管，其響應于第三時鐘信號，而使第一右晶體管截止。
14.如權利要求13所述的門驅動器電路，其中，第一、第二、以及第四至第八右晶體管與第(4n-1)選通線的第一末端相鄰，而第三左晶體管與第(4n-1)選通線的第二末端相鄰。
15.如權利要求10所述的門驅動器電路，其中，第二級中的每個偶數(shù)級包括第九右晶體管，其將高電平的第四時鐘信號施加到第4n選通線；第十左晶體管，其響應于高電平的第一時鐘信號，而將第4n選通線的電壓降低為截止電壓；以及第十一右晶體管，其響應于高電平的第三時鐘信號，而將第4n選通線的電壓保持為截止電壓。
16.如權利要求15所述的門驅動器電路，其中，第二級中的每個偶數(shù)級還包括第二右電容器，其包括電連接到第九右晶體管的柵極的第一端、以及電連接到第九右晶體管的源極的第二端，第二右電容器使第九右晶體管導通；第十二右晶體管，其響應于第(4n-1)選通信號，而對第二右晶體管進行充電；第十三右晶體管，其響應于第(4n-3)選通信號，而使第九右晶體管截止；第十四右晶體管，其響應于第(4n-1)選通信號，而將第四時鐘信號降低為截止電壓；以及第十五右晶體管，其響應于第四時鐘信號，而使第九右晶體管截止。
17.如權利要求16所述的門驅動器電路，其中，第九、以及第十一至第十五右晶體管與第4n選通線的第一末端相鄰，而第十左晶體管與第4n選通線的第二末端相鄰。
18.如權利要求1所述的門驅動器電路，其中，第一至第四時鐘信號具有4H時間周期，并且，第一至第四時鐘信號在2H時間內為高，且在2H時間內為低。
19.如權利要求1所述的門驅動器電路，其中，第一移位寄存器被置于第(4n-3)至第4n選通線的第一末端，而第二移位寄存器被置于第(4n-3)至第4n選通線的第二末端。
20.如權利要求19所述的門驅動器電路，還包括傳送第一時鐘信號的第一時鐘線路、傳送第二時鐘信號的第二時鐘線路、傳送第三時鐘信號的第三時鐘線路、以及傳送第四時鐘信號的第四時鐘線路，其中，第一和第二時鐘線路與第一移位寄存器相鄰，而第三和第四時鐘線路與第二移位寄存器相鄰。
21.如權利要求20所述的門驅動器電路，其中，第一移位寄存器包括第一移位寄存器組，其響應于第三時鐘信號而操作，且與第三時鐘線路相鄰，并且，第二移位寄存器包括第二移位寄存器組，其響應于第一時鐘信號而操作，且與第一時鐘線路相鄰。
22.如權利要求1所述的門驅動器電路，其中，多個第一和第二級的偶數(shù)級包括比多個第一和第二級的奇數(shù)級少的晶體管。
23.一種顯示設備，包括顯示面板，其響應于選通信號和數(shù)據(jù)信號而顯示圖像；門驅動器電路，其輸出選通信號；以及數(shù)據(jù)驅動器電路，其輸出數(shù)據(jù)信號，其中，門驅動器電路包括第一移位寄存器，其包括多個第一級，第一移位寄存器響應于第一時鐘信號、第二時鐘信號、以及第三時鐘信號，而將第(4n-3)選通信號和第(4n-2)選通信號分別施加到第(4n-3)選通線和第(4n-2)選通線，第二時鐘信號具有相對于第一時鐘信號而延遲了1H時間的相位，而第三時鐘信號具有與第一時鐘信號相反的相位；以及第二移位寄存器，其包括多個第二級，第二移位寄存器響應于第一時鐘信號、第三時鐘信號、以及第四時鐘信號，而將第(4n-1)選通信號和第4n選通信號分別施加到第(4n-1)選通線和第4n選通線，第四時鐘信號具有與第二時鐘信號相反的相位，其中，n為自然數(shù)。
24.如權利要求23所述的顯示設備，其中，顯示面板包括陣列基板，其具有第(4n-3)選通線、第(4n-2)選通線、第(4n-1)選通線、以及第4n選通線，第一移位寄存器與第(4n-3)選通線、第(4n-2)選通線、第(4n-1)選通線、以及第4n選通線的第一末端相鄰，而第二移位寄存器與第(4n-3)選通線、第(4n-2)選通線、第(4n-1)選通線、以及第4n選通線的第二末端相鄰。
25.如權利要求24所述的顯示設備，其中，第一移位寄存器包括與第(4n-3)選通線的第二末端相鄰的晶體管、以及與第(4n-2)選通線的第二末端相鄰的晶體管。
26.如權利要求25所述的顯示設備，其中，第二移位寄存器包括與第(4n-1)選通線的第一末端相鄰的晶體管、以及與第4n選通線的第一末端相鄰的晶體管。
27.如權利要求24所述的顯示設備，其中，門驅動器電路還包括傳送第一時鐘信號的第一時鐘線路、傳送第二時鐘信號的第二時鐘線路、傳送第三時鐘信號的第三時鐘線路、以及傳送第四時鐘信號的第四時鐘線路，其中，第一和第二時鐘線路與第一移位寄存器相鄰，而第三和第四時鐘線路與第二移位寄存器相鄰。
28.如權利要求27所述的顯示設備，其中，第一移位寄存器包括第一移位寄存器組，其響應于第三時鐘信號而操作，且與第三時鐘線路相鄰，并且，第二移位寄存器包括第二移位寄存器組，其響應于第一時鐘信號而操作，且與第一時鐘線路相鄰。
29.一種顯示設備，包括顯示面板，其包括每一個都具有第一末端和第二末端的多條選通線；第一移位寄存器，其響應于選通線的第一末端上的第一時鐘信號和第二時鐘信號，并響應于選通線的第二末端上的第三時鐘信號；以及第二移位寄存器，其響應于選通線的第二末端上的第三時鐘信號和第四時鐘信號，并響應于選通線的第一末端上的第一時鐘信號。
30.如權利要求29所述的顯示設備，其中，第一移位寄存器包括多個第一級，每個第一級包括響應于第一和第二時鐘信號的多個晶體管，并且，每個第一級僅包括一個響應于第三時鐘信號的晶體管。
31.如權利要求30所述的顯示設備，其中，第二移位寄存器包括多個第二級，每個第二級包括響應于第三和第四時鐘信號的多個晶體管，并且，每個第二級僅包括一個響應于第一時鐘信號的晶體管。
32.如權利要求29所述的顯示設備，其中，第一移位寄存器包括至少一個奇數(shù)級和一個偶數(shù)級，并且，第二移位寄存器包括至少一個奇數(shù)級和一個偶數(shù)級，第一和第二移位寄存器的偶數(shù)級包括比第一和第二移位寄存器的奇數(shù)級少的晶體管。
33.如權利要求29所述的顯示設備，其中，第二時鐘信號具有相對于第一時鐘信號而延遲了1H時間的相位，第三時鐘信號具有與第一時鐘信號相反的相位，而第四時鐘信號具有與第二時鐘信號相反的相位。
全文摘要
門驅動器電路包括第一移位寄存器和第二移位寄存器。第一移位寄存器響應于第一時鐘信號、具有相對于第一時鐘信號而延遲了1H時間的相位的第二時鐘信號、以及具有與第一時鐘信號相反的相位的第三時鐘信號，而將第(4n－3)和第(4n－2)選通信號分別施加到第(4n－3)和第(4n－2)選通線。第二移位寄存器響應于第一時鐘信號、第三時鐘信號、以及具有與第二時鐘信號相反的相位的第四時鐘信號，而將第(4n－1)和第4n選通信號分別施加到第(4n－1)和第4n選通線。因此，可減小第一和第二移位寄存器中的晶體管的數(shù)目。
文檔編號G09G3/20GK1841484SQ2005101362
公開日2006年10月4日 申請日期2005年12月23日 優(yōu)先權日2005年3月30日
發(fā)明者樸商鎮(zhèn), 李明雨, 金炯杰, 魚基漢, 鄭東珍, 李柱亨 申請人:三星電子株式會社