專利名稱：以金屬硬遮罩層制作雙鑲嵌插銷的方法
技術(shù)領(lǐng)域：
本發(fā)明是為一種制作銅雙鑲嵌插銷的方法，特別是有關(guān)一種以金屬硬遮罩層制作雙鑲嵌插銷的方法。
(2)背景技術(shù)在半導體晶片上所大量制造的元件，目前是采用在底材上制作復合的水平傳導層來制造。此傳導層主要為金屬層。使用此復合金屬化層的目的，是為了要在元件尺寸縮小到一微米(micron)以下的設計法則時，能提供較高的集成度。同樣，相互連接的結(jié)構(gòu)的尺寸也同樣需要縮小，以縮小半導體元件的體積。因此，當集成電路的技術(shù)發(fā)展到0.25微米以下時，需要更先進的相互連接技術(shù)及更先進的材質(zhì)，以順利增加晶片上元件的集成度。
一種雙鑲嵌整合的方案為一種建構(gòu)的技術(shù)，其中，一種雙鑲嵌的結(jié)構(gòu)已被使用。此雙鑲嵌制程藉由減少制程所需的步驟以形成插銷或是渠溝來當作一特定的金屬化平面，以使制程較為單純化。首先，同時形成金屬化平面的線路和其下方連接較下層的金屬化平面線路的插銷。此步驟在蝕刻技術(shù)上提供了一項優(yōu)點，并允許對于改進的關(guān)鍵尺寸進行控制。隨后此插銷及渠溝可利用同一金屬充填的步驟進行填充，因此可減少所需的制程步驟。由于使用此簡單的雙鑲嵌制程，因此較新的材料可被適當?shù)赜脕砣〈F(xiàn)有鋁(aluminum)/二氧化硅(silicon dioxide)組合的功能。
參照圖1所示，此為利用傳統(tǒng)的方法形成雙鑲嵌插銷形狀的示意圖。利用傳統(tǒng)的方法制作雙鑲嵌插銷時，首先必須提供一晶片且此晶片至少包括一第一金屬層10、一覆蓋層(cap layer)20、一第一低介電常數(shù)介電層30、一中間蝕刻停止層(middle etching stop layer)40、一第二低介電常數(shù)介電層50、一第一硬遮罩層60與一第二硬遮罩層70。第二步驟為在第二硬遮罩層70上決定隔離層的位置后，經(jīng)過一微影及蝕刻的制程移除部分的第二硬遮罩層70以在隔離層上形成一第二硬遮罩層70。第三步驟為經(jīng)過一微影及蝕刻的制程移除部分的第二低介電常數(shù)介電層50及部分的中間蝕刻停止層40以在第二低介電常數(shù)介電層50及中間蝕刻停止層內(nèi)形成一第一渠溝。第四步驟為經(jīng)過一微影及蝕刻的制程移除部分的第一低介電常數(shù)介電層30、部分的中間蝕刻停止層40及部分的覆蓋層20以在第一低介電常數(shù)介電層30與覆蓋層20內(nèi)形成第二渠溝。第一渠溝與第二渠溝的組合即為雙鑲嵌插銷的形狀。而雙鑲嵌插銷彼此之間的隔離層則由中間蝕刻停止層40、一第二低介電常數(shù)介電層50、一第一硬遮罩層60與一第二硬遮罩層70所組成。
參照圖2所示，當在晶片上形成雙鑲嵌插銷的形狀后，即在雙鑲嵌插銷內(nèi)填入一第二金屬層80，并填滿雙鑲嵌插銷。接下來經(jīng)過一化學機械研磨(chemicalmechanical polishing；CMP)的制程，使得晶片的表面變?yōu)橐黄教沟钠矫娌⒔Y(jié)束雙鑲嵌插銷的制程。
在傳統(tǒng)雙鑲嵌插銷的制程中，為了要防止第一低介電常數(shù)介電層30及第二低介電常數(shù)介電層50容易在化學機械研磨時受到應力的影響而產(chǎn)生變形，或是直接與研磨液接觸而改變第一低介電常數(shù)介電層30及第二低介電常數(shù)介電層50的材料特性，因此在第二低介電常數(shù)介電層上通常還必須形成一至三層不等的介電層，用以排除在化學機械研磨時，應力對第一低介電常數(shù)介電層30及第二低介電常數(shù)介電層50的影響，并避免第一低介電常數(shù)介電層30及第二低介電常數(shù)介電層50直接與研磨液接觸而改變材料性質(zhì)。此一至三層不等的介電層即為第一硬遮罩層60與第二硬遮罩層70。但是在實際應用上，常常會因為第一硬遮罩層60、第二硬遮罩層70、第一低介電常數(shù)介電層30與第二低介電常數(shù)介電層50彼此之間的蝕刻選擇比不夠，因此在結(jié)束第二步驟至第四步驟的蝕刻過程后，第一硬遮罩層60與第二硬遮罩層70往往會產(chǎn)生圓弧狀(rounding)的輪廓(profile)，此圓弧狀的輪廓將會導致雙鑲嵌插銷彼此之間的距離變小，而導致后續(xù)化學機械研磨制程的制程寬度不足。此圓弧狀的輪廓更容易使雙鑲嵌插銷發(fā)生橋接(bridging)的現(xiàn)象導致漏電流的缺陷發(fā)生。此圓弧狀的輪廓將更會降低半導體元件的品質(zhì)，并增加生產(chǎn)所需的成本。
(3)發(fā)明內(nèi)容鑒于利用傳統(tǒng)的方法容易在隔離層的表面上發(fā)生圓弧的輪廓而導致后續(xù)制程的制程寬度不足，并導致雙鑲嵌插銷彼此之間易發(fā)生橋接的現(xiàn)象而導致漏電流的缺陷，本發(fā)明的目的是提供一種制作雙鑲嵌插銷的方法，利用金屬層作為一硬遮罩層，使雙鑲嵌插銷之間的隔離層的表面為一平面，以避免雙鑲嵌插銷彼此之間發(fā)生橋接的現(xiàn)象、增加后續(xù)制程的制程寬度，從而增加半導體元件的品質(zhì)并降低生產(chǎn)所需的成本。
根據(jù)本發(fā)明一方面提供制作一雙鑲嵌插銷的方法，其特點是，該方法至少包括提供一晶片，該晶片包括一第一金屬層；形成一覆蓋層于該第一金屬層上；形成一第一低介電常數(shù)介電層于該覆蓋層上；形成一中間蝕刻停止層于該第一低介電常數(shù)介電層上；形成一第二低介電常數(shù)介電層于該中間蝕刻停止層上；形成一介電硬遮罩層于該第二低介電常數(shù)介電層上；形成一第二金屬層于該介電硬遮罩層上；移除部分的該第二金屬層以在部分的該介電硬遮罩層上形成一金屬硬遮罩層；形成一光罩層于該第二金屬層與部分的該介電硬遮罩層上；移除部分的該介電硬遮罩層與部分的該第二低介電常數(shù)介電層以在該介電硬遮罩層與該第二低介電常數(shù)介電層內(nèi)形成一第一渠溝；移除該光罩層；移除部分的該介電硬遮罩層與該第一渠溝的一底部的該中間蝕刻停止層；移除部分的該第二低介電常數(shù)介電層以在該第二低介電常數(shù)介電層內(nèi)形成一第二渠溝并移除部分的該第一低介電常數(shù)介電層以在該第一低介電常數(shù)介電層內(nèi)形成一第三渠溝，其中該第二渠溝與該第三渠溝相互連接；移除該第三渠溝的一底部的該覆蓋層，并移除該第二渠溝的部分的一底部的該中間蝕刻停止層；形成一第三金屬層于該第二金屬層上與該第二渠溝及該第三渠溝內(nèi)，并填滿該第二渠溝與該第三渠溝；及移除部分的該第三金屬層以露出該第二金屬層，并使該第三金屬層與該第二金屬層的一平面為一平坦的平面。
根據(jù)本發(fā)明另一方面提供一種制作一雙鑲嵌插銷的方法，其特點是，該方法至少包括提供一晶片，該晶片包括一第一金屬層；形成一覆蓋層于該第一金屬層上；形成一第一低介電常數(shù)介電層于該覆蓋層上；形成一中間蝕刻停止層于該第一低介電常數(shù)介電層上；形成一第二低介電常數(shù)介電層于該中間蝕刻停止層上；形成一介電硬遮罩層于該第二低介電常數(shù)介電層上；形成一第二金屬層于該介電硬遮罩層上；移除部分的該第二金屬層以在部分的該介電硬遮罩層上形成一金屬硬遮罩層；形成一底部反反射層于該第二金屬層與部分的該介電硬遮罩層上；形成一光罩層于該底部反反射層上；移除部分的該介電硬遮罩層與部分的該第二低介電常數(shù)介電層以在該介電硬遮罩層與該第二低介電常數(shù)介電層內(nèi)形成一第一渠溝；移除該光罩層與該底部反反射層；移除部分的該介電硬遮罩層與該第一渠溝的一底部的該中間蝕刻停止層；移除部分的該第二低介電常數(shù)介電層以在該第二低介電常數(shù)介電層內(nèi)形成一第二渠溝并移除部分的該第一低介電常數(shù)介電層以在該第一低介電常數(shù)介電層內(nèi)形成一第三渠溝，其中，該第二渠溝與該第三渠溝相互連接；移除該第三渠溝的一底部的該覆蓋層，并移除該第二渠溝的部分的一底部的該中間蝕刻停止層；形成一阻障層于該第二金屬層上、該第二渠溝的部分的該底部、該第二渠溝的一側(cè)壁、該第三渠溝的該底部、該第三渠溝的一側(cè)壁上；形成一第三金屬層于該阻障層上與該第二渠溝及該第三渠溝內(nèi)，并填滿該第二渠溝與該第三渠溝；及移除部分的該第三金屬層以露出該第二金屬層，并使該第三金屬層與該第二金屬層的一平面為一平坦的平面。
根據(jù)本發(fā)明又一方面提供一種制作一雙鑲嵌插銷的方法，其特點是，該方法至少包括提供一晶片，該晶片包括一第一金屬層；形成一覆蓋層于該第一金屬層上；形成一第一低介電常數(shù)介電層于該覆蓋層上；形成一中間蝕刻停止層于該第一低介電常數(shù)介電層上；形成一第二低介電常數(shù)介電層于該中間蝕刻停止層上；形成一介電硬遮罩層于該第二低介電常數(shù)介電層上；形成一第二金屬層于該介電硬遮罩層上；移除部分的該第二金屬層以在部分的該介電硬遮罩層上形成一金屬硬遮罩層；形成一底部反反射層于該第二金屬層與部分的該介電硬遮罩層上；形成一光罩層于該底部反反射層上；移除部分的該介電硬遮罩層與部分的該第二低介電常數(shù)介電層以在該介電硬遮罩層與該第二低介電常數(shù)介電層內(nèi)形成一第一渠溝；移除該光罩層與該底部反反射層；移除部分的該介電硬遮罩層與該第一渠溝的一底部的該中間蝕刻停止層；移除部分的該第二低介電常數(shù)介電層以在該第二低介電常數(shù)介電層內(nèi)形成一第二渠溝并移除部分的該第一低介電常數(shù)介電層以在該第一低介電常數(shù)介電層內(nèi)形成一第三渠溝，其中，該第二渠溝與該第三渠溝相互連接；移除該第三渠溝的一底部的該覆蓋層，并移除該第二渠溝的部分的一底部的該中間蝕刻停止層；形成一阻障層于該第二金屬層上、該第二渠溝的部分的該底部、該第二渠溝的一側(cè)壁、該第三渠溝的該底部、該第三渠溝的一側(cè)壁上；形成一銅金屬層于該阻障層上與該第二渠溝及該第三渠溝內(nèi)，并填滿該第二渠溝與該第三渠溝；移除部分的該銅金屬層以露出該第二金屬層，并使該銅金屬層與該第二金屬層的一平面為一平坦的平面；移除該第二金屬層上的該阻障層，以露出該第二金屬層；及移除該介電硬遮罩層上的該第二金屬層，以露出該介電硬遮罩層。
本發(fā)明提供了一種制作雙鑲嵌插銷的方法，利用金屬層作為一硬遮罩層，使雙鑲嵌插銷之間的隔離層的表面為一平面，以避免雙鑲嵌插銷彼此之間發(fā)生橋接的現(xiàn)象。本發(fā)明也可避免雙鑲嵌插銷彼此之間產(chǎn)生漏電流的缺陷并增加后續(xù)制程的制程寬度。本發(fā)明還可增加半導體元件的品質(zhì)，并降低生產(chǎn)所需的成本。
為進一步說明本發(fā)明的目的、結(jié)構(gòu)特點和效果，以下將結(jié)合附圖對本發(fā)明進行詳細的描述。
(4)


圖1為利用傳統(tǒng)的方法制作雙鑲嵌插銷的示意圖；圖2為在傳統(tǒng)的方法所制作出的雙鑲嵌插銷內(nèi)填入金屬層并經(jīng)過化學機械研磨制程的示意圖；圖3為在晶片的第一金屬層上形成覆蓋層、第一低介電常數(shù)介電層、中間蝕刻停止層、第二低介電常數(shù)介電層、介電硬遮罩層及第二金屬層的示意圖；圖4為移除部分第二金屬層的示意圖；圖5為在第二金屬層與部分的介電硬遮罩層上形成一底部反反射層與一光罩層，并在第二低介電常數(shù)介電層與介電硬遮罩層內(nèi)形成一第一渠溝的示意圖；圖6為移除底部反反射層與光罩層的示意圖；圖7為移除部分的介電硬遮罩層與第一渠溝底部的中間蝕刻停止層的示意圖8為移除部分的第一低介電常數(shù)介電層第二低介電常數(shù)介電層以在第二低介電常數(shù)介電層內(nèi)形成一第二渠溝并在第一低介電常數(shù)介電層形成第三渠溝的示意圖；圖9為移除第二渠溝的部分底部上的中間蝕刻停止層并移除第三渠溝底部的覆蓋層的示意圖；圖10為在第二渠溝的側(cè)壁及部分底部、第三渠溝的側(cè)壁及底部與第二金屬層上形成一阻障層的示意圖；圖11為在阻障層上形成一第三金屬層，并填滿第二渠溝與第三渠溝的示意圖；圖12為利用化學機械研磨的方式移除部分的第三金屬層以露出隔離層上的阻障層的示意圖；圖13為移除部分的阻障層以在隔離層上露出第二金屬層的示意圖；及圖14為移除第二金屬層以在隔離層上露出介電硬遮罩層。
(5)具體實施方式
本發(fā)明的一些實施例會詳細描述如下。然而，除了詳細描述外，本發(fā)明還可以廣泛地以其他的實施例施行，且本發(fā)明的范圍不受其限定，而以權(quán)利要求的專利范圍為準。
本發(fā)明提供了一種利用一金屬層作為硬遮罩層以形成雙鑲嵌插銷的方法。而在半導體制程進入深次微米領(lǐng)域后，以銅作為雙鑲嵌插銷的材質(zhì)并配合金屬間介電層及使用低介電常數(shù)的材料，可有效降低電阻電容延遲(resistance-capacitance delay)時間并提升電致遷移(electromigration)的特性。
銅(copper)為雙鑲嵌插銷中的一項較新的材料。銅的功能是要改善產(chǎn)品的性能及可靠度，但是在使用傳統(tǒng)鋁制程的技術(shù)時，銅會引起額外的難以克服的問題。例如在常見的鋁連接結(jié)構(gòu)中，鋁金屬層與二氧化硅內(nèi)層介電層(inter-level dielectric)之間通常不需要有一阻障層。然而在利用銅取代鋁時，銅必須被包圍在內(nèi)層介電層內(nèi)而導致可輕易地擴散/漂移至鄰接的介電層。一旦銅到達硅底材，將會降低元件的性能。
為了要將銅填入渠溝及插銷，在銅及其相鄰的材料之間必須再形成一阻障層以便相互區(qū)隔。因為在將銅填入渠溝及插銷內(nèi)部是一項必須的步驟，其要求一阻障層材質(zhì)用以分隔銅。目前其他的材質(zhì)可取代二氧化硅作為內(nèi)層介電層的材質(zhì)。藉由一低介電常數(shù)的材質(zhì)來取代二氧化硅以降低金屬層與金屬層之間的電容(capacitance)，并由此降低在金屬層與金屬層相互連接處發(fā)生電阻電容延遲時間、干擾噪音(cross-talk noise)及電力的浪費的缺陷。然而目前在金屬層與金屬層相互連接處與低介電常數(shù)的內(nèi)層介電層間通常需要有一阻障層，以防止兩者間相互影響，并提供一黏結(jié)作用使兩者互相黏結(jié)。甚至在使用鋁作為金屬層與金屬層間的材質(zhì)時，此阻障層的功能也是令人滿意的。
參照圖3所示，首先必須提供一晶片，此晶片至少包括一第一金屬層100。接下來在此第一金屬層100上形成一覆蓋層200，并在此覆蓋層200上形成一層第一低介電常數(shù)介電層300。此覆蓋層200采用化學氣相沉積(chemicalvapor deposition；CVD)法的方式形成且其材質(zhì)可為氮化硅(silicon nitride；SiN)或是碳化硅(silicon carbon；SiC)。此覆蓋層200的厚度約為100至1000埃。而第一低介電常數(shù)介電層300所使用的材質(zhì)為可用化學氣相沉積或旋轉(zhuǎn)涂布(spin-on deposition；SOD)成膜，而其介電常數(shù)小于4.0的材料。第一低介電常數(shù)介電層300的厚度大約為1000至5000埃。接下來在此第一低介電常數(shù)介電層300上形成一層中間蝕刻停止層400，并在此中間蝕刻停止層400上形成一層第二低介電常數(shù)介電層500。此中間蝕刻停止層400的材料大部分采用氮化硅或是碳化硅而第二低介電常數(shù)介電層500所使用的材質(zhì)為可用化學氣相沉積或旋轉(zhuǎn)涂布成膜，而其介電常數(shù)小于4.0的材料。中間蝕刻停止層400的厚度大約為100至1000埃。第二低介電常數(shù)介電層500的厚度大約為1000至5000埃。最后在此第二低介電常數(shù)介電層500上形成一介電硬遮罩(dielectric hard mask)層600，并在此第一介電硬遮罩層600上形成一層第二金屬層700。此一介電硬遮罩層600通常采用氮化硅或是碳化硅。此第二金屬層700為一金屬硬光罩層，其大部分利用化學氣相沉積法或是物理氣相沉積法(physical vapor deposition)形成。通常采用鈦(titanium；Ti)、氮化鈦(titanium nitride；TiN)、鉭(tantalum；Ta)、氮化鉭(tantalum nitride；TaN)、鋁或鎢作為第二金屬層的材質(zhì)。介電硬遮罩層600的厚度大約為100至1000埃。第二金屬層700的厚度大約為50至500埃。
參照圖4所示，在第二金屬層700上限定隔離層的位置，利用一微影及蝕刻的制程移除部分的第二金屬層700以在隔離層上形成一第二金屬層700，并露出部分的介電硬遮罩層600。參照圖5所示，在介電硬遮罩層600上限定出第一渠溝710的位置，在第二金屬層700與露出的介電硬遮罩層600上形成一底部反反射層(bottom anti-reflective coating)800與一光罩層(photomask layer)810。隨著制程條件的不同，有時此底部反反射層800可省略以加快制程運作的效率。接下來利用一微影及蝕刻的制程移除部分的介電硬遮罩層600與部分的第二低介電常數(shù)介電層500以在介電硬遮罩層600與第二低介電常數(shù)介電層500內(nèi)形成第一渠溝710。此第一渠溝710的底部露出中間蝕刻停止層400。最后將底部反反射層800與光罩層810移除(參照圖6所示)。
參照圖7所示，在介電硬遮罩層600上限定第二渠溝的位置并藉由一蝕刻的制程移除第一渠溝710底部的中間蝕刻停止層400與露出的介電硬遮罩層600。在隔離層的介電硬遮罩層600，因受到第二金屬層700的保護而不會在此蝕刻制程中被移除。參照圖8所示，藉由一蝕刻的制程移除部分的第二低介電常數(shù)介電層500與部分的第一低介電常數(shù)介電層300以在第二低介電常數(shù)介電層500、介電硬遮罩層600與第二金屬層700內(nèi)形成第二渠溝720，并在第一低介電常數(shù)介電層300內(nèi)形成第三渠溝730。部分的第二渠溝720與第三渠溝730相互連接而形成雙鑲嵌插銷的形狀。第二渠溝720部分的底部露出中間蝕刻停止層400而第三渠溝730的底部露出覆蓋層200。
參照圖9所示，藉由一蝕刻的制程移除第二渠溝720部分底部的中間蝕刻停止層400及第三渠溝730底部的覆蓋層200，使得第二渠溝部分底部露出第一低介電常數(shù)介電層300，并使第三渠溝730的底部露出第一金屬層100。在圖7至圖9的蝕刻過程中，作為金屬硬光罩層的第二金屬層700與屬于介電材質(zhì)的介電硬光罩層600、中間蝕刻停止層400、第一低介電常數(shù)介電層300與第二低介電常數(shù)介電層500的材料性質(zhì)不同，因此在蝕刻的過程中，第二金屬層700與各介電材質(zhì)間可以很容易得到非常高的蝕刻選擇比(＞20)，而使得第二金屬層700的表面為一平面，并得以避免第二金屬層700因與其他各介電材質(zhì)間的蝕刻選擇比不夠，而導致第二金屬層700表面成為圓弧狀的輪廓。
參照圖10所示，在第二渠溝720的側(cè)壁及部分的底部、第三渠溝730的側(cè)壁及底部與第二金屬層700上形成一層阻障層(barrier layer)850，此阻障層850的材料可采用氮化鉭/鉭或是氮化鈦/鈦作為其材質(zhì)。參照圖11所示，在阻障層850上形成一層第三金屬層900，并填滿第二渠溝720與第三渠溝730。此第三金屬層900可采用鋁或是銅等材質(zhì)。在本實施例中，采用銅作為此第三金屬層900的材質(zhì)，但并不限制本發(fā)明的范圍。利用電鍍的方式將銅沉積在阻障層850上作為第三金屬層900。
參照圖12所示，利用化學機械研磨的方式移除部分的第三金屬層900，以在隔離層上露出阻障層850，并使第三金屬層900與阻障層850的表面為一光滑的平面。因為本發(fā)明采用第二金屬層700作為一硬遮罩層，因此化學機械研磨的制程寬度較為足夠，雙鑲嵌插銷之間較不會發(fā)生橋接的缺陷而產(chǎn)生漏電流的缺陷。參照圖13所示，利用化學機械研磨的方式或是蝕刻的方式將阻障層850移除。參照圖14所示，利用化學機械研磨的方式或是蝕刻的方式將第二金屬層700移除，即可結(jié)束雙鑲嵌插銷的制程。第二金屬層700與阻障層850也可利用同一步驟的化學機械研磨或是蝕刻制程同時移除。
根據(jù)以上所述的目的，本發(fā)明提供了一種制作雙鑲嵌插銷的方法，利用金屬層作為一硬遮罩層，使雙鑲嵌插銷之間的隔離層的表面為一平面，以避免雙鑲嵌插銷彼此之間發(fā)生橋接的現(xiàn)象。本發(fā)明也可避免雙鑲嵌插銷彼此之間產(chǎn)生漏電流的缺陷并增加后續(xù)制程的制程寬度。本發(fā)明還可增加半導體元件的品質(zhì)，并降低生產(chǎn)所需的成本。
當然，本技術(shù)領(lǐng)域中的普通技術(shù)人員應當認識到，以上的實施例僅是用來說明本發(fā)明，而并非用作為對本發(fā)明的限定，只要在本發(fā)明的實質(zhì)精神范圍內(nèi)，對以上所述實施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種制作一雙鑲嵌插銷的方法，其特征在于，該方法至少包括提供一晶片，該晶片包括一第一金屬層；形成一覆蓋層于該第一金屬層上；形成一第一低介電常數(shù)介電層于該覆蓋層上；形成一中間蝕刻停止層于該第一低介電常數(shù)介電層上；形成一第二低介電常數(shù)介電層于該中間蝕刻停止層上；形成一介電硬遮罩層于該第二低介電常數(shù)介電層上；形成一第二金屬層于該介電硬遮罩層上；移除部分的該第二金屬層以在部分的該介電硬遮罩層上形成一金屬硬遮罩層；形成一光罩層于該第二金屬層與部分的該介電硬遮罩層上；移除部分的該介電硬遮罩層與部分的該第二低介電常數(shù)介電層以在該介電硬遮罩層與該第二低介電常數(shù)介電層內(nèi)形成一第一渠溝；移除該光罩層；移除部分的該介電硬遮罩層與該第一渠溝的一底部的該中間蝕刻停止層；移除部分的該第二低介電常數(shù)介電層以在該第二低介電常數(shù)介電層內(nèi)形成一第二渠溝并移除部分的該第一低介電常數(shù)介電層以在該第一低介電常數(shù)介電層內(nèi)形成一第三渠溝，其中該第二渠溝與該第三渠溝相互連接；移除該第三渠溝的一底部的該覆蓋層，并移除該第二渠溝的部分的一底部的該中間蝕刻停止層；形成一第三金屬層于該第二金屬層上與該第二渠溝及該第三渠溝內(nèi)，并填滿該第二渠溝與該第三渠溝；及移除部分的該第三金屬層以露出該第二金屬層，并使該第三金屬層與該第二金屬層的一平面為一平坦的平面。
2.如權(quán)利要求1所述的方法，其特征在于，所述的第二金屬層為鈦。
3.如權(quán)利要求1所述的方法，其特征在于，所述的第二金屬層為氮化鈦。
4.如權(quán)利要求1所述的方法，其特征在于，所述的第二金屬層為鉭。
5.如權(quán)利要求1所述的方法，其特征在于，所述的第二金屬層為氮化鉭。
6.如權(quán)利要求1所述的方法，其特征在于，所述的第二金屬層為鋁。
7.如權(quán)利要求1所述的方法，其特征在于，所述的第二金屬層為鎢。
8.如權(quán)利要求1所述的方法，其特征在于，所述的中間蝕刻停止層為氮化硅。
9.如權(quán)利要求1所述的方法，其特征在于，所述的中間蝕刻停止層為碳化硅。
10.一種制作一雙鑲嵌插銷的方法，其特征在于，該方法至少包括提供一晶片，該晶片包括一第一金屬層；形成一覆蓋層于該第一金屬層上；形成一第一低介電常數(shù)介電層于該覆蓋層上；形成一中間蝕刻停止層于該第一低介電常數(shù)介電層上；形成一第二低介電常數(shù)介電層于該中間蝕刻停止層上；形成一介電硬遮罩層于該第二低介電常數(shù)介電層上；形成一第二金屬層于該介電硬遮罩層上；移除部分的該第二金屬層以在部分的該介電硬遮罩層上形成一金屬硬遮罩層；形成一底部反反射層于該第二金屬層與部分的該介電硬遮罩層上；形成一光罩層于該底部反反射層上；移除部分的該介電硬遮罩層與部分的該第二低介電常數(shù)介電層以在該介電硬遮罩層與該第二低介電常數(shù)介電層內(nèi)形成一第一渠溝；移除該光罩層與該底部反反射層；移除部分的該介電硬遮罩層與該第一渠溝的一底部的該中間蝕刻停止層；移除部分的該第二低介電常數(shù)介電層以在該第二低介電常數(shù)介電層內(nèi)形成一第二渠溝并移除部分的該第一低介電常數(shù)介電層以在該第一低介電常數(shù)介電層內(nèi)形成一第三渠溝，其中，該第二渠溝與該第三渠溝相互連接；移除該第三渠溝的一底部的該覆蓋層，并移除該第二渠溝的部分的一底部的該中間蝕刻停止層；形成一阻障層于該第二金屬層上、該第二渠溝的部分的該底部、該第二渠溝的一側(cè)壁、該第三渠溝的該底部、該第三渠溝的一側(cè)壁上；形成一第三金屬層于該阻障層上與該第二渠溝及該第三渠溝內(nèi)，并填滿該第二渠溝與該第三渠溝；及移除部分的該第三金屬層以露出該第二金屬層，并使該第三金屬層與該第二金屬層的一平面為一平坦的平面。
11.如權(quán)利要求10所述的方法，其特征在于，所述的第二金屬層為鈦。
12.如權(quán)利要求10所述的方法，其特征在于，所述的第二金屬層為氮化鈦。
13.如權(quán)利要求10所述的方法，其特征在于，所述的第二金屬層為鉭。
14.如權(quán)利要求10所述的方法，其特征在于，所述的第二金屬層為氮化鉭。
15.如權(quán)利要求10所述的方法，其特征在于，所述的中間蝕刻停止層為氮化硅。
16.如權(quán)利要求10所述的方法，其特征在于，所述的第二金屬層為鋁。
17.如權(quán)利要求10所述的方法，其特征在于，所述的中間蝕刻停止層為鎢。
18.如權(quán)利要求10所述的方法，其特征在于，所述的中間蝕刻停止層為碳化硅。
19.如權(quán)利要求10所述的方法，其特征在于，所述的第三金屬層的一材料為銅。
20.如權(quán)利要求10所述的方法，其特征在于，所述的阻障層為氮化鉭/鉭。
21.如權(quán)利要求10所述的方法，其特征在于，所述的阻障層為氮化鈦/鈦。
22.一種制作一雙鑲嵌插銷的方法，其特征在于，該方法至少包括提供一晶片，該晶片包括一第一金屬層；形成一覆蓋層于該第一金屬層上；形成一第一低介電常數(shù)介電層于該覆蓋層上；形成一中間蝕刻停止層于該第一低介電常數(shù)介電層上；形成一第二低介電常數(shù)介電層于該中間蝕刻停止層上；形成一介電硬遮罩層于該第二低介電常數(shù)介電層上；形成一第二金屬層于該介電硬遮罩層上；移除部分的該第二金屬層以在部分的該介電硬遮罩層上形成一金屬硬遮罩層；形成一底部反反射層于該第二金屬層與部分的該介電硬遮罩層上；形成一光罩層于該底部反反射層上；移除部分的該介電硬遮罩層與部分的該第二低介電常數(shù)介電層以在該介電硬遮罩層與該第二低介電常數(shù)介電層內(nèi)形成一第一渠溝；移除該光罩層與該底部反反射層；移除部分的該介電硬遮罩層與該第一渠溝的一底部的該中間蝕刻停止層；移除部分的該第二低介電常數(shù)介電層以在該第二低介電常數(shù)介電層內(nèi)形成一第二渠溝并移除部分的該第一低介電常數(shù)介電層以在該第一低介電常數(shù)介電層內(nèi)形成一第三渠溝，其中，該第二渠溝與該第三渠溝相互連接；移除該第三渠溝的一底部的該覆蓋層，并移除該第二渠溝的部分的一底部的該中間蝕刻停止層；形成一阻障層于該第二金屬層上、該第二渠溝的部分的該底部、該第二渠溝的一側(cè)壁、該第三渠溝的該底部、該第三渠溝的一側(cè)壁上；形成一銅金屬層于該阻障層上與該第二渠溝及該第三渠溝內(nèi)，并填滿該第二渠溝與該第三渠溝；移除部分的該銅金屬層以露出該第二金屬層，并使該銅金屬層與該第二金屬層的一平面為一平坦的平面；移除該第二金屬層上的該阻障層，以露出該第二金屬層；及移除該介電硬遮罩層上的該第二金屬層，以露出該介電硬遮罩層。
23.如權(quán)利要求22所述的方法，其特征在于，所述的第二金屬層為鈦。
24.如權(quán)利要求22所述的方法，其特征在于，所述的第二金屬層為氮化鈦。
25.如權(quán)利要求22所述的方法，其特征在于，所述的第二金屬層為鉭。
26.如權(quán)利要求22所述的方法，其特征在于，所述的第二金屬層為氮化鉭。
27.如權(quán)利要求22所述的方法，其特征在于，所述的第二金屬層為鋁。
28.如權(quán)利要求22所述的方法，其特征在于，所述的第二金屬層為鎢。
29.如權(quán)利要求22所述的方法，其特征在于，所述的中間蝕刻停止層為氮化硅。
30.如權(quán)利要求22所述的方法，其特征在于，所述的中間蝕刻停止層為碳化硅。
31.如權(quán)利要求22所述的方法，其特征在于，所述的第三金屬層的材料為銅。
32.如權(quán)利要求22所述的方法，其特征在于，所述的阻障層為氮化鉭/鉭。
33.如權(quán)利要求22所述的方法，其特征在于，所述的阻障層為氮化鈦/鈦。
34.如權(quán)利要求22所述的方法，其特征在于，所述的介電硬遮罩層為碳化硅。
35.如權(quán)利要求22所述的方法，其特征在于，所述的介電硬遮罩層為氮化硅。
36.如權(quán)利要求22所述的方法，其特征在于，所述的第二金屬層的厚度約為50至500埃。
全文摘要
本發(fā)明有關(guān)一種制作雙鑲嵌(copper dual damascene)插銷(via)的方法，特別是有關(guān)一種以金屬硬遮罩層(metal hard mask layer)制作雙鑲嵌插銷的方法。本發(fā)明利用一金屬層作為硬遮罩層，以使插銷形成之后，隔離層(isolation layer)的表面可維持一平面而非一圓滑凸面，以防止插銷相互連結(jié)而產(chǎn)生漏電流的缺陷。
文檔編號C03C15/00GK1419277SQ0212684
公開日2003年5月21日 申請日期2002年7月19日 優(yōu)先權(quán)日2001年11月13日
發(fā)明者蔡騰群, 許嘉麟 申請人:聯(lián)華電子股份有限公司