專利名稱：一種單片cmos數(shù)?；旌虾凸β黍?qū)動集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電 路，應(yīng)用于遙控玩具。
背景技術(shù)：
玩具是兒童喜愛的物品之一，而遙控玩具車由于其在開發(fā)兒童智力運動能力方面 的作用更是受到青少年兒童的青睞。然而現(xiàn)有的遙控玩具車大多是采用一塊遙控接收解碼 的數(shù)字集成電路和外接的分立功率器件驅(qū)動馬達的技術(shù)方案，而且馬達的功率驅(qū)動一般采 用雙極性(Bipolar)晶體管來構(gòu)成。但是分立的功率驅(qū)動器件采用的Bipolar工藝和遙控 接收解碼部分的數(shù)字集成電路采用的標準CMOS工藝技術(shù)不能很好的兼容。當然，采用工藝 非常復(fù)雜且價格昂貴的BCD(Bip0Iar-CMC)S-DMOS雙極性CM0S-DM0Q工藝技術(shù)可以解決兩 者之間的矛盾，但這樣無疑會大大地增加工藝的復(fù)雜性，降低成品率，明顯地提高芯片的成 本，因此目前很少見到。在綜合考慮材料成本和性能的情況下，所以不得不采用現(xiàn)有的分開 技術(shù)方案來實現(xiàn)，但是，由于馬達功率驅(qū)動部分采用了許多分立器件，在生產(chǎn)加工上需要更 多的人工或機器來插件，并在PCB(印刷線路板)的增加了許多焊接點，一方面加大了 PCB 面積另一方面降低了良品率和可靠性，進一步提高了人工和制造成本。圖1示出了現(xiàn)有的遙控玩具車采用的接收解碼和功率驅(qū)動分開的技術(shù)方案的原 理圖。其中1是高頻接收解調(diào)模塊，2是穩(wěn)壓電路模塊(由分立器件構(gòu)成)，3是接收解碼模 塊(由接收解碼集成電路IC和一些外圍元器件組成)，4是馬達功率驅(qū)動模塊(由分立器 件構(gòu)成)，5是外接轉(zhuǎn)動馬達，6是外接電源。從中可以看到現(xiàn)在常用的分開技術(shù)方案涉及的 元器件的數(shù)量非常多，不但成本高，而且也不利于組織生產(chǎn)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是彌補上述現(xiàn)有技術(shù)和生產(chǎn)上的缺陷，提出一種單片 CMOS數(shù)模混合和功率驅(qū)動集成電路，實現(xiàn)了數(shù)字、模擬和功率驅(qū)動三部分的完美統(tǒng)一，從而 可以顯著節(jié)省芯片成本和PCB板的生產(chǎn)制造成本。為了解決上述技術(shù)問題，本發(fā)明提供了一種單片CMOS數(shù)?；旌虾凸β黍?qū)動集成 電路，包括接收解碼電路模塊，用于對輸入信號進行放大后解碼得到輸出控制信號組合； 電平轉(zhuǎn)換電路模塊，用于對所述輸出控制信號組合進行電平轉(zhuǎn)換后產(chǎn)生輸出驅(qū)動信號組 合；輸出控制模塊，用于根據(jù)所述輸出驅(qū)動信號組合進行電荷泵升壓和/或延時緩沖處理， 生成高端驅(qū)動信號組合和相應(yīng)的低端驅(qū)動信號組合；功率驅(qū)動模塊，包括至少一組H橋驅(qū) 動電路，每組H橋驅(qū)動電路根據(jù)所述高端驅(qū)動信號組合和相應(yīng)的低端驅(qū)動信號組合產(chǎn)生兩 個輸出至一個外部設(shè)備的兩端，以向所述外部設(shè)備提供驅(qū)動電流。進一步地，所述接收解碼電路模塊，包括兩級輸入信號放大器、振蕩器、時序產(chǎn)生 及解碼電路和輸出鎖存器組；其中，所述兩級輸入信號放大器的輸入端連接到所述輸入信 號，所述兩級輸入信號放大器的輸出端和所述時序產(chǎn)生及解碼電路的一個輸入端連接；所述振蕩器產(chǎn)生所述時序產(chǎn)生及解碼電路所需的時鐘信號，并輸出到所述時序產(chǎn)生及解碼電 路的另一個輸入端；所述時序產(chǎn)生及解碼電路經(jīng)過解碼產(chǎn)生的輸出連接到所述輸出鎖存器 組的輸入端；所述輸出鎖存器組輸出所述輸出控制信號組合至所述電平轉(zhuǎn)換電路。進一步地，所述電平轉(zhuǎn)換電路模塊，包括兩個倒溝道寬長比的P溝道金屬氧化物 半導(dǎo)體場效應(yīng)管PM0SFET1和PM0SFET2、兩個溝道寬長比小于50的N溝道金屬氧化物半導(dǎo) 體場效應(yīng)管NM0SFET3和NM0SFET4 ；其中，PM0SFET1和PM0SFET2的源極接電源；NM0SFET3 和NM0SFET4的源極接地；PM0SFET1的漏極分別連接NM0SFET3的漏極和PM0SFET2的柵極； PM0SFET2的漏極分別連接NM0SFET4的漏極和PM0SFET1的柵極；NM0SFET2和NM0SFET4的 柵極分別連接到一對互為反向的輸出控制信號組合，所述互為反向的輸出控制信號組合根 據(jù)所述接收解碼電路模塊輸出的所述輸出控制信號組合獲得。進一步地，所述H橋驅(qū)動電路，包括高端部分和低端部分；其中，所述高端部分， 包括兩個溝道寬長比大于50的P溝道金屬氧化物半導(dǎo)體場效應(yīng)管PM0SFET5和PM0SFET6 ； 所述低端部分，包括兩個溝道寬長比大于50的N溝道金屬氧化物半導(dǎo)體場效應(yīng)管 NM0SFET7 和 NM0SFET8 ；所述 PM0SFET5 和 PM0SFET6 的源極接電源；NM0SFET7 和 NM0SFET8 的源極接地；PM0SFET5的漏極連接NM0SFET7的漏極，并作為一個輸出端連接到所述外部設(shè) 備繞組線圈的一端；PM0SFET6的漏極連接NM0SFET8的漏極，并作為另一個輸出端連接到所 述外部設(shè)備繞組線圈的另一端；PM0SFET5和PM0SFET6的柵極分別連接到所述輸出控制模 塊所產(chǎn)生的高端驅(qū)動信號組合上；NM0SFET7和NM0SFET8的柵極分別連接到所述輸出控制 模塊所產(chǎn)生的低端驅(qū)動信號組合上。進一步地，所述PM0SFET5、PM0SFET6、NM0SFET7 和 NM0SFET8 均設(shè)置有源漏寄生二極管。進一步地，所述高端部分進一步使用兩個溝道寬長比大于50的N溝道金屬氧化物 半導(dǎo)體場效應(yīng)管NM0SFET5和NM0SFET6替換PM0SFET5和PM0SFET6，并分別在所述NM0SFET5 和NM0SFET6的源極和漏極之間并聯(lián)獨立的反向二極管。進一步地，所述H 橋驅(qū)動電路的 PM0SFET5/NM0SFET5、PM0SFET6/NM0SFET6、 NM0SFET7和NM0SFET8采用環(huán)柵結(jié)構(gòu)。進一步地，還包括穩(wěn)壓電路模塊，用于產(chǎn)生不隨外界電壓波動的穩(wěn)定電壓，并輸 出所述穩(wěn)定電壓至所述接收解碼電路模塊和外部的高頻接收解調(diào)模塊。進一步地，所述輸入信號由所述高頻接收解調(diào)模塊生成。進一步地，還包括與所述輸出控制模塊連接的熱保護電路；所述熱保護電路，進 一步包括絕對溫度比例PTAT電流源、串聯(lián)二極管溫度檢測電路和滯回比較器，其中，所述 PTAT電流源產(chǎn)生的基準電壓和所述串聯(lián)二極管溫度檢測電路的輸出端分別連接到所述滯 回比較器的兩個輸入端，所述滯回比較器的輸出端連接至所述輸出控制模塊。進一步地，還包括與所述功率驅(qū)動模塊連接的過流保護電路模塊，用于監(jiān)測所述 功率驅(qū)動模塊的輸出電流，當所述輸出電流超過設(shè)定值時，關(guān)斷所述功率驅(qū)動模塊的控制 信號。進一步地，所述單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電路由硅材料或者絕緣體硅 制成。本發(fā)明的有益技術(shù)效果
與目前的通常的采用分立器件的技術(shù)方案相比，本發(fā)明采用低成本的CMOS工藝 技術(shù)，將遙控玩具的整個技術(shù)方案中數(shù)字接收解碼電路、功率馬達驅(qū)動電路和穩(wěn)壓電路等 都集成在單個硅片上，工藝生產(chǎn)成本低，工藝兼容性好，應(yīng)用電路簡單，從而大大降低了芯 片成本和后續(xù)的人工、制造成本。由于H橋功率驅(qū)動電路采用了大溝道寬長比(一般認為溝 道寬長比大于50)的MOSFET作為功率輸出，無需增加任何特殊工藝，在實現(xiàn)較大的輸出電 流的同時，使H橋功率驅(qū)動電路的導(dǎo)通電阻較小，響應(yīng)速度較快，電路自身的發(fā)熱量降低， 提高了所述集成電路的可靠性。


圖1是現(xiàn)有技術(shù)中遙控玩具分開的技術(shù)方案的示意圖；圖2是本發(fā)明實施例的電路組成示意圖；圖3是本發(fā)明實施例中所述接收解碼電路模塊的示意圖；圖4是本發(fā)明實施例中所述電平轉(zhuǎn)換電路模塊的電路圖；圖5是本發(fā)明實施例中所述H橋功率驅(qū)動電路模塊優(yōu)選的電路圖；圖6是本發(fā)明實施例的應(yīng)用電路示意圖；圖7是本發(fā)明實施例的第一典型應(yīng)用電路示意圖；圖8是本發(fā)明實施例的第二典型應(yīng)用電路示意圖；圖9是本發(fā)明實施例的第三典型應(yīng)用電路示意圖；圖10是本發(fā)明實施例的第四典型應(yīng)用電路示意圖；圖11是本發(fā)明實施例的第五典型應(yīng)用電路示意圖；圖12是本發(fā)明實施例的第六典型應(yīng)用電路示意圖。
具體實施例方式以下將配合圖式及實施例來詳細說明本發(fā)明的實施方式，藉此對本發(fā)明如何應(yīng)用 技術(shù)手段來解決技術(shù)問題并達成技術(shù)功效的實現(xiàn)過程能充分理解并據(jù)以實施。本發(fā)明的核心在于單片CMOS數(shù)模混合和功率驅(qū)動集成電路，包括接收解碼電 路模塊，用于對輸入信號進行放大后解碼得到輸出控制信號組合；電平轉(zhuǎn)換電路模塊，用于 對所述輸出控制信號組合進行電平轉(zhuǎn)換后產(chǎn)生輸出驅(qū)動信號組合；輸出控制模塊，用于根 據(jù)所述輸出驅(qū)動信號組合進行電荷泵升壓和/或延時緩沖處理，生成高端驅(qū)動信號組合和 相應(yīng)的低端驅(qū)動信號組合；功率驅(qū)動模塊，包括至少一組H橋驅(qū)動電路，每組H橋驅(qū)動電路 根據(jù)所述高端驅(qū)動信號組合和相應(yīng)的低端驅(qū)動信號組合產(chǎn)生兩個輸出至一個外部設(shè)備的 兩端，以向所述外部設(shè)備提供驅(qū)動電流。以下以一實施例對所述單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電路進行說明。外部 設(shè)備具體為驅(qū)動遙控玩具車的外接馬達。如圖2所示，一種單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電路12，由硅材料或者絕緣 體硅制成，包括穩(wěn)壓電路模塊2、接收解碼電路模塊3、電平轉(zhuǎn)換電路模塊4、輸出控制模塊 5、功率驅(qū)動模塊6、熱保護電路模塊7、過流保護電路模塊8。所述功率驅(qū)動模塊的輸出端， 每兩個一組分別與外接馬達對應(yīng)的線圈繞組的兩端連接。所述穩(wěn)壓電路模塊2，用于產(chǎn)生不隨連接到芯片電源的外界電壓波動的穩(wěn)定電壓VREG,并輸出所述穩(wěn)定電壓VREG至所述接收解碼電路模塊3和外部的高頻接收解調(diào)模塊1， 大大提高了高頻信號的接收靈敏度和解碼電路模塊的抗干擾能力。在外接電源電壓較低或 需要特別設(shè)定的情況下所述的穩(wěn)壓電路模塊也可以采取外置電路的方式實現(xiàn)。所述接收解碼電路模塊3，用于接收所述高頻接收解調(diào)電路模塊1輸出的微弱的 輸入信號IN，經(jīng)過內(nèi)置的兩級放大器放大后，再輸入到邏輯解碼電路解碼出輸出控制信號 組合CTRLn，并輸出所述輸出控制信號組合CTRLn至所述電平轉(zhuǎn)換電路4。如圖2所示，圖 中的并聯(lián)的R1、C1和并聯(lián)的R2、C2為所述內(nèi)置兩級放大器的濾波反饋網(wǎng)絡(luò)；串聯(lián)的C3、R3 是兩級放大器之間的耦合電路；R4、C4是第二級放大器輸出端的濾波電路，以產(chǎn)生干凈的 數(shù)字編碼信號輸入到邏輯解碼電路解碼，防止邏輯解碼電路誤操作。所述電平轉(zhuǎn)換電路模塊4，用于接收所述接收解碼電路模塊3輸出的較低電源電 壓標準(VREG)的控制信號組合CTRLn，并根據(jù)所述輸出控制信號組合CTRLn進行電平轉(zhuǎn)換， 產(chǎn)生輸出驅(qū)動信號組合CDRVn，并輸出所述輸出驅(qū)動信號組合CDRVn到輸出控制模塊5。所述輸出控制模塊5，接收所述輸出驅(qū)動信號組合CDRVn，經(jīng)過內(nèi)部電荷泵升壓電 路和/或延時緩沖電路生成高端驅(qū)動信號組合CHn和低端驅(qū)動信號組合CLn，并輸出所述高 端驅(qū)動信號組合CHn和低端驅(qū)動信號組合CLn到功率驅(qū)動模塊6。所述功率驅(qū)動模塊6，包括但不限于至少一組H橋驅(qū)動電路；由所述高端驅(qū)動信號 組合CHn和低端驅(qū)動信號組合CLn來驅(qū)動控制，每個H橋驅(qū)動電路的兩個輸出端連接至外 接馬達線圈繞組的兩端。所述熱保護電路模塊7，包括PTAT(絕對溫度比例)電流源、串聯(lián)二極管溫度檢測 電路和滯回比較器；由PTAT電流源產(chǎn)生的基準電壓和溫度檢測電路的輸出端分別連接到 滯回比較器的兩個輸入端，滯回比較器的輸出端連接至輸出控制模塊5。所述的熱保護電路 模塊為可選模塊，所述單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電路12也可以未集成所述熱保 護電路模塊；或者，所述熱保護電路模塊也可以采取外置電路的方式實現(xiàn)。所述過流保護電路模塊8，用于監(jiān)測所述功率驅(qū)動模塊6的輸出電流，當所述輸出 電流超過設(shè)定值時，關(guān)斷所述功率驅(qū)動模塊6的控制信號，從而實現(xiàn)保護功能。所述的過流 保護電路模塊為可選模塊，所述單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電路12也可以未集成 所述過流保護電路模塊；或者，所述過流保護電路模塊也可以采取外置電路的方式實現(xiàn)。如圖3所示，所述接收解碼電路模塊3，包括兩級輸入信號放大器7、振蕩器8、時 序產(chǎn)生及解碼電路9和輸出鎖存器組10。所述兩級輸入信號放大器7的輸入端連接到外接 的高頻接收解調(diào)電路模塊1的輸出上，其輸出端和時序產(chǎn)生及解碼電路9的一個輸入端連 接；振蕩器8產(chǎn)生解碼電路所需的時鐘信號CK，所述時鐘信號CK連接到時序產(chǎn)生及解碼電 路9的另一個輸入端上；時序產(chǎn)生及解碼電路9經(jīng)過解碼產(chǎn)生的輸出連接到輸出鎖存器組 10的輸入端；最后由輸出鎖存器組10輸出控制信號組合CTRLn，并輸出所述輸出控制信號 組合CTRLn至所述電平轉(zhuǎn)換電路4。如圖4所示，所述電平轉(zhuǎn)換電路模塊4由兩個倒溝道寬長比(即溝道長度>溝道 寬度)的P溝道金屬氧化物半導(dǎo)體場效應(yīng)管PM0SFET1、PM0SFET2和兩個普通溝道寬長比 (一般認為溝道寬長比小于50)的N溝道金屬氧化物半導(dǎo)體場效應(yīng)管NM0SFET3、NM0SFET4 組成。所述PM0SFET1和PM0SFET2的源極都接電源；NM0SFET3和NM0SFET4的源極都接地； PM0SFET1的漏極連接NM0SFET3的漏極和PM0SFET2的柵極；PM0SFET2的漏極連接NMOSFEiM
7的漏極和PM0SFET1的柵極；NM0SFET2和NMOSFEiM的柵極分別接到一對互為反向的控制 信號上，所述互為反向的控制信號來源于接收解碼電路模塊3輸出的輸出控制信號組合 CTRLn。所述電平轉(zhuǎn)換電路模塊4將所述較低電源電壓標準(VREG)的接收解碼電路模塊3 輸出控制信號組合CTRLn進行電平轉(zhuǎn)換，產(chǎn)生輸出驅(qū)動信號CDRVn，提供給輸出控制模塊5。如圖5所示，是所述本發(fā)明實施例中的H橋功率驅(qū)動電路模塊6優(yōu)選的電路圖。所 述H橋驅(qū)動電路6由4個大溝道寬長比(一般認為溝道寬長比大于50)的MOSFET組成高 端部分和低端部分；其中高端部分可以由2個大溝道寬長比的PM0SFET5、PM0SFET6組成， 低端部分由2個大溝道寬長比的NM0SFET7、NM0SFET8組成，以提供驅(qū)動外接的馬達正常工 作所需要的較大電流。流過MOSFET的電流大小與其溝道寬長比成正比，大溝道寬長比的 NM0SFET和PM0SFET的導(dǎo)通內(nèi)阻也較小，可以增強H橋的驅(qū)動能力。所述PM0SFET5和PM0SFET6的源極都接電源；NM0SFET7和NM0SFET8的源極都 接地；PM0SFET5的漏極連接NM0SFET7的漏極，作為本發(fā)明的單片CMOS數(shù)?；旌虾凸β?驅(qū)動集成電路12的一個輸出端和外接馬達繞組線圈的一端連接；PM0SFET6的漏極連接 NM0SFET8的漏極作為本發(fā)明的單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電路12的另一個輸出端 和外接馬達繞組線圈的另一端連接；所述高端PM0SFET5和PM0SFET6的柵極分別連接到所 述輸出控制模塊5所產(chǎn)生的高端驅(qū)動信號組合CHn上；所述低端NM0SFET7和NM0SFET8的 柵極分別連接到所述輸出控制模塊5所產(chǎn)生的低端驅(qū)動信號組合CLn上。所述H橋驅(qū)動電路6的2個NM0SFET和2個PM0SFET都配置有源漏寄生二極 管，以泄放由于電流增加或減小由外接馬達繞組線圈產(chǎn)生的反激電動勢，避免NM0SFET和 PM0SFET 擊穿。所述H橋驅(qū)動電路的高端部分還可以采用大溝道寬長比(溝道寬長比大于50)的 NM0SFET5、NM0SFET6替換PM0SFET5、PM0SFET6,因為漏極對電源無寄生的反向二極管，需要 增加獨立的反向二極管分別并聯(lián)在所述NM0SFET5、NM0SFET6的源極和漏極之間。所述的H橋驅(qū)動電路的NM0SFET和PM0SFET采用環(huán)柵結(jié)構(gòu)，從而在較小的版圖面 積下得到較小的導(dǎo)通電阻，提高H橋的驅(qū)動能力。在本發(fā)明所述的集成電路中，所述集成電路模塊由硅材料或者絕緣體硅制成。如圖6所示，是本發(fā)明實施例的應(yīng)用電路示意圖。所述集成電路12只需外接高頻 接收解調(diào)電路模塊和少量的外圍阻容元件以及需要驅(qū)動的馬達，就可實現(xiàn)一個遙控玩具完 整的技術(shù)解決方案。在圖6中，所述集成電路12中集成了穩(wěn)壓電路模塊2、熱保護電路模 塊7和過流保護電路模塊8，其中，所述熱保護電路模塊7和過流保護電路模塊8為可選模 塊，所述穩(wěn)壓電路模塊2、熱保護電路模塊7和過流保護電路模塊8均可以集成于所述集成 電路12內(nèi)部，也可以采取外置電路的方式實現(xiàn)。以下具體以若干典型應(yīng)用電路進行描述， 但本發(fā)明并不限于此，本領(lǐng)域技術(shù)人員可以獲知的以下雖未列出但符合上述發(fā)明宗旨的應(yīng) 用電路，也屬于本發(fā)明的保護范圍。 如圖7所示，是本發(fā)明實施例的第一典型應(yīng)用電路示意圖。所述集成電路12中僅 集成了熱保護電路模塊7 ；穩(wěn)壓電路模塊2外置，整個應(yīng)用電路未配置過流保護電路模塊8。
如圖8所示，是本發(fā)明實施例的第二典型應(yīng)用電路示意圖。所述集成電路12中僅 集成了熱保護電路模塊7 ；穩(wěn)壓電路模塊2和過流保護電路模塊8采取外置電路的方式實 現(xiàn)。
8
如圖9所示，是本發(fā)明實施例的第三典型應(yīng)用電路示意圖。所述集成電路12中未 集成穩(wěn)壓電路模塊2、熱保護電路模塊7和過流保護電路模塊8 ；穩(wěn)壓電路模塊2采取外置 電路的方式實現(xiàn)，整個應(yīng)用電路未配置熱保護電路模塊7和過流保護電路模塊8。如圖10所示，是本發(fā)明實施例的第四典型應(yīng)用電路示意圖。所述集成電路12中 未集成穩(wěn)壓電路模塊2、熱保護電路模塊7和過流保護電路模塊8 ；穩(wěn)壓電路模塊2和熱保 護電路模塊7采取外置電路的方式實現(xiàn)，整個應(yīng)用電路未配置過流保護電路模塊8。如圖11所示，是本發(fā)明實施例的第五典型應(yīng)用電路示意圖。所述集成電路12中 未集成穩(wěn)壓電路模塊2、熱保護電路模塊7和過流保護電路模塊8 ；穩(wěn)壓電路模塊2和過流 保護電路模塊8采取外置電路的方式實現(xiàn)，整個應(yīng)用電路未配置熱保護電路模塊7。如圖12所示，是本發(fā)明實施例的第六典型應(yīng)用電路示意圖。所述集成電路12中 未集成穩(wěn)壓電路模塊2、熱保護電路模塊7和過流保護電路模塊8 ；穩(wěn)壓電路模塊2、熱保護 電路模塊7和過流保護電路模塊8采取外置電路的方式實現(xiàn)。上述說明示出并描述了本發(fā)明的一個優(yōu)選實施例，但如前所述，應(yīng)當理解本發(fā)明 并非局限于本文所披露的形式，不應(yīng)看作是對其他實施例的排除，而可用于各種其他組合、 修改和環(huán)境，并能夠在本文所述發(fā)明構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識 進行改動。而本領(lǐng)域人員所進行的改動和變化不脫離本發(fā)明的精神和范圍，則都應(yīng)在本發(fā) 明所附權(quán)利要求的保護范圍內(nèi)。
9
權(quán)利要求
1.一種單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電路，其特征在于，包括接收解碼電路模塊，用于對輸入信號進行放大后解碼得到輸出控制信號組合；電平轉(zhuǎn)換電路模塊，用于對所述輸出控制信號組合進行電平轉(zhuǎn)換后產(chǎn)生輸出驅(qū)動信號 組合；輸出控制模塊，用于根據(jù)所述輸出驅(qū)動信號組合進行電荷泵升壓和/或延時緩沖處 理，生成高端驅(qū)動信號組合和相應(yīng)的低端驅(qū)動信號組合；功率驅(qū)動模塊，包括至少一組H橋驅(qū)動電路，每組H橋驅(qū)動電路根據(jù)所述高端驅(qū)動信號 組合和相應(yīng)的低端驅(qū)動信號組合產(chǎn)生兩個輸出至一個外部設(shè)備的兩端，以向所述外部設(shè)備 提供驅(qū)動電流。
2.如權(quán)利要求1所述的集成電路，其特征在于，所述接收解碼電路模塊，包括兩級輸入信號放大器、振蕩器、時序產(chǎn)生及解碼電路和 輸出鎖存器組；其中，所述兩級輸入信號放大器的輸入端連接到所述輸入信號，所述兩級輸 入信號放大器的輸出端和所述時序產(chǎn)生及解碼電路的一個輸入端連接；所述振蕩器產(chǎn)生所 述時序產(chǎn)生及解碼電路所需的時鐘信號，并輸出到所述時序產(chǎn)生及解碼電路的另一個輸入 端；所述時序產(chǎn)生及解碼電路經(jīng)過解碼產(chǎn)生的輸出連接到所述輸出鎖存器組的輸入端；所 述輸出鎖存器組輸出所述輸出控制信號組合至所述電平轉(zhuǎn)換電路。
3.如權(quán)利要求1所述的集成電路，其特征在于，所述電平轉(zhuǎn)換電路模塊，包括兩個倒溝道寬長比的P溝道金屬氧化物半導(dǎo)體場效應(yīng) 管PM0SFET1和PM0SFET2、兩個溝道寬長比小于50的N溝道金屬氧化物半導(dǎo)體場效應(yīng)管 NM0SFET3 和 NM0SFET4 ；其中，PM0SFET1 和 PM0SFET2 的源極接電源；NM0SFET3 和 NM0SFET4 的源極接地；PM0SFET1的漏極分別連接NM0SFET3的漏極和PM0SFET2的柵極；PM0SFET2的 漏極分別連接NM0SFET4的漏極和PM0SFET1的柵極；NM0SFET2和NM0SFET4的柵極分別連 接到一對互為反向的輸出控制信號組合，所述互為反向的輸出控制信號組合根據(jù)所述接收 解碼電路模塊輸出的所述輸出控制信號組合獲得。
4.如權(quán)利要求3所述的集成電路，其特征在于，所述H橋驅(qū)動電路，包括高端部分和低端部分；其中，所述高端部分，進一步包括 兩個溝道寬長比大于50的P溝道金屬氧化物半導(dǎo)體場效應(yīng)管PM0SFET5和PM0SFET6 ；所 述低端部分，進一步包括兩個溝道寬長比大于50的N溝道金屬氧化物半導(dǎo)體場效應(yīng)管 NM0SFET7 和 NM0SFET8 ；所述 PM0SFET5 和 PM0SFET6 的源極接電源；NM0SFET7 和 NM0SFET8 的源極接地；PM0SFET5的漏極連接NM0SFET7的漏極，并作為一個輸出端連接到所述外部設(shè) 備繞組線圈的一端；PM0SFET6的漏極連接NM0SFET8的漏極，并作為另一個輸出端連接到所 述外部設(shè)備繞組線圈的另一端；PM0SFET5和PM0SFET6的柵極分別連接到所述輸出控制模 塊所產(chǎn)生的高端驅(qū)動信號組合上；NM0SFET7和NM0SFET8的柵極分別連接到所述輸出控制 模塊所產(chǎn)生的低端驅(qū)動信號組合上。
5.如權(quán)利要求4所述的集成電路，其特征在于，所述PM0SFET5、PM0SFET6、NM0SFET7和NM0SFET8均設(shè)置有源漏寄生二極管。
6.如權(quán)利要求5所述的集成電路，其特征在于，所述高端部分進一步使用兩個溝道寬長比大于50的N溝道金屬氧化物半導(dǎo)體場效應(yīng) 管 NM0SFET5 和 NM0SFET6 替換 PM0SFET5 和 PM0SFET6，并分別在所述 NM0SFET5 和 NM0SFET6的源極和漏極之間并聯(lián)獨立的反向二極管。
7.如權(quán)利要求6所述的集成電路，其特征在于，所述 H 橋驅(qū)動電路的 PM0SFET5/NM0SFET5, PM0SFET6/NM0SFET6, NM0SFET7 和 NM0SFET8 采用環(huán)柵結(jié)構(gòu)。
8.如權(quán)利要求1所述的集成電路，其特征在于，還包括穩(wěn)壓電路模塊，用于產(chǎn)生不隨外界電壓波動的穩(wěn)定電壓，并輸出所述穩(wěn)定電壓 至所述接收解碼電路模塊和外部的高頻接收解調(diào)模塊。
9.如權(quán)利要求8所述的集成電路，其特征在于，所述輸入信號由所述高頻接收解調(diào)模塊生成。
10.如權(quán)利要求1所述的集成電路，其特征在于，還包括與所述輸出控制模塊連接的熱保護電路；所述熱保護電路，進一步包括絕對 溫度比例PTAT電流源、串聯(lián)二極管溫度檢測電路和滯回比較器，其中，所述PTAT電流源產(chǎn) 生的基準電壓和所述串聯(lián)二極管溫度檢測電路的輸出端分別連接到所述滯回比較器的兩 個輸入端，所述滯回比較器的輸出端連接至所述輸出控制模塊。
11.如權(quán)利要求1所述的集成電路，其特征在于，還包括與所述功率驅(qū)動模塊連接的過流保護電路模塊，用于監(jiān)測所述功率驅(qū)動模塊 的輸出電流，當所述輸出電流超過設(shè)定值時，關(guān)斷所述功率驅(qū)動模塊的控制信號。
12.如權(quán)利要求1所述的集成電路，其特征在于，所述單片CMOS數(shù)模混合和功率驅(qū)動集成電路由硅材料或者絕緣體硅制成。
全文摘要
本發(fā)明公開了一種單片CMOS數(shù)?；旌虾凸β黍?qū)動集成電路，包括接收解碼電路模塊，用于對輸入信號進行放大后解碼得到輸出控制信號組合；電平轉(zhuǎn)換電路模塊，用于對所述輸出控制信號組合進行電平轉(zhuǎn)換后產(chǎn)生輸出驅(qū)動信號組合；輸出控制模塊，用于根據(jù)所述輸出驅(qū)動信號組合進行電荷泵升壓和/或延時緩沖處理，生成高端驅(qū)動信號組合和相應(yīng)的低端驅(qū)動信號組合；功率驅(qū)動模塊，包括至少一組H橋驅(qū)動電路，每組H橋驅(qū)動電路根據(jù)所述高端驅(qū)動信號組合和相應(yīng)的低端驅(qū)動信號組合產(chǎn)生兩個輸出至一個外部設(shè)備的兩端，以向所述外部設(shè)備提供驅(qū)動電流。本發(fā)明實現(xiàn)了數(shù)字、模擬和功率驅(qū)動三部分的統(tǒng)一，從而可以顯著節(jié)省芯片成本和PCB板的生產(chǎn)制造成本。
文檔編號A63H30/02GK102120089SQ201110005068
公開日2011年7月13日 申請日期2011年1月11日 優(yōu)先權(quán)日2011年1月11日
發(fā)明者張有利 申請人:張有利