專利名稱：Mom電容器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，更具體地說，涉及一種MOM電容器及其制作方法。
背景技術(shù)：
隨著各種功能電路集成度的迅速提高以及對功能模塊和元器件小型化的需要，集成無源技術(shù)成為一種取代分立無源器件以達到器件小型化的解決方案。在各種典型電路中，80 %的組件為無源器件，它們占去了印刷電路板上的近50 %的面積，而電容器作為基板上最常見也是分布最多的元器件，使電容器的集成技術(shù)成為集成無源技術(shù)的關(guān)鍵技術(shù)。目前集成電路設(shè)計時經(jīng)常用到的兩種電容器為MIM(metal insulator metal)電容器和M0M(metal oxide metal)電容器。MM電容器即為平行板電容器，其優(yōu)點是可以通過改變兩個平行板之間的介質(zhì)層(一般為氮化硅層)的厚度來改變電容器的電容值，當前MIM電容器的電容密度(單位面積的電容值)最大可以做到ZfF/ym2，但是，相對于MOM電容器來說，制作MM電容器的過程中，不可避免的要增加一塊掩膜版(如電容器上極板光刻時所用的mask)，同時增加一次光刻和腐蝕過程，這必然導致了工藝成本的增加。MOM電容器是通過對同一金屬層上的金屬進行光刻和刻蝕，得到多個相互平行的導電電極線，即同一層上的金屬呈梳狀(即COMB結(jié)構(gòu))排列，多個導電電極線即為梳齒部分，同一層的多個導電電極線之間設(shè)置有電介質(zhì)，這里將由位于同一層上且呈梳狀排列的導電電極線與其之間的電介質(zhì)組成的組合層稱為金屬化層。在同一金屬化層上，相鄰的兩個導電電極線及其中間的電介質(zhì)形成了電容結(jié)構(gòu)，以產(chǎn)生電容，MOM電容器總的電容值是由多層金屬化層上的電容并聯(lián)后 的產(chǎn)生的，即將多層金屬化層上的電容值相加得到MOM電容器的電容值。相對于MM電容器來說，MOM電容器在制作工藝上少一次光刻和腐蝕過程，但是，由于MOM電容實際上是一種寄生電容，其電容密度是有不同的工藝特性決定的，在工藝一定的情況下，其電容密度是不可變的。并且，相對于MIM電容器，現(xiàn)有技術(shù)中的MOM電容器的電容密度較小，以6層金屬層的MOM電容器為例，一般電容密度可達到1.25fF/y m2，遠小于MM電容器的電容密度，由于一般芯片中電容器所占面積較大，這必然導致采用MOM電容器的芯片面積較大。

發(fā)明內(nèi)容
本發(fā)明實施例提供了一種MOM電容器及其制作方法，提高了 MOM電容器的電容密度，較現(xiàn)有技術(shù)中的采用MOM電容器的芯片，減小了芯片上MOM電容器的面積，進而減小了芯片的面積。為實現(xiàn)上述目的，本發(fā)明實施例提供了如下技術(shù)方案:一種MOM電容器，包括:基底，所述基底包括本體層；
位于所述本體層表面上的多層金屬化層和多層介質(zhì)層，每兩層金屬化層之間均具有一介質(zhì)層，每一金屬化層具有多個相互平行的導電電極線，且每兩個導電電極線之間填充有隔離電介質(zhì)，以將同一金屬化層上相互平行的導電電極線進行電隔離，各金屬化層上的導電電極線的分布區(qū)域和隔離電介質(zhì)的分布區(qū)域均相同；位于所述導電電極線下方的介質(zhì)層表面內(nèi)的導電通道，以電連接被介質(zhì)層間隔開的上下兩層金屬化層上的導電電極線，各層介質(zhì)層表面內(nèi)的導電通道的分布區(qū)域均相同；其中，在該MOM電容器的俯視圖上，所述導電通道貫穿與其對應(yīng)的導電電極線的兩端。優(yōu)選的，所述導電通道的寬度小于或等于所述導電電極線的寬度。優(yōu)選的，所述導電通道的寬度在0.18 μ m-0.24 μ m以內(nèi)。優(yōu)選的，所述導電通道內(nèi)填充有金屬鎢。優(yōu)選的，所述隔離電介質(zhì)與所述介質(zhì)層的材質(zhì)相同。本發(fā)明實施例還公開了一種MOM電容器制作方法，包括:a)提供基底，所述基底包括本體層；b)在所述本體層表面上形成一金屬化層，該金屬化層具有多個相互平行的導電電極線，且每兩個導電電極線之間填充有隔離電介質(zhì)，以將該金屬化層上相互平行的導電電極線進行電隔離；c)在所述金屬化層表面上形成一介質(zhì)層；d)在位于所述導電電極線下方的介質(zhì)層表面內(nèi)形成導電通道，在俯視圖上，該導電通道貫穿與其對應(yīng)的導電電極線的兩端；e)多次重復步驟b)-步驟d)，并在最后一層具有導電通道的介質(zhì)層上形成最后一金屬化層，以在所述本體層上形成多層金屬化層和多層介質(zhì)層，每兩層金屬化層之間均具有一介質(zhì)層，各金屬化層上的導電電極線的分布區(qū)域和隔離電介質(zhì)的分布區(qū)域均相同，位于所述多個介質(zhì)層表面內(nèi)的多個導電通道用于電連接被介質(zhì)層間隔開的上下兩層金屬化層上的導電電極線，且各介質(zhì)層表面內(nèi)的導電通道的分布區(qū)域均相同。優(yōu)選的，步驟b)中，形成金屬化層的過程具體為:在所述本體層表面上形成一金屬層；采用光刻工藝，在所述金屬層表面上形成具有隔離電介質(zhì)區(qū)圖形的光刻膠層；以具有隔離電介質(zhì)區(qū)圖形的光刻膠層為掩膜，采用干法刻蝕或濕法腐蝕工藝，去除未被光刻膠層覆蓋的金屬層材料，在所述金屬層表面內(nèi)形成隔離電介質(zhì)區(qū)；采用間隙填充工藝在所述隔離電介質(zhì)區(qū)填充所述隔離電介質(zhì)。優(yōu)選的，所述間隙填充工藝具體為，采用高濃度等離子工藝交替淀積和刻蝕待填充的隔離電介質(zhì)，所述隔離電介質(zhì)區(qū)內(nèi)填充的隔離電介質(zhì)致密且空洞極少。優(yōu)選的，步驟c)中，形成介質(zhì)層的過程具體為:采用等離子體增強化學氣相淀積HDP工藝，在所述金屬化層表面上淀積形成介質(zhì)層；采用化學機械研磨工藝研磨所述介質(zhì)層表面，使所述介質(zhì)層表面平坦。優(yōu)選的，步驟d)中，形成導電通道的過程具體為:采用光 刻工藝，在所述介質(zhì)層表面上形成具有所述導電通道圖形的光刻膠層，該光刻工藝中采用的掩膜版上的導電通道圖形的寬度小于所述導電通道的寬度；以具有所述導電通道圖形的光刻膠層為掩膜，采用干法刻蝕或濕法腐蝕工藝去除未被光刻膠層覆蓋的介質(zhì)層材料，在所述介質(zhì)層表面內(nèi)形成導電通道圖形；在所述介質(zhì)層表面內(nèi)的導電通道圖形內(nèi)填充金屬鎢，形成所述導電通道。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點:本發(fā)明實施例提供的MOM電容器及其制作方法，通過增加同一介質(zhì)層表面內(nèi)相鄰導電通道間的相對面積，從而較現(xiàn)有技術(shù)的MOM電容器，大大增加了導電通道電容值，進而提高了 MOM電容器的電容密度，較現(xiàn)有技術(shù)中的采用MOM電容器的芯片，同樣電容值的情況下，減小了芯片上MOM電容器的面積，進而減小了芯片的面積。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1為現(xiàn)有技術(shù)中MOM電容器的俯視圖；圖2為本發(fā)明實施例公開的MOM電容器的俯視圖；圖3為本發(fā)明實施例公開的MOM電容器的剖面圖；圖4為本發(fā)明實施·例公開的MOM電容器剖面的電子顯微照片；圖5為本發(fā)明實施例公開的MOM電容器制作方法的流程圖；圖6為本發(fā)明實施例公開的MOM電容器制作方法得到的不同尺寸導電通道的電子顯微照片。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。其次，本發(fā)明結(jié)合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。正如背景技術(shù)所述，現(xiàn)有技術(shù)中的MOM電容器的電容密度過小，導致芯片的面積較大，現(xiàn)有技術(shù)中的MOM電容器的俯視圖如圖1所示，從圖中可以看出，在同一金屬化層上的多個相互平行的導電電極線11呈梳狀排列，同一層的相鄰導電電極線11之間均設(shè)置有電介質(zhì)13，使相鄰的兩個導電電極線與其中間的電介質(zhì)13共同形成了電容結(jié)構(gòu)，本領(lǐng)域技術(shù)人員可以理解，多層金屬化層之間由多層介質(zhì)層間隔開(圖中未示出)，并且，為了連接上下兩層金屬化層上的導電電極線，在位于導電電極線下方的介質(zhì)層上還設(shè)置有多個通孔，通孔中填充有金屬鎢，從而形成可電連接上下兩層金屬化層上的導電電極線的鎢塞12。發(fā)明人通過研究上述MOM電容器的結(jié)構(gòu)發(fā)現(xiàn)，現(xiàn)有技術(shù)中的MOM電容器的總的電容值由2部分組成，一是各層金屬化層上產(chǎn)生的電容之和，二是各層介質(zhì)層中的鎢塞之間產(chǎn)生的電容之和，但是現(xiàn)有技術(shù)中的MOM電容器的結(jié)構(gòu)中的鎢塞之間產(chǎn)生的電容(簡稱鎢塞電容)卻很小，即鎢塞電容對MOM電容器總的電容貢獻很小，其原因在于，由于現(xiàn)有技術(shù)中的鎢塞的主要作用僅是連通不同的金屬化層，而對鎢塞的排布方式卻沒有特殊要求，即鎢塞的分布非常分散，從而導致鎢塞電容很小。基于上述原因，本發(fā)明實施例提供了一種MOM電容器，其俯視圖如圖2所示，其剖面圖如圖3所示，圖3中剖面的電子顯微照片如圖4所示，圖3和圖4中的切面方向垂直于金屬化層表面和導電通道的延伸方向。參見圖2-圖4,該MOM電容器包括以下結(jié)構(gòu): 基底，所述基底包括本體層20 ；需要說明的是，由于本實施例中的MOM電容器是與其它半導體元件共同集成在同一芯片上的，因此，本實施例中的基底上可以包括半導體元素，例如單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以包括混合的半導體材料，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導體或其組合；也可以是絕緣體上硅(SOI)。此外，半導體基底還可以包括其它半導體結(jié)構(gòu)，例如外延層或埋氧層的多層結(jié)構(gòu)。雖然在此描述了可以形成基底的材料和結(jié)構(gòu)的幾個示例，但是可以作為半導體基底的任何材料和結(jié)構(gòu)均落入本發(fā)明的精神和范圍。本實施例中的本體層優(yōu)選為硅襯底。位于所述本體層表面上的多層金屬化層21和多層介質(zhì)層22，每兩層金屬化層21之間均具有一介質(zhì)層22，每一金屬化層具有多個相互平行的導電電極線21a，且每兩個導電電極線21a之間填充有隔離電介質(zhì)21b，以將同一金屬化層21上相互平行的導電電極線21a進行電隔離，各金屬化層上的導電電極線21a的分布區(qū)域和隔離電介質(zhì)21b的分布區(qū)域均相同； 本實施例中的以上結(jié)構(gòu)可與現(xiàn)有技術(shù)中的MOM電容器結(jié)構(gòu)相同，具體的，所述隔離電介質(zhì)21b的材質(zhì)可與所述介質(zhì)層22的材質(zhì)相同，本實施例中優(yōu)選為氧化硅。位于所述導電電極線21a下方的介質(zhì)層表面內(nèi)的導電通道23，以電連接被介質(zhì)層間隔開的上下兩層金屬化層上的導電電極線21a，各層介質(zhì)層22表面內(nèi)的導電通道23的分布區(qū)域均相同；其中，在該MOM電容器的俯視圖上，所述導電通道23貫穿與其對應(yīng)的導電電極線21a的兩端，所述導電電極線21a的兩端是指在導電電極線延伸方向的兩端，如圖2中標號c和標號d所示。本實施例中并不限定導電通道23的兩端必須與導電電極線的兩端對齊，只要導電通道的兩端延伸到導電電極線的端口附近即可?，F(xiàn)有技術(shù)中連通上下兩金屬化層的鎢塞也可以理解為導電通道，而本發(fā)明實施例中的導電通道與現(xiàn)有技術(shù)中不同的是，沿導電電極線的延伸方向做垂直于金屬化層的切面，從該切面上看，現(xiàn)有技術(shù)中的鎢塞為一個個相互獨立的連接線，而本發(fā)明中的導電通道相當于將無數(shù)個連接線組合在一起形成的連接面，本實施例中的導電通道也可以稱為導電墻，或 via wall ο需要說明的是，本實施例中對導電通道的寬度不做具體限定，優(yōu)選的所述導電通電的寬度可以小于或等于所述導電電極線的寬度，這里導電通道的寬度是指在介質(zhì)層表面上，所述導電通道在垂直于自身延伸方向的尺寸，如圖3中的標號LI所示的尺寸，同理，所述導電電極線的寬度如圖3中的標號L2所示的尺寸。本實施例中所述導電通道的寬度在
0.18 μ m-0.24 μ m 以內(nèi)，舉例來說，如 0.18 μ m、0.2 μ m、0.22 μ m 和 0.24 μ m。并且，本實施例中所述導電通道內(nèi)的導電物質(zhì)也可以與現(xiàn)有技術(shù)中相同，即填充有金屬鎢，當然也可以為其它導電材料。從圖3和圖4中可以看出，該MOM電容器通電后，位于同一金屬化層上的導電電極線21a之間可形成電容A,即金屬電容,位于同一介質(zhì)層22表面內(nèi)的導電通道23之間可形成電容B，即導電通道電容，該MOM電容器的電容值為各個金屬化層上總的金屬電容與各個介質(zhì)層上總的導電通道電容之和。同樣的金屬層次下，本實施例中的金屬電容與現(xiàn)有技術(shù)中的金屬電容大小類似，但是，由于相鄰的導電通道間的相對面積增大了，因此本實施例中的導電通道電容遠遠大于現(xiàn)有技術(shù)中的鎢塞電容，即本實施例中的MOM電容器的電容密度遠遠大于現(xiàn)有技術(shù)中MOM電容器的電容密度，進而提高了 MOM 電容器的電容密度，較現(xiàn)有技術(shù)中的采用MOM電容器的芯片，同樣電容值的情況下，減小了芯片上MOM電容器的面積，進而減小了芯片的面積，使得在同一硅片上，可以制作更多的芯片，從而降低了芯片的生產(chǎn)成本。一般情況下，介質(zhì)層22的厚度是導電電極線21a厚度的2倍左右，在導電通道寬度與導電電極線寬度相同的情況下，理論上，在介質(zhì)層和金屬化層表面面積相同的情況下，導電通道電容的大小基本上是金屬電容的2倍。參見表一,為本發(fā)明實施例中的MOM電容器與現(xiàn)有技術(shù)中的MOM電容器的電容密度的對比表格，選擇5組同樣容值的本發(fā)明實施例中的MOM電容器以及現(xiàn)有技術(shù)中的MOM電容器，通過測量計算得到下表。表一本發(fā)明與現(xiàn)有技術(shù)電容密度對比表
權(quán)利要求
1.一種MOM電容器，其特征在于，包括: 基底，所述基底包括本體層； 位于所述本體層表面上的多層金屬化層和多層介質(zhì)層，每兩層金屬化層之間均具有一介質(zhì)層，每一金屬化層具有多個相互平行的導電電極線，且每兩個導電電極線之間填充有隔離電介質(zhì)，以將同一金屬化層上相互平行的導電電極線進行電隔離，各金屬化層上的導電電極線的分布區(qū)域和隔離電介質(zhì)的分布區(qū)域均相同； 位于所述導電電極線下方的介質(zhì)層表面內(nèi)的導電通道，以電連接被介質(zhì)層間隔開的上下兩層金屬化層上的導電電極線，各層介質(zhì)層表面內(nèi)的導電通道的分布區(qū)域均相同； 其中，在該MOM電容器的俯視圖上，所述導電通道貫穿與其對應(yīng)的導電電極線的兩端。
2.根據(jù)權(quán)利要求1所述的MOM電容器，其特征在于，所述導電通道的寬度小于或等于所述導電電極線的寬度。
3.根據(jù)權(quán)利要求2所述的MOM電容器，其特征在于，所述導電通道的寬度在0.18 μ m-0.24 μ m 以內(nèi)。
4.根據(jù)權(quán)利要求3所述的MOM電容器，其特征在于，所述導電通道內(nèi)填充有金屬鎢。
5.根據(jù)權(quán)利要求4所述的MOM電容器，其特征在于，所述隔離電介質(zhì)與所述介質(zhì)層的材質(zhì)相同。
6.一種MOM電容器制作方法，其特征在于，包括: a)提供基底，所述基底包括本體 層； b)在所述本體層表面上形成一金屬化層，該金屬化層具有多個相互平行的導電電極線，且每兩個導電電極線之間填充有隔離電介質(zhì)，以將該金屬化層上相互平行的導電電極線進行電隔離； c)在所述金屬化層表面上形成一介質(zhì)層； d)在位于所述導電電極線下方的介質(zhì)層表面內(nèi)形成導電通道，在俯視圖上，該導電通道貫穿與其對應(yīng)的導電電極線的兩端； e)多次重復步驟b)-步驟d)，并在最后一層具有導電通道的介質(zhì)層上形成最后一金屬化層，以在所述本體層上形成多層金屬化層和多層介質(zhì)層，每兩層金屬化層之間均具有一介質(zhì)層，各金屬化層上的導電電極線的分布區(qū)域和隔離電介質(zhì)的分布區(qū)域均相同，位于所述多個介質(zhì)層表面內(nèi)的多個導電通道用于電連接被介質(zhì)層間隔開的上下兩層金屬化層上的導電電極線，且各介質(zhì)層表面內(nèi)的導電通道的分布區(qū)域均相同。
7.根據(jù)權(quán)利要求6所述的MOM電容器制作方法，其特征在于，步驟b)中，形成金屬化層的過程具體為: 在所述本體層表面上形成一金屬層； 采用光刻工藝，在所述金屬層表面上形成具有隔離電介質(zhì)區(qū)圖形的光刻膠層； 以具有隔離電介質(zhì)區(qū)圖形的光刻膠層為掩膜，采用干法刻蝕或濕法腐蝕工藝，去除未被光刻膠層覆蓋的金屬層材料，在所述金屬層表面內(nèi)形成隔離電介質(zhì)區(qū)； 采用間隙填充工藝在所述隔離電介質(zhì)區(qū)填充所述隔離電介質(zhì)。
8.根據(jù)權(quán)利要求7所述的MOM電容器制作方法，其特征在于，所述間隙填充工藝具體為，采用高濃度等離子工藝交替淀積和刻蝕待填充的隔離電介質(zhì)，所述隔離電介質(zhì)區(qū)內(nèi)填充的隔離電介質(zhì)致密且空洞極少。
9.根據(jù)權(quán)利要求6所述的MOM電容器制作方法，其特征在于，步驟c)中，形成介質(zhì)層的過程具體為: 采用等離子體增強化學氣相淀積HDP工藝，在所述金屬化層表面上淀積形成介質(zhì)層； 采用化學機械研磨工藝研磨所述介質(zhì)層表面，使所述介質(zhì)層表面平坦。
10.根據(jù)權(quán)利要求6所述的MOM電容器制作方法，其特征在于，步驟d)中，形成導電通道的過程具體為: 采用光刻工藝，在所述介質(zhì)層表面上形成具有所述導電通道圖形的光刻膠層，該光刻工藝中采用的掩膜版上的導電通道圖形的寬度小于所述導電通道的寬度； 以具有所述導電通道圖形的光刻膠層為掩膜，采用干法刻蝕或濕法腐蝕工藝去除未被光刻膠層覆蓋的介質(zhì)層材料，在所述介質(zhì)層表面內(nèi)形成導電通道圖形； 在所述介質(zhì)層表面 內(nèi)的導電通道圖形內(nèi)填充金屬鎢，形成所述導電通道。
全文摘要
本發(fā)明實施例公開了一種MOM電容器及其制作方法，該電容器包括本體層、位于所述本體層表面上的多層金屬化層和多層介質(zhì)層，每兩層金屬化層之間均具有一介質(zhì)層，每一金屬化層具有多個相互平行的導電電極線，且每兩個導電電極線之間填充有隔離電介質(zhì)；位于導電電極線下方的介質(zhì)層表面內(nèi)的導電通道，且在該MOM電容器的俯視圖上，所述導電通道貫穿與其對應(yīng)的導電電極線的兩端。本發(fā)明通過增加同一介質(zhì)層表面內(nèi)相鄰導電通道間的相對面積增大，增加了導電通道電容值，進而提高了MOM電容器的電容密度，較現(xiàn)有技術(shù)中的芯片，同樣電容值的情況下，減小了芯片上MOM電容器的面積，進而減小了芯片的面積。
文檔編號H01L23/522GK103247592SQ201210032779
公開日2013年8月14日 申請日期2012年2月14日 優(yōu)先權(quán)日2012年2月14日
發(fā)明者孫曉峰, 丁海濱, 韓領(lǐng) 申請人:無錫華潤上華半導體有限公司