專利名稱：靜電放電保護(hù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電(Electrostatic Discharge, ESD)保護(hù)裝置,且特別是涉及一種具有半導(dǎo)體集成電路的靜電放電保護(hù)裝置。
背景技術(shù)：
靜電放電起因于短時(shí)間內(nèi)(一般在100納秒nanosecond之內(nèi))的高壓放電所引進(jìn)的強(qiáng)大電流脈沖。集成電路及半導(dǎo)體元件對(duì)于靜電放電相當(dāng)敏感。尤其是在元件安裝時(shí)，因?yàn)槿祟惢驒C(jī)器碰觸接腳，常使強(qiáng)大電流脈沖通過集成電路，而導(dǎo)致元件失效。因此有需要提供集成電路有效的靜電放電保護(hù)裝置。娃控整流器(SiliconControlled Rectifier, SCR)是一種芯片式(on-chip)的半導(dǎo)體靜電放電保護(hù)裝置；由于具有關(guān)鍵尺寸小、電流的汲取/供應(yīng)能力(currentsinking/sourcing capacity)強(qiáng)、低導(dǎo)通阻抗(turn-on impedance)、低消耗功率(powerdissipation)以及高散熱效率等特性。因此，是目前業(yè)界所廣為采用的靜電放電保護(hù)裝置之一.然而,娃控整流器仍有高啟動(dòng)電壓(trigger voltage),而無法即時(shí)啟動(dòng),來保護(hù)集成電路的問題。因此在實(shí)際運(yùn)用上，硅控整流器通常還必須搭配其他，例如二極管或擴(kuò)散電阻(diffusion resistor),等次級(jí)保護(hù)元件，以提供集成電路有效的靜電放電保護(hù)。也因此使集成電路的整體布局尺寸(lay-out size)無法降低,也使集成電路的制作工藝相對(duì)復(fù)雜化，進(jìn)而增加制造成本。因此有需要提供一種先進(jìn)的半導(dǎo)體集成電路靜電放電保護(hù)裝置，解決現(xiàn)有技術(shù)所面臨的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種靜電放電保護(hù)裝置，以解決上述問題。為達(dá)上述目的，本發(fā)明提供一種靜電放電保護(hù)裝置包括:基材、第一阱區(qū)、第一摻雜區(qū)、第二摻雜區(qū)以及外延層。第一阱區(qū)位于基材中，具有第一電性。第一摻雜區(qū)具有第一電性，位于第一阱區(qū)之中。第二摻雜區(qū)具有第二電性，位于第一阱區(qū)之中。外延層，位于基材中，具有彼此分隔的第三摻雜區(qū)和第四摻雜區(qū)，第三摻雜區(qū)具有第一電性，第四摻雜區(qū)具有第二電性。其中，第一摻雜區(qū)、第一阱區(qū)和第三摻雜區(qū)之間具有一第一雙極晶體管等效電路；第二摻雜區(qū)、第一阱區(qū)和第四摻雜區(qū)之間具有一第二雙極晶體管等效電路；且第一雙極晶體管等效電路和第二雙極晶體管等效電路，具有相異的多數(shù)載流子(majoritycarrier)。在本發(fā)明的一實(shí)施例之中，外延層還包括第一分隔區(qū)，用來分隔第三摻雜區(qū)、第四摻雜區(qū)以及基材，且第一分隔區(qū)的摻雜濃度，實(shí)質(zhì)小于第四摻雜區(qū)的摻雜濃度。在本發(fā)明的一實(shí)施例之中，第一分隔區(qū)具有第二電性，且具有實(shí)質(zhì)大于等于O的摻雜濃度。在本發(fā)明的一實(shí)施例之中，外延層由娃鍺(SiGe)外延材質(zhì)所構(gòu)成。
在本發(fā)明的一實(shí)施例之中，第一電性為N型，第二電性為P型。第一雙極晶體管等效電路是一 NPN雙極晶體管等效電路；第二雙極晶體管等效電路是一 PNP雙極晶體管等效電路。在本發(fā)明的一實(shí)施例之中，第二摻雜區(qū)由硅鍺外延材質(zhì)所構(gòu)成。在本發(fā)明的一實(shí)施例之中，第一摻雜區(qū)和第二摻雜區(qū)包含于一碳化硅(SiC)摻雜外延層所構(gòu)成；且此碳化硅摻雜外延結(jié)構(gòu)還包括一個(gè)第二分隔區(qū)，用來分隔第一摻雜區(qū)、第二摻雜區(qū)以及第一阱區(qū)，且第二分隔區(qū)的摻雜濃度實(shí)質(zhì)小于第一摻雜區(qū)的摻雜濃度。在本發(fā)明的一實(shí)施例之中，第二分隔區(qū)具有N型電性，且具有實(shí)質(zhì)大于等于O的摻雜濃度。 在本發(fā)明的一實(shí)施例之中，靜電放電保護(hù)裝置還包括位于基材中，具有第二電性的第二阱區(qū)；且外延層位于第二阱區(qū)中。其中，第一分隔區(qū)用來分隔第三摻雜區(qū)、第四摻雜區(qū)以及第二阱區(qū)。在本發(fā)明的一實(shí)施例之中，第一電性為N型，第二電性為P型；第一電性為N型，第二電性為P型。第一雙極晶體管等效電路是一 NPN雙極晶體管等效電路；第二雙極晶體管等效電路是一 PNP雙極晶體管等效電路。在本發(fā)明的一實(shí)施例之中，外延層由碳化硅所構(gòu)成。其中，第一電性為P型，第二電性為N型；第一雙極晶體管等效電路是一 PNP雙極晶體管等效電路；第二雙極晶體管等效電路是一 NPN雙極晶體管等效電路。在本發(fā)明的一實(shí)施例之中，第二摻雜區(qū)由碳化硅外延材質(zhì)所構(gòu)成。在本發(fā)明的 一實(shí)施例之中，第一摻雜區(qū)和第二摻雜區(qū)包含于一硅鍺外延層中；且此硅鍺外延層還包括一第二分隔區(qū)，用來分隔第一摻雜區(qū)、第二摻雜區(qū)以及第一阱區(qū)，且第二分隔區(qū)的摻雜濃度實(shí)質(zhì)小于第一摻雜區(qū)的摻雜濃度。其中，第二分隔區(qū)具有P型電性，且具有實(shí)質(zhì)大于等于O的摻雜濃度。在本發(fā)明的一實(shí)施例之中，靜電放電保護(hù)裝置還包括位于基材中，具有第二電性的第二阱區(qū)；且外延層位于第二阱區(qū)中，第一分隔區(qū)用來分隔第三摻雜區(qū)、第四摻雜區(qū)以及第二阱區(qū)。其中，第一電性為P型，第二電性為N型；第一雙極晶體管等效電路是一 PNP雙極晶體管等效電路；第二雙極晶體管等效電路是一 NPN雙極晶體管等效電路。在本發(fā)明的一實(shí)施例之中，第一摻雜區(qū)和第二摻雜區(qū)包含于一硅鍺外延層中。而此鍺外延層還包括一第二分隔區(qū)，用來分隔第一摻雜區(qū)、第二摻雜區(qū)以及第一阱區(qū)，且第二分隔區(qū)的摻雜濃度實(shí)質(zhì)小于第一摻雜區(qū)的摻雜濃度。其中，第二分隔區(qū)為P型，且具有實(shí)質(zhì)大于等于O的摻雜濃度。根據(jù)上述，本發(fā)明的實(shí)施例是提供一種先進(jìn)的半導(dǎo)體集成電路靜電放電保護(hù)裝置。其中，半導(dǎo)體集成電路靜電放電保護(hù)裝置，包含兩個(gè)分別為NPN及PNP的雙極晶體管等效電路所構(gòu)成的硅控整流器。一方面，采用摻雜濃度相對(duì)較低于硅控整流器之陰極或陽極的外延材質(zhì)，來形成至少一個(gè)連接硅控整流器之陰極或陽極端的P/N接面，藉以增加用來連接NPN或PNP雙極晶體管，與相對(duì)應(yīng)之陰極或陽極之電路的阻抗。另一方面，利用外延材質(zhì)所提供的壓縮或拉伸應(yīng)力，來增進(jìn)PNP或NPN晶體管的載流子或電子遷移率，以達(dá)到降低半導(dǎo)體硅控整流器的啟動(dòng)電壓，提供半導(dǎo)體元件更有效的靜電放電保護(hù)的效果。應(yīng)用于集成電路的制造，可簡化集成電路的結(jié)構(gòu)與制作工藝工序，進(jìn)而降低集成電路的整體布局尺寸和制造成本。


圖1為本發(fā)明的一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖；圖2為本發(fā)明的另一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖；圖3為本發(fā)明的又一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖；圖4為本發(fā)明的再一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖；圖5為本發(fā)明的又另一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖；圖6為本發(fā)明 的又再一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖；圖7為本發(fā)明的再另一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖；圖8為本發(fā)明 的又再一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖；圖9為本發(fā)明的又另一實(shí)施例，所繪示的一種具有硅控整流器的半導(dǎo)體靜電放電保護(hù)裝置的剖面示意圖。主要元件符號(hào)說明10:半導(dǎo)體靜電放電保護(hù)裝置20:半導(dǎo)體靜電放電保護(hù)裝置30:半導(dǎo)體靜電放電保護(hù)裝置40:半導(dǎo)體靜電放電保護(hù)裝置50:半導(dǎo)體靜電放電保護(hù)裝置60:半導(dǎo)體靜電放電保護(hù)裝置70:半導(dǎo)體靜電放電保護(hù)裝置80:半導(dǎo)體靜電放電保護(hù)裝置90:半導(dǎo)體靜電放電保護(hù)裝置100:硅控整流器101:基材IOla:基材的表面102:阱區(qū)103:摻雜區(qū)104:摻雜區(qū)105:外延層105a:摻雜區(qū)105b:摻雜區(qū)105c:分隔區(qū)106:淺溝隔離結(jié)構(gòu)110:PNP雙極晶體管120:NPN雙極晶體管 200:硅控整流器204:摻雜區(qū)210:PNP雙極晶體管220:NPN雙極晶體管300:硅控整流器308:外延層308a:摻雜區(qū)308b:摻雜區(qū)308c:分隔區(qū)
310:PNP雙極晶體管320:NPN雙極晶體管400:硅控整流器401:基材401a:基材的表面402:阱區(qū)403:摻雜區(qū)404:摻雜區(qū)405:外延層405a:慘雜區(qū)405b:摻雜區(qū)405c:分隔區(qū)406:淺溝隔離結(jié)構(gòu)410:PNP雙極晶體管420:NPN雙極晶體管500:硅控整流器504:摻雜區(qū)510:PNP雙極晶體管520:NPN雙極晶體管600:硅控整流器608:外延層608a:摻雜區(qū)608b:摻雜區(qū)608c:分隔區(qū)610 =PNP雙極晶體管 620 =NPN雙極晶體管700:硅控整流器701:基材
701a:基材的表面 702:講區(qū)703:摻雜區(qū)704:摻雜區(qū)705:外延層705a:摻雜區(qū)705b:摻雜區(qū)705c:分隔區(qū)706:淺溝隔離結(jié)構(gòu)707:阱區(qū)710 =PNP雙極晶體管720 =NPN雙極晶體管800:硅控整流器808:外延層808a:摻雜區(qū)808b:摻雜區(qū)808c:分隔區(qū)810:PNP雙極晶體管820:NPN雙極晶體管900:硅控整流器901:基材901a:基材的表面902:阱區(qū)903:摻雜區(qū)904:摻雜區(qū)905:外延層905a:摻雜區(qū)905b:摻雜區(qū)905c:分隔區(qū)906:淺溝隔離結(jié)構(gòu)907:阱區(qū)910:PNP雙極晶體管920 =NPN雙極晶體管
具體實(shí)施例方式本發(fā)明是在提供一種半導(dǎo)體靜電放電保護(hù)裝置，以降低半導(dǎo)體靜電放電保護(hù)裝置中，硅控整流器的啟動(dòng)電壓，增進(jìn)靜電放電保護(hù)效果。為讓本發(fā)明之上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉數(shù)個(gè)半導(dǎo)體集成電路靜電放電保護(hù)裝置作為較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。請(qǐng)參照?qǐng)D1，圖1是根據(jù)本發(fā)明的一實(shí)施例，所繪示的一種具有硅控整流器100的半導(dǎo)體靜電放電保護(hù)裝置10的剖面示意圖。半導(dǎo)體靜電放電保護(hù)裝置10包括:基材101、阱區(qū)102、摻雜區(qū)103、摻雜區(qū)104以及外延層105?；?01為一 P型摻雜硅基材。阱區(qū)102，則是一具有N型摻質(zhì)，且由基材101的表面IOla向下延伸的N型阱區(qū)(以N well表示)。摻雜區(qū)103為N型摻雜區(qū)；也由基材101的表面IOla延伸進(jìn)入阱區(qū)102中；且摻雜區(qū)103，具有較阱區(qū)102還要高的N型摻雜濃度(以N+表示)。摻雜區(qū)104為P型摻雜區(qū)(以P+表示)，由基材101的表面IOla延伸進(jìn)入阱區(qū)102，并通過一淺溝隔離結(jié)構(gòu)106，與慘雜區(qū)103隔尚。外延層105，嵌設(shè)于基材101之中，且向外延伸而穿過基材101的表面101a，并通過另一淺溝隔離結(jié)構(gòu)106，與摻雜區(qū)103和104分離。外延層105包含摻雜區(qū)105a、摻雜區(qū)105b以及分隔區(qū)105c。其中，摻雜區(qū)105a為N型摻雜區(qū)，具有實(shí)質(zhì)高于阱區(qū)102的N型摻雜濃度(以N+表示)；摻雜區(qū)105b為P型摻雜區(qū)(以P+表示)；且摻雜區(qū)105a和摻雜區(qū)105b 二者，分別由基材101的表面IOla延伸進(jìn)入阱區(qū)102之中。分隔區(qū)105c用來分隔摻雜區(qū)105a、摻雜區(qū)105b和阱區(qū)102，使三者彼此隔離。在本發(fā)明的一些實(shí)施例之中，分隔區(qū)105c可以由無摻雜的外延材質(zhì)所構(gòu)成，也可以由摻雜有摻質(zhì)的外延材質(zhì)所構(gòu)成。在本實(shí)施例之中,外延層105由硅鍺外延材質(zhì)所構(gòu)成；且分隔區(qū)105c具有P型摻質(zhì)，其摻雜濃度實(shí)質(zhì)小于摻雜區(qū)105b中的P型摻雜濃度。通過上述結(jié)構(gòu)，可在摻雜區(qū)104、阱區(qū)102、分隔區(qū)105c和摻雜區(qū)105b之間形成一個(gè)PNP雙極晶體管110等效電路；并且在摻雜區(qū)103、阱區(qū)102、分隔區(qū)105c和摻雜區(qū)105a之間形成一個(gè)NPN雙極晶體管120等效電路。進(jìn)而，構(gòu)成一組具有硅控整流器100的半導(dǎo)體靜電放電保護(hù)裝置10?？捎脕硖峁┬纬捎诨?01中的集成電路(未繪示)，有效的靜電放電保護(hù)。其中，摻雜區(qū)104、阱區(qū)102和分隔區(qū)105c分別為PNP雙極晶體管110的射極(Emitter，E)、基極(Base,B)與集極(Collector，C);摻雜區(qū) 105a、分隔區(qū) 105c 和阱區(qū) 102則分別為NPN雙極晶體管120的射極、基極與集極。摻雜區(qū)103和104連接硅控整流器100的陽極(以Anode表示)；摻雜區(qū)105a和105b連接硅控整流器100的陰極(以Cathode表示)O由于，用來連接硅控整流器100的陰極，且作為NPN雙極晶體管120的基極的分隔區(qū)105c，具有相對(duì)較低于摻雜區(qū)105b的摻雜濃度，因此可增加NPN雙極晶體管120和陰極之間連接電路的阻抗，達(dá)到降低硅控整流器100的啟動(dòng)電壓的效果。又由于外延層105由硅鍺外延材質(zhì)所構(gòu)成，可對(duì)硅基材101的阱區(qū)102提供壓縮應(yīng)力，來增進(jìn)PNP雙極晶體管110中的空穴載流子遷移率，可更進(jìn)一步降低硅控整流器100的啟動(dòng)電壓。請(qǐng)參照?qǐng)D2，圖2是根據(jù)本發(fā)明的另一實(shí)施例，所繪示的一種具有硅控整流器200的半導(dǎo)體靜電放電保護(hù)裝置20的剖面示意圖。其中，半導(dǎo)體靜電放電保護(hù)裝置20的結(jié)構(gòu)，大致與半導(dǎo)體靜電放電保護(hù)裝置10相同。二者的差別在于:半導(dǎo)體靜電放電保護(hù)裝置20的摻雜區(qū)204，也為硅鍺外延材質(zhì)所構(gòu)成。由硅鍺外延材質(zhì)所構(gòu)成的外延層105和摻雜區(qū)204，可提供更高的壓縮應(yīng)力，更進(jìn)一步增進(jìn)PNP雙極晶體管210中的空穴載流子遷移率，進(jìn)而更降低硅控整流器200 (包含PNP雙極晶體管210和NPN雙極晶體管220)的啟動(dòng)電壓。

另外，在本發(fā)明的一些實(shí)施例之中，半導(dǎo)體靜電放電保護(hù)裝置10的摻雜區(qū)103和104，可采用碳化硅外延材質(zhì)來加以取代。例如請(qǐng)參照?qǐng)D3，圖3是根據(jù)本發(fā)明的又一實(shí)施例，所繪示的一種具有硅控整流器300的半導(dǎo)體靜電放電保護(hù)裝置30的剖面示意圖。在本實(shí)施例之中，除了外延層308以外，半導(dǎo)體靜電放電保護(hù)裝置10的結(jié)構(gòu)，大致與半導(dǎo)體靜電放電保護(hù)裝置30的結(jié)構(gòu)相同。在本實(shí)施例之中，外延層308包含摻雜區(qū)308a、摻雜區(qū)308b以及分隔區(qū)308c。摻雜區(qū)308a為N型摻雜區(qū)，具有高于阱區(qū)102的摻雜濃度(以N+表示)；摻雜區(qū)308b為P型摻雜區(qū)(以P+表示)；而分隔區(qū)308c則用來分離摻雜區(qū)308a、摻雜區(qū)308b和阱區(qū)102，使
三者彼此隔離。在本發(fā)明的一些實(shí)施例之中，分隔區(qū)308c可以由無摻雜的碳化硅外延材質(zhì)所構(gòu)成，也可以由摻雜有N型摻質(zhì)的碳化硅外延材質(zhì)所構(gòu)成。在本實(shí)施例之中，分隔區(qū)308c具有N型摻質(zhì)，其摻雜濃度實(shí)質(zhì)小于摻雜區(qū)308b和阱區(qū)102中的N型摻雜濃度。通過上述結(jié)構(gòu)，可在摻雜區(qū)308b、分隔區(qū)308c、阱區(qū)102、分隔區(qū)105c和摻雜區(qū)105b之間形成一個(gè)PNP雙極晶體管310等效電路；并且在摻雜區(qū)105a、分隔區(qū)105c、阱區(qū)102、分隔區(qū)308c和摻雜區(qū)308a之間形成一個(gè)NPN雙極晶體管320等效電路。進(jìn)而，構(gòu)成一組具有硅控整流器300的半導(dǎo)體靜電放電保護(hù)裝置30?？捎脕硖峁┬纬捎诨?01中的集成電路(未繪示)，有效的靜電放電保護(hù)。在本實(shí)施例之中，分隔區(qū)308c、阱區(qū)102和分隔區(qū)105c則分別為PNP雙極晶體管310的射極、基極與集極；摻雜區(qū)105b、分隔區(qū)105c和阱區(qū)102分別為NPN雙極晶體管320的射極、基極與集極。摻雜區(qū)308a和308b連接硅控整流器300的陽極；摻雜區(qū)105a和105b則連接硅控整流器300的陰極。由于，用來連接硅控整流器300的陰極，且作為NPN雙極晶體管320的基極的分隔區(qū)105c，具有相對(duì)比較低于摻雜區(qū)105b的摻雜濃度，因此可增加NPN雙極晶體管320和陰極之間連接電路的阻抗。同理，用來連接硅控整流器300的陽極，且作為PNP雙極晶體管310的射極的分隔區(qū)308c，因·為具有相對(duì)較低于摻雜區(qū)308a和阱區(qū)102的摻雜濃度，也可增加PNP雙極晶體管310和陽極之間連接電路的阻抗。而上述二者的結(jié)合，恰可達(dá)到降硅控整流器300的啟動(dòng)電壓的加乘效果。請(qǐng)參照?qǐng)D4，圖4是根據(jù)本發(fā)明的再一實(shí)施例，所繪示的一種具有硅控整流器400的半導(dǎo)體靜電放電保護(hù)裝置40的剖面示意圖。半導(dǎo)體靜電放電保護(hù)裝置40包括:基材
401、阱區(qū)402、摻雜區(qū)403、摻雜區(qū)404以及外延層405?；?01為一 P型摻雜硅基材。阱區(qū)402則位于基材401之中的P型阱區(qū)(以P well表示)。摻雜區(qū)403亦為P型摻雜區(qū)，由基材401的表面401a延伸進(jìn)入阱區(qū)402中；且摻雜區(qū)403，具有實(shí)質(zhì)高于阱區(qū)402的P型摻雜濃度(以P+表示)。摻雜區(qū)404為N型摻雜區(qū)(以N+表示)，由基材401的表面401a延伸進(jìn)入阱區(qū)402，并通過一淺溝隔離結(jié)構(gòu)406與摻雜區(qū)403隔離。外延層405，嵌設(shè)于基材401之中，并向外延伸穿過基材401的表面401a，并通過另一淺溝隔離結(jié)構(gòu)406，與摻雜區(qū)403和404分離。外延層405包含摻雜區(qū)405a、摻雜區(qū)405b以及分隔區(qū)405c。其中，摻雜區(qū)405a為P型摻雜區(qū)，具有實(shí)質(zhì)高于阱區(qū)402的P型摻雜濃度(以P+表示)；摻雜區(qū)405b為N型摻雜區(qū)(以N+表示)；且摻雜區(qū)405a和摻雜區(qū)405b 二者，分別由基材401的表面401a延伸進(jìn)入阱區(qū)402之中。分隔區(qū)405c用來分離摻雜區(qū)405a、摻雜區(qū)405b和阱區(qū)402，使三者彼此隔離。在本發(fā)明的一些實(shí)施例之中，分隔區(qū)405c可以由無摻雜的外延材質(zhì)所構(gòu)成，也可以由摻雜有N型摻質(zhì)的外延材質(zhì)所構(gòu)成。在本實(shí)施例之中，外延層405由碳化硅外延材質(zhì)所構(gòu)成，分隔區(qū)405c具有N型摻質(zhì)，其摻雜濃度實(shí)質(zhì)小于摻雜區(qū)405b的摻質(zhì)濃度。通過上述結(jié)構(gòu)，可在摻雜區(qū)403、阱區(qū)402、分隔區(qū)405c和摻雜區(qū)405a之間形成一個(gè)PNP雙極晶體管410等效電路；并且在摻雜區(qū)404、阱區(qū)402、分隔區(qū)405c和摻雜區(qū)405b之間形成一個(gè)NPN雙極晶體管420等效電路。進(jìn)而，構(gòu)成包含有至少一組硅控整流器400的半導(dǎo)體靜電放電保護(hù)裝置40?？捎脕硖峁┬纬捎诨?01中的集成電路(未繪示)有效的靜電放電保護(hù)。其中，摻雜區(qū)405a、分隔區(qū)405c和阱區(qū)402，分別為PNP雙極晶體管410的射極、基極與集極；摻雜區(qū)404、阱區(qū)402和分隔區(qū)405c，則分別為NPN雙極晶體管420的射極、基極與集極。摻雜區(qū)403和404連接硅控整流器400的陰極；摻雜區(qū)405a和405b連接硅控整流器400的陽極。由于，用來連接硅控整流器400的陽極，且作為PNP雙極晶體管410的基極的分隔區(qū)405c，具有相對(duì)較低于摻雜區(qū)405b的摻雜濃度，因此可增加PNP雙極晶體管410和陽極之間連接電路的阻抗，達(dá)到降硅控整流器400的啟動(dòng)電壓的效果。又由于分隔區(qū)405c由碳化娃外延材質(zhì)所構(gòu)成,可對(duì)娃基材401的講區(qū)402提供拉伸應(yīng)力，來增進(jìn)NPN雙極晶體管420中的電子遷移率，進(jìn)而更進(jìn)一步降低硅控整流器400的啟動(dòng)電壓。請(qǐng)參照?qǐng)D5，圖5是根據(jù)本發(fā)明的又另一實(shí)施例，所繪示的一種具有硅控整流器500的半導(dǎo)體靜電放電保護(hù)裝置50的剖面示意圖。其中，半導(dǎo)體靜電放電保護(hù)裝置50的結(jié)構(gòu)，大致與半導(dǎo)體靜電放電保護(hù)裝置40相同。二者的差別在于:半導(dǎo)體靜電放電保護(hù)裝置50的摻雜區(qū)504,由碳化娃外延材質(zhì)所構(gòu)成。通過外延層405和摻雜區(qū)504所形成的拉伸應(yīng)力，可更進(jìn)一步增進(jìn)NPN雙極晶體管520中的電子遷移率，進(jìn)而更降低硅控整流器500 (包含PNP雙極晶體管510和NPN雙極晶體管520)的啟動(dòng)電壓。

另外，在本發(fā)明的一些實(shí)施例之中，半導(dǎo)體靜電放電保護(hù)裝置40的摻雜區(qū)403和404，可采用硅鍺外延材質(zhì)來加以取代。例如請(qǐng)參照?qǐng)D6，圖6是根據(jù)本發(fā)明的又再一實(shí)施例，所繪示的一種具有硅控整流器600的半導(dǎo)體靜電放電保護(hù)裝置60的剖面示意圖。在本實(shí)施例之中，除了外延層608以外，半導(dǎo)體靜電放電保護(hù)裝置60的結(jié)構(gòu)，大致與半導(dǎo)體靜電放電保護(hù)裝置40的結(jié)構(gòu)相同。在本實(shí)施例之中，外延層608包含摻雜區(qū)608a、摻雜區(qū)608b以及分隔區(qū)608c。其中，摻雜區(qū)608a為N型摻雜區(qū)(以N+表示)；摻雜區(qū)608b為P型摻雜區(qū)(以P+表示)，具有實(shí)質(zhì)高于阱區(qū)402的P型摻雜濃度；而分隔區(qū)608c則用來分離摻雜區(qū)608a、摻雜區(qū)608b和阱區(qū)402，使三者彼此隔離。在本發(fā)明的一些實(shí)施例之中，分隔區(qū)608c可以由無摻雜的硅鍺外延材質(zhì)所構(gòu)成，也可以由摻雜有P型摻質(zhì)的硅鍺外延材質(zhì)所構(gòu)成。在本實(shí)施例之中，分隔區(qū)608c具有P型摻質(zhì)，其摻雜濃度實(shí)質(zhì)小于摻雜區(qū)608b和阱區(qū)402的摻質(zhì)濃度。通過上述結(jié)構(gòu)，可在摻雜區(qū)405a、分隔區(qū)405c、阱區(qū)402、分隔區(qū)608c和摻雜區(qū)608b之間，形成一個(gè)PNP雙極晶體管610等效電路；并且在摻雜區(qū)608a、分隔區(qū)608c、阱區(qū)
402、分隔區(qū)405c和摻雜區(qū)405b之間，形成一個(gè)NPN雙極晶體管620等效電路。進(jìn)而，構(gòu)成一組具有硅控整流器600的半導(dǎo)體靜電放電保護(hù)裝置60?？捎脕硖峁┬纬捎诨?01中的集成電路(未繪示)，有效的靜電放電保護(hù)。其中，摻雜區(qū)405a、分隔區(qū)405c和阱區(qū)402，分別為PNP雙極晶體管610的射極、基極與集極；分隔區(qū)608c、阱區(qū)402和分隔區(qū)405c，則分別為NPN雙極晶體管620的射極、基極與集極。摻雜區(qū)608a和608b連接硅控整流器600的陰極；摻雜區(qū)405a和405b連接硅控整流器600的陽極。由于，用來連接硅控整流器600的陽極，且作為PNP雙極晶體管610的基極的分隔區(qū)405c，具有相對(duì)較低于摻雜區(qū)405a的摻雜濃度，因此可增加PNP雙極晶體管610和陽極之間連接電路的阻抗。同理，用來連接硅控整流器600的陰極，且作為NPN雙極晶體管620的射極的分隔區(qū)608c，因?yàn)榫哂邢鄬?duì)較低于摻雜區(qū)608b和阱區(qū)402的摻雜濃度，也可增加NPN雙極晶體管620和陰極之間連接電路的阻抗。而上述二者的結(jié)合，可達(dá)到降硅控整流器600的啟動(dòng)電壓的加乘效果。請(qǐng)參照?qǐng)D7，圖7是根據(jù)本發(fā)明的再另一實(shí)施例，所繪示的一種具有硅控整流器700的半導(dǎo)體靜電放電保護(hù)裝置70的剖面示意圖。半導(dǎo)體靜電放電保護(hù)裝置70包括:基材701、阱區(qū)702、阱區(qū)707、摻雜區(qū)703、摻雜區(qū)704以及外延層705。基材701為一 P型摻雜硅基材。阱區(qū)702是一 N型阱區(qū)(以N well表示)，由基材701的表面701a向下延伸進(jìn)入基材701。阱區(qū)707，則是一由基材701的表面701a向下延伸的P型阱區(qū)(以P well表示)O摻雜區(qū)703為N型摻雜區(qū)，由基材701的表面701a延伸進(jìn)入阱區(qū)702之中；且摻雜區(qū)703，具有較阱區(qū)702較高的N型摻雜濃度(以N+表示)。摻雜區(qū)704為P型摻雜區(qū)(以P+表示)，由基材701的表面701a延伸進(jìn)入阱區(qū)702，之中，且通過一淺溝隔離結(jié)構(gòu)706，和慘雜區(qū)703隔尚。外延層705，由基材701的表面701a延伸進(jìn)入阱區(qū)707之中，并通過另一淺溝隔離結(jié)構(gòu)706，與摻雜區(qū)703和70 4隔離。外延層705包含摻雜區(qū)705a、摻雜區(qū)705b以及分隔區(qū)705c。其中，摻雜區(qū)705a為N型摻雜區(qū)(以N+表示)；摻雜區(qū)705b為P型摻雜區(qū)(以P+表示)，具有實(shí)質(zhì)高于阱區(qū)707的P型摻雜濃度。分隔區(qū)705c用來分離摻雜區(qū)705a、摻雜區(qū)705b和阱區(qū)707，使三者彼此隔離。在本發(fā)明的一些實(shí)施例之中，分隔區(qū)705c可以由無摻雜的外延材質(zhì)所構(gòu)成，也可以由摻雜有P型摻質(zhì)的外延材質(zhì)所構(gòu)成。在本實(shí)施例之中，外延層705是由硅鍺外延材質(zhì)所構(gòu)成。分隔區(qū)705c具有P型摻質(zhì)，其摻雜濃度實(shí)質(zhì)小于摻雜區(qū)705b和阱區(qū)707的摻質(zhì)濃度。通過上述結(jié)構(gòu)，可在摻雜區(qū)704、阱區(qū)702、阱區(qū)707、分隔區(qū)705c和摻雜區(qū)705b之間，形成一個(gè)PNP雙極晶體管710等效電路；并且在摻雜區(qū)703、阱區(qū)702、阱區(qū)707、分隔區(qū)705c和摻雜區(qū)705a之間，形成一個(gè)NPN雙極晶體管720等效電路。進(jìn)而，構(gòu)成一組具有硅控整流器700的半導(dǎo)體靜電放電保護(hù)裝置70?？捎脕硖峁┬纬捎诨?01中的集成電路(未繪示)，有效的靜電放電保護(hù)。其中，摻雜區(qū)704、阱區(qū)702和阱區(qū)707，分別為PNP雙極晶體管710的射極、基極與集極；分隔區(qū)705c、阱區(qū)707和阱區(qū)702，則分別為NPN雙極晶體管720的射極、基極與集極。摻雜區(qū)703和704連接硅控整流器700的陽極；摻雜區(qū)705a和705連接硅控整流器700的陰極。
由于，用來連接硅控整流器700的陰極，且作為NPN雙極晶體管720的基極的分隔區(qū)705c，具有相對(duì)較低于摻雜區(qū)705b和阱區(qū)707的摻雜濃度，因此可增加NPN雙極晶體管720和陰極之間連接電路的阻抗，達(dá)到降硅控整流器700的啟動(dòng)電壓的效果。在本發(fā)明的再一些實(shí)施例之中，半導(dǎo)體靜電放電保護(hù)裝置70的摻雜區(qū)703和704，可采用碳化硅外延材質(zhì)來加以取代。例如請(qǐng)參照?qǐng)D8，圖8是根據(jù)本發(fā)明的又再一實(shí)施例，所繪示的一種具有硅控整流器800的半導(dǎo)體靜電放電保護(hù)裝置80的剖面示意圖。在本實(shí)施例之中，除了外延層808以外，半導(dǎo)體靜電放電保護(hù)裝置80的結(jié)構(gòu)，大致與半導(dǎo)體靜電放電保護(hù)裝置70的結(jié)構(gòu)相同。在本實(shí)施例之中，外延層808包含摻雜區(qū)808a、摻雜區(qū)808b以及分隔區(qū)808c。其中，摻雜區(qū)808a為N型摻雜區(qū)(以N+表示)，具有實(shí)質(zhì)較阱區(qū)702還高的N型摻雜濃度；摻雜區(qū)808b為P型摻雜區(qū)(以P+表示)；而分隔區(qū)808c用來分離摻雜區(qū)808a、摻雜區(qū)808b和阱區(qū)702，使三者彼此隔離。在本發(fā)明的一些實(shí)施例之中，分隔區(qū)808c可以由無摻雜的碳化硅外延材質(zhì)所構(gòu)成，也可以由摻雜有N型摻質(zhì)的碳化硅外延材質(zhì)所構(gòu)成。在本實(shí)施例之中，分隔區(qū)808c具有N型摻質(zhì)，其摻雜濃度，實(shí)質(zhì)小于摻雜區(qū)808a和阱區(qū)702的摻質(zhì)濃度。通過上述結(jié)構(gòu)，可在摻雜區(qū)808b、分隔區(qū)808c、阱區(qū)702、阱區(qū)707、分隔區(qū)705c和摻雜區(qū)705b之間，形成一個(gè)PNP雙極晶體管810等效電路；并且在摻雜區(qū)705a、分隔區(qū)705c、阱區(qū)702、阱區(qū)707、分隔區(qū)808c和摻雜區(qū)808a之間，形成一個(gè)NPN雙極晶體管820等效電路。進(jìn)而，構(gòu)成一組具有硅控整流器800的半導(dǎo)體靜電放電保護(hù)裝置80?？捎脕硖峁┬纬捎诨?01中的集成電路(未繪示 )，有效的靜電放電保護(hù)。其中，分隔區(qū)808c、阱區(qū)702和阱區(qū)707，分別為PNP雙極晶體管810的射極、基極與集極；分隔區(qū)705c、阱區(qū)707和阱區(qū)702，則分別為NPN雙極晶體管820的射極、基極與集極。摻雜區(qū)808a和808b，連接硅控整流器800的陽極；摻雜區(qū)705a和705b，則連接硅控整流器800的陰極。由于，用來連接硅控整流器800的陰極，且作為NPN雙極晶體管820的射極的分隔區(qū)705c，具有相對(duì)較低于摻雜區(qū)805b和阱區(qū)707的摻雜濃度，因此可增加NPN雙極晶體管820和陰極之間連接電路的阻抗。同理，用來連接硅控整流器800的陽極，且作為PNP雙極晶體管810的基極的分隔區(qū)808c，因?yàn)榫哂邢鄬?duì)較低于摻雜區(qū)808a和阱區(qū)702的摻雜濃度，也可增加PNP雙極晶體管810和陽極之間連接電路的阻抗。而上述二者的結(jié)合，恰可達(dá)到降硅控整流器800的啟動(dòng)電壓的加乘效果。請(qǐng)參照?qǐng)D9，圖9是根據(jù)本發(fā)明的又再一實(shí)施例，所繪示的一種具有硅控整流器900的半導(dǎo)體靜電放電保護(hù)裝置90的剖面示意圖。半導(dǎo)體靜電放電保護(hù)裝置90包括:基材901、阱區(qū)902、阱區(qū)907、摻雜區(qū)903、摻雜區(qū)904以及外延層905?；?01為一 P型摻雜硅基材。阱區(qū)902是一由基材901的表面901a向下延伸的P型阱區(qū)(以P well表示)。阱區(qū)907則是一由基材901的表面901a向下延伸的N型阱區(qū)(以N well表示)。摻雜區(qū)903為P型摻雜區(qū)，由基材901的表面901a延伸進(jìn)入阱區(qū)902中；且摻雜區(qū)903，具有較阱區(qū)902較高的P型摻雜濃度(以P+表示)。摻雜區(qū)904為N型摻雜區(qū)(以N+表示)，由基材901的表面901a延伸進(jìn)入阱區(qū)902，并通過淺溝隔離結(jié)構(gòu)906，和摻雜區(qū)903隔離。
外延層905，由基材901的表面901a延伸進(jìn)入阱區(qū)907之中，并通過淺溝隔離結(jié)構(gòu)906，與摻雜區(qū)903和904隔離。外延層905包含摻雜區(qū)905a、摻雜區(qū)905b以及分隔區(qū)905c。其中，摻雜區(qū)905a為N型摻雜區(qū)(以N+表示)，具有實(shí)質(zhì)高于阱區(qū)907的P型摻雜濃度；摻雜區(qū)905b為P型摻雜區(qū)(以P+表示)。分隔區(qū)905c用來分離摻雜區(qū)905a、摻雜區(qū)905b和阱區(qū)907，使三者彼此隔離。分隔區(qū)905c可以由無摻雜的外延材質(zhì)所構(gòu)成，也可以由摻雜有摻質(zhì)的外延材質(zhì)所構(gòu)成。在本實(shí)施例之中，外延層905是由硅鍺外延材質(zhì)所構(gòu)成。分隔區(qū)905c具有N型摻質(zhì)，其摻雜濃度實(shí)質(zhì)小于摻雜區(qū)905a和阱區(qū)907的摻質(zhì)濃度。通過上述結(jié)構(gòu)，可在摻雜區(qū)903、阱區(qū)902、阱區(qū)907、分隔區(qū)905c和摻雜區(qū)905a之間，形成一個(gè)PNP雙極晶體管910等效電路；并且在摻雜區(qū)904、阱區(qū)902、阱區(qū)907、分隔區(qū)905c和摻雜區(qū)905b之間，形成一個(gè)NPN雙極晶體管920等效電路。進(jìn)而，構(gòu)成一組具有硅控整流器900的半導(dǎo)體靜電放電保護(hù)裝置90?？捎脕硖峁┬纬捎诨?01中的集成電路(未繪示)，有效的靜電放電保護(hù)。其中，分隔區(qū)905c、阱區(qū)907和阱區(qū)902，分別為PNP雙極晶體管910的射極、基極與集極；摻雜區(qū)904、阱區(qū)902和阱區(qū)907，則分別為NPN雙極晶體管920的射極、基極與集極。摻雜區(qū)903和904連接硅控整流器900的陰極；摻雜區(qū)905a和905b連接硅控整流器900的陽極。由于，用來連接硅控整流器900的陽極，且作為PNP雙極晶體管910的基極的分隔區(qū)905c，具有相對(duì)較低于摻雜區(qū)905a和阱區(qū)907的摻雜濃度，因此可增加PNP雙極晶體管910和陽極之間連接電路的阻抗，達(dá)到降硅控整流器900的啟動(dòng)電壓的效果。根據(jù)上述，本發(fā)明的實(shí)施例是提供一種先進(jìn)的半導(dǎo)體集成電路靜電放電保護(hù)裝置。其中，半導(dǎo)體集成電路靜電放電保護(hù)裝置包含，由兩個(gè)分別為NPN及PNP的雙極晶體管等效電路所構(gòu)成的硅控整流器。一方面，采用摻雜濃度相對(duì)較低于硅控整流器的陰極或陽極的外延材質(zhì)，來形成至少一個(gè)連接硅控整流器的陰極或陽極端的P/N接面，用以增加用來連接NPN或PNP雙極晶體管，與相對(duì)應(yīng)的陰極或陽極的電路的阻抗。另一方面，利用外延材質(zhì)所提供的壓縮或拉伸應(yīng)力，來增進(jìn)PNP或NPN晶體管的載流子或電子遷移率，以達(dá)到降低半導(dǎo)體硅控整流器的啟動(dòng)電壓，提供半導(dǎo)體元件更有效的靜電放電保護(hù)的效果。應(yīng)用于集成電路的制造，可簡化集成電路的結(jié)構(gòu)與制作工藝工序，進(jìn)而降低集成電路的整體布局尺寸和制造成本。雖然結(jié)合以上較佳實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種靜電放電保護(hù)裝置，其包括: 基材； 第一阱區(qū)，位于該基材中，具有第一電性； 第一摻雜區(qū)，具有該第一電性，位于該第一阱區(qū)之中； 第二摻雜區(qū)，具有第二電性，位于該第一阱區(qū)之中；以及 外延層，位于該基材中，具有彼此分隔的第三摻雜區(qū)和第四摻雜區(qū)，其中該第三摻雜區(qū)具有該第一電性，該第四摻雜區(qū)具有該第二電性； 其中，該第一摻雜區(qū)、該第一阱區(qū)和第三摻雜區(qū)之間具有第一雙極晶體管等效電路，該第二摻雜區(qū)、該第一阱區(qū)和該第四摻雜區(qū)之間具有第二雙極晶體管等效電路，且該第一雙極晶體管等效電路和第~■雙極晶體管等效電路，具有相異的多數(shù)載流子(majoritycarrier)。
2.如權(quán)利要求1所述的靜電放電保護(hù)裝置，其中該外延層還包括第一分隔區(qū)，用來分隔該第三摻雜區(qū)、該第四摻雜區(qū)以及該基材，且該第一分隔區(qū)具有實(shí)質(zhì)小于該第四摻雜區(qū)的一摻雜濃度。
3.如權(quán)利要求2所述的靜電放電保護(hù)裝置，其中該第一分隔區(qū)具有該第二電性，且具有實(shí)質(zhì)大于等于O的該摻雜濃度。
4.如權(quán)利要求2所述的靜電放電保護(hù)裝置，其中該外延層由硅鍺(SiGe)外延材質(zhì)所構(gòu)成。
5.如權(quán)利要求4所述的靜電放電保護(hù)裝置，其中該第一電性為N型，該第二電性為P型；該第一雙極晶體管等效電路是一 NPN雙極晶體管等效電路；該第二雙極晶體管等效電路是一 PNP雙極晶 體管等效電路。
6.如權(quán)利要求5所述的靜電放電保護(hù)裝置，其中該第二摻雜區(qū)由硅鍺外延材質(zhì)所構(gòu)成。
7.如權(quán)利要求5所述的靜電放電保護(hù)裝置，其中該第一摻雜區(qū)和該第二摻雜區(qū)，包含于一碳化硅(SiC)外延層中；該碳化硅外延層還包括第二分隔區(qū)，用來分隔該第一摻雜區(qū)、該第二摻雜區(qū)以及該第一阱區(qū)；且該第二分隔區(qū)，具有實(shí)質(zhì)小于該第一摻雜區(qū)的一摻雜濃度。
8.如權(quán)利要求7所述的靜電放電保護(hù)裝置，其中該第二分隔區(qū)具有N型電性，且具有實(shí)質(zhì)大于等于O的該摻雜濃度。
9.如權(quán)利要求4所述的靜電放電保護(hù)裝置，還包括第二阱區(qū)，位于該基材中，具有該第二電性；且該外延層位于該第二阱區(qū)中，該第一分隔區(qū)用來分隔該第三摻雜區(qū)、該第四摻雜區(qū)以及該第二阱區(qū)。
10.如權(quán)利要求9所述的靜電放電保護(hù)裝置，其中該第一電性為N型，該第二電性為P型；該第一雙極晶體管等效電路是一 NPN雙極晶體管等效電路；該第二雙極晶體管等效電路是是一 PNP雙極晶體管等效電路。
11.如權(quán)利要求2所述的靜電放電保護(hù)裝置，其中該外延層由碳化硅外延材質(zhì)所構(gòu)成。
12.如權(quán)利要求11所述的靜電放電保護(hù)裝置，其中該第一電性為P型，該第二電性為N型；該第一雙極晶體管等效電路是一PNP雙極晶體管等效電路；且該第二雙極晶體管等效電路是一 NPN雙極晶體管等效電路。
13.如權(quán)利要求12所述的靜電放電保護(hù)裝置，其中該第二摻雜區(qū)由一碳化硅外延材質(zhì)所構(gòu)成。
14.如權(quán)利要求12所述的靜電放電保護(hù)裝置，其中該第一摻雜區(qū)和該第二摻雜區(qū)，包含于一硅鍺外延層中；該硅鍺外延層還包括一第二分隔區(qū)，用來分隔該第一摻雜區(qū)、該第二摻雜區(qū)以及該第一阱區(qū)；且該第二區(qū)具有質(zhì)小于該第一摻雜區(qū)的一摻雜濃度。
15.如權(quán)利要求14所述的靜電放電保護(hù)裝置，其中該第二分隔區(qū)為P型，且具有實(shí)質(zhì)大于等于O的該摻雜濃度。
16.如權(quán)利要求11所述的靜電放電保護(hù)裝置，還包括第二阱區(qū)，位于該基材中，具有該第二電性；且該外延層位于該第二阱區(qū)中，該第一分隔區(qū)用來分隔該第三摻雜區(qū)、該第四摻雜區(qū)以及該第二阱區(qū)。
17.如權(quán)利要求16所述的靜電放電保護(hù)裝置，其中該第一電性為P型，該第二電性為N型，該第一雙極晶體管等效電路是一 PNP雙極晶體管等效電路；且該第二雙極晶體管等效電路是一 NPN雙極晶體管等效電路。
18.如權(quán)利要求17所述的靜電放電保護(hù)裝置，其中該第一摻雜區(qū)和該第二摻雜區(qū)包含于一硅鍺外延層中；該硅鍺外延層還包括一第二分隔區(qū)，用來分隔該第一摻雜區(qū)、該第二摻雜區(qū)以及該第一阱區(qū)；且該第二分隔區(qū)具有實(shí)質(zhì)小于該第一摻雜區(qū)的一摻雜濃度。
19.如權(quán)利要求18所述的靜電放電保護(hù)裝置，其中該第二分隔區(qū)為P型，且具有實(shí)質(zhì)大于等于O的該摻雜濃 度。
全文摘要
本發(fā)明公開一種靜電放電保護(hù)裝置，其包括基材；第一阱區(qū)，位于基材中，具有第一電性。第一摻雜區(qū)具有第一電性，位于第一阱區(qū)之中；第二摻雜區(qū)具有第二電性，位于第一阱區(qū)之中；以及外延層，位于基材中，具有彼此分隔的第三摻雜區(qū)和第四摻雜區(qū)。第三摻雜區(qū)具有第一電性，第四摻雜區(qū)具有第二電性。第一摻雜區(qū)、第一阱區(qū)和第三摻雜區(qū)之間，具有第一雙極晶體管等效電路；第二摻雜區(qū)、第一阱區(qū)和第四摻雜區(qū)之間，具有第二雙極晶體管等效電路，且第一雙極晶體管等效電路和第二雙極晶體管等效電路，具有相異的多數(shù)載流子。
文檔編號(hào)H01L27/02GK103247616SQ201210032730
公開日2013年8月14日 申請(qǐng)日期2012年2月14日 優(yōu)先權(quán)日2012年2月14日
發(fā)明者王暢資, 唐天浩, 蘇冠丞 申請(qǐng)人:聯(lián)華電子股份有限公司