陣列基板及其制作方法、顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種陣列基板及其制作方法、顯示裝置，其中該制作方法包括：在襯底基板上形成有源材料層、柵極絕緣層和金屬薄膜，通過第一次構(gòu)圖工藝形成包括有源層的圖形和包括柵極、源極、漏極、柵極線和數(shù)據(jù)線的圖形；在襯底基板上形成鈍化層，通過第二次構(gòu)圖工藝形成源極接觸孔、漏極接觸孔和跨橋結(jié)構(gòu)接觸孔；在襯底基板上形成透明導(dǎo)電薄膜，通過薄膜剝離工藝去除部分透明導(dǎo)電薄膜，以形成源極接觸部分、漏極接觸部分、像素電極和跨橋結(jié)構(gòu)。上述制作方法降低了構(gòu)圖工藝的使用次數(shù)，具有制作方法簡單、生產(chǎn)效率高、產(chǎn)品良率高的優(yōu)點(diǎn)。
【專利說明】陣列基板及其制作方法、顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板及其制作方法、顯示裝置。
【背景技術(shù)】
[0002]有源矩陣(Active Matrix)型顯示裝置是利用薄膜晶體管(Thin FilmTransistor，簡稱TFT)進(jìn)行像素顯示驅(qū)動(dòng)的一種顯示裝置，具有輕薄、低功耗、低輻射、低成本等諸多優(yōu)點(diǎn)，是目前最為主流的顯示技術(shù)。
[0003]有源矩陣型顯示裝置均包含一 TFT陣列基板，根據(jù)TFT有源層的形成材料的不同，TFT陣列基板可分為非晶娃(a-S1:H)、低溫多晶娃(Low Temperature Poly-Silicon,簡稱LTPS)、高溫多晶娃(High Temperature Poly-Silicon,簡稱HTPS)、氧化物半導(dǎo)體等多種類型。其中，LTPS TFT陣列基板以其載流子遷移率高、可高度集成、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，成為目前領(lǐng)域內(nèi)研究的熱點(diǎn)之一。
[0004]常規(guī)LTPS TFT陣列基板包括多條沿第一方向的柵極線和多條沿第二方向的數(shù)據(jù)線，第一方向與第二方向相互垂直，以限定形成呈矩陣式排布的多個(gè)像素單元。如圖1所示，每個(gè)像素單元均包括: 像素電極115 ;位于像素電極115下層的存儲(chǔ)電極104 ;位于柵極線(圖中未示出)與數(shù)據(jù)線(圖中未示出)交叉處的TFT，TFT與像素電極115相連，用于驅(qū)動(dòng)像素電極。其中，TFT包括有源層103、柵極106、源極110和漏極111，通常柵極106與柵極線相連，源極110與數(shù)據(jù)線相連，漏極111與像素電極115相連。
[0005]常規(guī)制作LTPS TFT陣列基板的方法包括:在襯底基板101上依次形成緩沖層102、包括有源層103和存儲(chǔ)電極104的圖形、柵極絕緣層105、包括柵極106和柵極線的圖形、層間絕緣層107、源極接觸孔、漏極接觸孔、包括源極110、漏極111和數(shù)據(jù)線的圖形、鈍化層112、鈍化層內(nèi)的像素電極接觸孔、平坦層113、平坦層113內(nèi)的像素電極接觸孔(與鈍化層112內(nèi)的像素電極接觸孔是連通的)、像素電極115和像素定義層116。該方法還包括:在形成包括有源層103和存儲(chǔ)電極104的圖形后，形成遮擋有源層103，但暴露存儲(chǔ)電極104的光刻膠圖形，以實(shí)現(xiàn)對(duì)存儲(chǔ)電極104的離子摻雜，再去除該光刻膠圖形的步驟。
[0006]從上述制作方法中不難發(fā)現(xiàn)，整個(gè)制作過程至少需要8~9次構(gòu)圖工藝，而每次構(gòu)圖工藝均需經(jīng)過涂膠、曝光、顯影、清洗等多道工序，這就導(dǎo)致現(xiàn)有技術(shù)中陣列基板的制作步驟十分繁雜，生產(chǎn)效率較低；另外，構(gòu)圖工藝過程中需要較高的對(duì)位精度，高精度的對(duì)位難度很大，一旦對(duì)位不準(zhǔn)會(huì)直接引起產(chǎn)品的良率下降。

【發(fā)明內(nèi)容】

[0007]本發(fā)明提供一種陣列基板及其制作方法、顯示裝置，以簡化陣列基板的制作方法、提聞生廣效率，并提聞陣列基板的良率。
[0008]為達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案:
[0009]一種陣列基板的制作方法，包括:在襯底基板上依次形成有源材料層、柵極絕緣層和金屬薄膜，通過第一次構(gòu)圖工藝圖案化所述有源材料層、所述柵極絕緣層和所述金屬薄膜，形成包括有源層的圖形和包括柵極、源極、漏極、柵極線和數(shù)據(jù)線的圖形，所述柵極的周圍暴露出部分所述柵極絕緣層，所述柵極線或所述數(shù)據(jù)線在所述柵極線和所述數(shù)據(jù)線的交叉處斷開；在襯底基板上形成鈍化層，通過第二次構(gòu)圖工藝圖案化所述鈍化層，形成暴露出部分所述源極與部分所述有源層的源極接觸孔、暴露出部分所述漏極與部分所述有源層的漏極接觸孔和暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)接觸孔；在襯底基板上形成透明導(dǎo)電薄膜，通過薄膜剝離工藝去除部分所述透明導(dǎo)電薄膜，以在所述源極接觸孔中形成電連接所述源極和所述有源層的源極接觸部分，在所述漏極接觸孔中形成電連接所述漏極和所述有源層的漏極接觸部分，在所述漏極上方的鈍化層上形成與所述漏極接觸部分電連接的像素電極，在所述跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上形成電連接斷開的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)。
[0010]優(yōu)選的，所述通過第一次構(gòu)圖工藝圖案化所述有源材料層、所述柵極絕緣層和所述金屬薄膜，形成包括有源層的圖形和包括柵極、源極、漏極、柵極線和數(shù)據(jù)線的圖形，所述柵極的周圍暴露出部分所述柵極絕緣層，所述柵極線或所述數(shù)據(jù)線在所述柵極線和所述數(shù)據(jù)線的交叉處斷開具體包括:利用半透式掩膜版，在所述金屬薄膜上形成第一光刻膠層和第二光刻膠層，所述第一光刻膠層覆蓋待形成有源層區(qū)域和待形成柵極線區(qū)域，包括覆蓋待形成柵極區(qū)域與待形成柵極線區(qū)域的第一部分和位于所述第一部分周圍的第二部分，所述第二光刻膠層覆蓋待形成源極區(qū)域、待形成漏極區(qū)域和待形成數(shù)據(jù)線區(qū)域，所述第一光刻膠層的第一部分和所述第二光刻膠層的厚度均大于所述第一光刻膠層的第二部分的厚度，覆蓋所述待形成柵極線區(qū)域的第一光刻膠層或覆蓋所述待形成數(shù)據(jù)線區(qū)域的第二光刻膠層在二者交叉處斷開；以所述第一光刻膠層和所述第二光刻膠層為掩膜，去除暴露的金屬薄膜和所述暴露的金屬薄膜遮蓋的柵極絕緣層與有源材料層，形成所述包括有源層的圖形和包括所述源極、所述漏極、所述柵極線和所述數(shù)據(jù)線的圖形，所述柵極線或所述數(shù)據(jù)線在所述柵極線和所述數(shù)據(jù)線 的交叉處斷開；去除所述第一光刻膠層的第二部分；以所述第一光刻膠層的第一部分和所述第二光刻膠層為掩膜，去除所述第一光刻膠層的第一部分周圍的金屬薄膜，形成包括所述柵極的圖形，所述柵極的周圍暴露出部分所述柵極絕緣層。
[0011]優(yōu)選的，在所述以所述第一光刻膠層的第一部分和所述第二光刻膠層為掩膜，去除所述第一光刻膠層的第一部分周圍的金屬薄膜，形成包括所述柵極的圖形，所述柵極的周圍暴露出部分所述柵極絕緣層之后還包括:以所述柵極為掩膜，對(duì)所述柵極周圍的有源層進(jìn)行摻雜；對(duì)襯底基板進(jìn)行退火，以激活所述摻雜的雜質(zhì)。
[0012]優(yōu)選的，所述通過第二次構(gòu)圖工藝圖案化所述鈍化層，形成暴露出部分所述源極與部分所述有源層的源極接觸孔、暴露出部分所述漏極與部分所述有源層的漏極接觸孔和暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)接觸孔具體包括:在所述鈍化層上形成第三光刻膠層和第四光刻膠層，所述第三光刻膠層覆蓋所述柵極、所述源極、所述柵極線和所述數(shù)據(jù)線，所述第四光刻膠層覆蓋所述漏極，所述第三光刻膠層的厚度大于所述第四光刻膠層的厚度；以所述第三光刻膠層和所述第四光刻膠層為掩膜，去除暴露的鈍化層，形成暴露出部分所述源極與部分所述有源層的源極接觸孔、暴露出部分所述漏極與部分所述有源層的漏極接觸孔和暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)接觸孔。
[0013]優(yōu)選的，所述在襯底基板上形成透明導(dǎo)電薄膜，通過薄膜剝離工藝去除部分所述透明導(dǎo)電薄膜，以在所述源極接觸孔中形成電連接所述源極和所述有源層的源極接觸部分，在所述漏極接觸孔中形成電連接所述漏極和所述有源層的漏極接觸部分，在所述漏極上方的鈍化層上形成與所述漏極接觸部分電連接的像素電極，在所述跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上形成電連接斷開的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)具體包括:去除所述第四光刻膠層；在襯底基板上形成透明導(dǎo)電薄膜；剝離所述第三光刻膠層，以去除覆蓋在所述第三光刻膠層上的透明導(dǎo)電薄膜，在所述源極接觸孔中形成電連接所述源極和所述有源層的源極接觸部分，在所述漏極接觸孔中形成電連接所述漏極和所述有源層的漏極接觸部分，在所述漏極上方的鈍化層上形成與所述漏極接觸部分電連接的像素電極，在所述跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上形成電連接斷開的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)。
[0014]優(yōu)選的，形成所述有源材料層具體包括:在所述襯底基板上沉積非晶硅材料；采用晶化工藝，使所述非晶硅材料轉(zhuǎn)化為多晶硅材料，形成所述有源材料層。
[0015]優(yōu)選的，在形成所述包括有源層的圖形的步驟中，還同時(shí)形成包括存儲(chǔ)電極的圖形，以與所述像素電極構(gòu)成存儲(chǔ)電容。
[0016]優(yōu)選的，在形成所述有源材料層之前，還包括:在所述襯底基板上形成緩沖層。
[0017]優(yōu)選的，在形成所述源極接觸部分、所述漏極接觸部分和所述像素電極之后還包括:在襯底基板上形成像素定義層。
[0018]本發(fā)明還提供了一種陣列基板，包括:位于襯底基板上的有源層；覆蓋所述有源層的柵極絕緣層；位于所述柵極絕緣層上且位于同一膜層的柵極、源極、漏極、柵極線和數(shù)據(jù)線，所述柵極線或所述數(shù)據(jù)線在所述柵極線和所述數(shù)據(jù)線的交叉處斷開；覆蓋所述柵極、所述源極、所述漏極、所述 柵極線和所述數(shù)據(jù)線的鈍化層；
[0019]位于所述鈍化層和所述柵極絕緣層內(nèi)部的源極接觸孔、漏極接觸孔和跨橋結(jié)構(gòu)接觸孔，所述源極接觸孔暴露出部分所述源極和部分所述有源層，所述漏極接觸孔暴露出部分所述漏極和部分所述有源層，所述跨橋結(jié)構(gòu)接觸孔暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線；
[0020]位于同一膜層的源極接觸部分、漏極接觸部分、像素電極和跨橋結(jié)構(gòu)，其中，所述源極接觸部分位于所述源極接觸孔內(nèi)部，電連接所述源極與所述有源層；所述漏極接觸部分位于所述漏極接觸孔內(nèi)部，電連接所述漏極與所述有源層；所述像素電極位于所述漏極上方的鈍化層上，通過所述漏極接觸部分與所述漏極電連接；所述跨橋結(jié)構(gòu)位于所述跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上，電連接斷開的柵極線或數(shù)據(jù)線。
[0021 ] 優(yōu)選的，所述有源層的材料為多晶硅。
[0022]優(yōu)選的，所述鈍化層的材料為亞克力。
[0023]優(yōu)選的，所述源極接觸部分、所述漏極接觸部分、所述像素電極和所述跨橋結(jié)構(gòu)的厚度為20nm~150nm。
[0024]優(yōu)選的，所述陣列基板還包括:與所述有源層同層設(shè)置的存儲(chǔ)電極，所述存儲(chǔ)電極與所述像素電極構(gòu)成存儲(chǔ)電容。
[0025]優(yōu)選的，所述陣列基板還包括:位于所述襯底基板與所述有源層之間的緩沖層。
[0026]優(yōu)選的，所述陣列基板還包括:覆蓋所述源極接觸部分、所述漏極接觸部分和所述跨橋結(jié)構(gòu)的像素定義層。
[0027]優(yōu)選的，所述像素定義層的材料為亞克力。
[0028]本發(fā)明還提供了一種顯示裝置，包括以上所述的陣列基板。
[0029]優(yōu)選的，所述顯示裝置為液晶顯示裝置或有機(jī)發(fā)光二極管顯示裝置。[0030]本發(fā)明實(shí)施例所提供的陣列基板的制作方法中，有源層、柵極、源極、漏極、柵極線和數(shù)據(jù)線在同一構(gòu)圖工藝步驟下形成，將形成有源層所需的構(gòu)圖工藝、形成柵極和柵極線所需的構(gòu)圖工藝與形成源極、漏極和數(shù)據(jù)線所需的構(gòu)圖工藝合并為第一次構(gòu)圖工藝；在后續(xù)步驟中，通過第二次構(gòu)圖工藝形成源極接觸孔、漏極接觸孔和跨橋結(jié)構(gòu)接觸孔；通過覆蓋透明導(dǎo)電薄膜，并利用薄膜剝離工藝使源極通過源極接觸孔電連接有源層、漏極通過漏極接觸孔電連接有源層、形成跨橋結(jié)構(gòu)電連接斷開的柵極線或數(shù)據(jù)線，并形成通過漏極接觸孔電連接漏極的像素電極，從而將在源極接觸孔和漏極接觸孔內(nèi)填充導(dǎo)電材料以實(shí)現(xiàn)源極和漏極與有源層的電連接這一步驟與形成像素電極所需的構(gòu)圖工藝步驟合二為一，同時(shí)省略了制作像素電極接觸孔所需的構(gòu)圖工藝步驟。因此，本發(fā)明實(shí)施例中的制作方法簡化了工藝制程，提高了生產(chǎn)效率。
[0031]并且，構(gòu)圖工藝需要較高的對(duì)位精度，高的對(duì)位精度使對(duì)位的難度較大，多次進(jìn)行構(gòu)圖極易引起對(duì)位的偏差，造成器件的良率下降。本發(fā)明實(shí)施例中，由于減少了制作陣列基板時(shí)需要進(jìn)行構(gòu)圖工藝的次數(shù)，因此改善了多次構(gòu)圖引起對(duì)位不準(zhǔn)的問題，提高了陣列基板的良率。
[0032]另外，本發(fā)明實(shí)施例所提供的陣列基板和顯示裝置，其柵極、源極和漏極位于同一膜層中，因此柵極與源極和漏極之間不存在重疊，也就不存在由重疊引起的寄生電容；而現(xiàn)有技術(shù)中由于柵極與源極和漏極位于不同的膜層中，柵極與源極和漏極之間重疊會(huì)產(chǎn)生寄生電容，進(jìn)而影響器件的電性能。可見，本發(fā)明實(shí)施例中的陣列基板和顯示裝置的寄生電容較小，電性能更加優(yōu)良。
【專利附圖】

【附圖說明】
[0033]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其它的附圖。
[0034]圖1為現(xiàn)有技術(shù)中TFT陣列基板的制作方法各步驟的示意圖；
[0035]圖2~圖4為本發(fā)明實(shí)施例一所提供的陣列基板的制作方法各步驟的示意圖；
[0036]圖5~圖9為本發(fā)明實(shí)施例一所提供的陣列基板的制作方法中步驟Sll的具體步驟的示意圖；
[0037]圖10~圖12為本發(fā)明實(shí)施例一所提供的陣列基板的制作方法中步驟S12的具體步驟的示意圖；
[0038]圖13~圖15為本發(fā)明實(shí)施例一所提供的陣列基板的制作方法中步驟S13的具體步驟的示意圖；
[0039]圖16為本發(fā)明實(shí)施例一所提供的陣列基板的制作方法中電連接斷開的數(shù)據(jù)線的步驟的示意圖；
[0040]圖17為本發(fā)明實(shí)施例二所提供的陣列基板的基本結(jié)構(gòu)圖。
【具體實(shí)施方式】
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)的前提下所獲得的所有其它實(shí)施例，均屬于本發(fā)明保護(hù)的范圍。
[0042]實(shí)施例一
[0043]本發(fā)明實(shí)施例提供了一種陣列基板的制作方法，該方法包括以下步驟:
[0044]步驟Sll:在襯底基板201上依次形成有源材料層、柵極絕緣層204和金屬薄膜，通過第一次構(gòu)圖工藝圖案化有源材料層、柵極絕緣層204和金屬薄膜，形成包括有源層203的圖形和包括柵極205、源極206、漏極207、柵極線(圖中未示出)和數(shù)據(jù)線(圖中未示出)的圖形，柵極205的周圍暴露出部分柵極絕緣層204，柵極線或數(shù)據(jù)線在柵極線和數(shù)據(jù)線的交叉處斷開，如圖2所示。
[0045]本實(shí)施例中，上述步驟Sll優(yōu)選的可具體包括以下步驟:
[0046]步驟Slll:在襯底基板201上依次形成有源材料層501、柵極絕緣層204和金屬薄膜502，如圖5所示。
[0047]為保證產(chǎn)品的各項(xiàng)性能更優(yōu)良，優(yōu)選的可對(duì)襯底基板201進(jìn)行初始清洗，以清除生產(chǎn)過程中殘留在襯底基板表面的雜質(zhì)粒子。
[0048]所提供的襯底基板201的具體材料可根據(jù)實(shí)際情況而定，若需要制作的顯示裝置為非柔性的，則襯底基板201優(yōu)選的可選用玻璃基板，若需要制作柔性或可彎曲顯示裝置，則襯底基板201優(yōu)選的可為塑料薄膜等具有柔性或可彎曲性的材料。
[0049]本實(shí)施例中，有源層的形成材料可根據(jù)實(shí)際需要進(jìn)行不同的選擇，例如可選用非晶硅、多晶硅、氧化物等材料。
[0050]以有源層的形成材料為多晶硅為例，本實(shí)施例中形成有源材料層501優(yōu)選的可具體包括:在襯底基板上沉積非晶硅材料；采用晶化工藝，使非晶硅材料轉(zhuǎn)化為多晶硅材料，形成有源材料層501。
[0051]具體的，可首先采用濺射工藝或PECVD等淀積工藝在襯底基板的一側(cè)上沉積非晶娃材料，所沉積的非晶娃材料的厚度優(yōu)選的為40nm~IOOnm,然后對(duì)非晶娃材料進(jìn)行激光退火結(jié)晶、金屬誘導(dǎo)結(jié)晶、固相結(jié)晶等晶化工藝，使非晶硅材料轉(zhuǎn)化為多晶硅材料，形成有源材料層501。另外，在沉積完非晶硅材料之后，進(jìn)行晶化工藝之前，優(yōu)選的可使用熱處理爐對(duì)非晶硅材料進(jìn)行脫氫工藝處理，以防止后續(xù)結(jié)晶過程中的氫爆；在晶化結(jié)束后，優(yōu)選的可采用稀釋的氫氟酸溶液對(duì)所形成的有源材料層501進(jìn)行清洗，以降低有源材料層501的表面粗糙度。
[0052]在形成有源材料層501后，優(yōu)選的可采用離子注入、離子云注入等摻雜方法，對(duì)有源材料層501進(jìn)行薄膜晶體管溝道摻雜，以調(diào)整薄膜晶體管的閾值電壓，改善薄膜晶體管的開關(guān)特性。摻雜離子優(yōu)選為含H2的PH3或者含H2的B2H6,離子注入劑量的范圍優(yōu)選為10~11~13~16ions/cm2，注入能量優(yōu)選在IOKeV~IOOKeV之間。通過上述溝道摻雜過程能夠。
[0053]本實(shí)施例中，在形成有源材料層501之前優(yōu)選的還可包括:在襯底基板201上形成緩沖層202。
[0054] 具體的，可米用PECVD (Plasma Enhanced Chemical Vapor Deposition,等離子體增強(qiáng)化學(xué)氣相沉積法)或其它工藝在襯底基板201上依次形成氮化硅薄膜和氧化硅薄膜，將該兩層薄膜的疊層作為緩沖層202。其中，氮化硅薄膜的厚度優(yōu)選為50nm~lOOnm，氧化硅薄膜的厚度優(yōu)選為IOOnm~400nm。氮化硅薄膜具有很強(qiáng)的擴(kuò)散阻擋特性，能夠抑制金屬離子對(duì)后續(xù)形成的多晶硅薄膜的影響，氧化硅薄膜能夠與后續(xù)形成的多晶硅薄膜形成優(yōu)良的界面，從而防止氮化硅薄膜的缺陷對(duì)多晶硅薄膜質(zhì)量的損害。
[0055]需要說明的是，上述緩沖層202中的各膜層的厚度僅為本實(shí)施例所提供的優(yōu)選范圍，在本發(fā)明的其它實(shí)施例中，還可根據(jù)實(shí)際情況對(duì)緩沖層202中的各膜層的厚度進(jìn)行不同于上述優(yōu)選范圍的具體設(shè)定。
[0056]并且，本實(shí)施例中的緩沖層202的具體結(jié)構(gòu)并不僅限于為氮化硅薄膜和氧化硅薄膜所構(gòu)成的疊層結(jié)構(gòu)，其還可為單層薄膜結(jié)構(gòu)或包括至少三層薄膜的疊層結(jié)構(gòu)，且緩沖層202的形成材料也并不僅限于氮化硅和氧化硅兩種。
[0057]另外，緩沖層202可根據(jù)實(shí)際情況選擇是否設(shè)置，在本發(fā)明的其它實(shí)施例中，也可不設(shè)置緩沖層202。
[0058]本步驟中，形成柵極絕緣層204所采用的工藝優(yōu)選的可為PECVD等工藝，在此并不限定。
[0059]所形成的柵極絕緣層204優(yōu)選的可為氧化硅薄膜與氮化硅薄膜所構(gòu)成的疊層結(jié)構(gòu)，氧化硅薄膜相對(duì)于氮化硅薄膜靠近襯底基板，氧化硅薄膜的厚度優(yōu)選的可為30nm~IOOnm,氮化娃薄膜的厚度優(yōu) 選的可為20nm~IOOnm ;柵極絕緣層204還可為單層薄膜結(jié)構(gòu)或者包括至少三層薄膜的疊層結(jié)構(gòu)。
[0060]需要說明的是，柵極絕緣層204的形成材料還可為除氧化硅和氮化硅外的絕緣材料；并且，構(gòu)成柵極絕緣層204的各層薄膜的厚度并不僅限于上述優(yōu)選范圍，可根據(jù)實(shí)際情況進(jìn)行設(shè)定。
[0061]本步驟中，形成金屬薄膜502優(yōu)選的可采用PECVD、磁控濺射等工藝，在此并不進(jìn)行限定。
[0062]金屬薄膜219的厚度可根據(jù)實(shí)際情況設(shè)定,優(yōu)選的可為200nm~500nm ;金屬薄膜219的形成材料優(yōu)選的可包括鋁、銅、鑰、鈦和鋁釹化合物等中的至少一種；金屬薄膜219可為單層薄膜結(jié)構(gòu)，也可為多層薄膜構(gòu)成的疊層結(jié)構(gòu)，如:鑰、鋁和鑰三層薄膜依次疊層的結(jié)構(gòu)，或鈦、鋁和鈦三層薄膜依次層疊的結(jié)構(gòu)等。
[0063]步驟SI 12:利用半透式掩膜版，在金屬薄膜502上形成第一光刻膠層Al和第二光刻膠層A2，第一光刻膠層Al覆蓋待形成有源層區(qū)域和待形成柵極線區(qū)域，包括覆蓋待形成柵極區(qū)域與待形成柵極線區(qū)域的第一部分AU和位于第一部分AU周圍的第二部分A12，第二光刻膠層A2覆蓋待形成源極區(qū)域、待形成漏極區(qū)域和待形成數(shù)據(jù)線區(qū)域，第一光刻膠層的第一部分All和第二光刻膠層A2的厚度均大于第一光刻膠層的第二部分A12的厚度，覆蓋待形成柵極線區(qū)域的第一光刻膠層Al或覆蓋待形成數(shù)據(jù)線區(qū)域的第二光刻膠層A2在二者交叉處斷開，如圖6所示。
[0064]本步驟中對(duì)第一光刻膠層Al和第二光刻膠層A2的具體厚度并不限定。其中，第一光刻膠層Al的第一部分Al I的厚度優(yōu)選的可為I~3 μ m,第二部分A12的厚度優(yōu)選的額可為0.5~I μ m,第二光刻膠層A2的厚度優(yōu)選的可為I~3 μ m,第一光刻膠層Al的第一部分All和第二光刻膠層A2的厚度可相同，也可不同。[0065]第一光刻膠層Al的第一部分All覆蓋待形成柵極區(qū)域與待形成柵極線區(qū)域，用于后續(xù)步驟中形成柵極與柵極線；第一光刻膠層Al的第二部分A12位于第一部分All的周圍，與第一部分All共同覆蓋待形成有源層區(qū)域，用于后續(xù)步驟中形成有源層；第二光刻膠層A2覆蓋待形成源極區(qū)域、待形成漏極區(qū)域和待形成數(shù)據(jù)線區(qū)域，用于后續(xù)步驟中形成源極、漏極和數(shù)據(jù)線。
[0066]需要說明的是，由于本實(shí)施例中柵極線與數(shù)據(jù)線形成于同一膜層中，因此為避免柵極線與數(shù)據(jù)線相連而短路，覆蓋待形成柵極線區(qū)域的第一光刻膠層Al或覆蓋待形成數(shù)據(jù)線區(qū)域的第二光刻膠層A2需在二者交叉處斷開。以在后續(xù)步驟中形成在柵極線與數(shù)據(jù)線交叉處斷開的柵極線或數(shù)據(jù)線。
[0067]步驟S113:以第一光刻膠層Al和第二光刻膠層A2為掩膜，去除暴露的金屬薄膜和暴露的金屬薄膜遮蓋的柵極絕緣層與有源材料層，形成包括有源層203的圖形和包括源極206、漏極207、柵極線和數(shù)據(jù)線的圖形，柵極線或數(shù)據(jù)線在柵極線和數(shù)據(jù)線的交叉處斷開，如圖7所示。
[0068]本步驟中，優(yōu)選的可采用等離子體或電感耦合等干法刻蝕工藝對(duì)未被光刻膠層保護(hù)的膜層進(jìn)行連續(xù)刻蝕，刻蝕以完全去除未被光刻膠保護(hù)的有源材料層為終點(diǎn)，防止由于有源材料層相連導(dǎo)致的晶體管特性下降。
[0069]需要說明的是，本實(shí)施例對(duì)去除暴露的金屬薄膜和暴露的金屬薄膜遮蓋的柵極絕緣層與有源材料層所采用的工藝方法并不限定，優(yōu)選的可根據(jù)金屬薄膜材料的不同選擇相匹配的工藝。例如:若金屬薄膜為鑰、鋁和鑰三層薄膜依次疊層而成，則優(yōu)選的可使用濕法刻蝕方法進(jìn)行上述去除工序；若金屬薄膜為鈦、鋁和鈦依次層疊而成，則優(yōu)選的可使用電感耦合等離子方法刻蝕進(jìn)行上述去除工序。
[0070]經(jīng)過步驟S113后，源極206、漏極207、柵極線和數(shù)據(jù)線形成，但是柵極并未形成，覆蓋在待形成柵極區(qū)域上的金屬薄膜作為待形成柵極層701。由于源極206和漏極207均需要與有源層203電連接，而此時(shí)待形成柵極層701是完全覆蓋有源層203的，因此需要在后續(xù)步驟中去除部分待形成柵極層701，以形成柵極，使其僅覆蓋有源層203的一部分。
[0071]本實(shí)施例中，在形成包括有源層203的圖形的步驟中，優(yōu)選的還可同時(shí)形成包括存儲(chǔ)電極的圖形，該存儲(chǔ)電極用于與后續(xù)形成的像素電極構(gòu)成存儲(chǔ)電容，以在兩幀畫面切換時(shí)，維持上一幀畫面的顯示。
[0072]需要說明的是，附圖中所示出的203'為有源材料層501經(jīng)過上述步驟S113后所剩余的部分中除形成有源層203的部分外其它部分。
[0073]步驟S114:去除第一光刻膠層的第二部分A12，如圖8所示。
[0074]本步驟中，優(yōu)選的可使用等離子體灰化工藝去除第一光刻膠層Al的第二部分A12。在灰化去除的過程中,第一光刻膠層Al的第一部分All和第二光刻膠層A2也會(huì)同時(shí)被去除一定的量，但是由于第一光刻膠層Al的第一部分All和第二光刻膠層A2的厚度均大于第一光刻膠層Al的第二部分A12的厚度，因此灰化去除過程結(jié)束后，待形成柵極區(qū)域和柵極線仍然被第一部分Al I遮蓋，源極206、漏極207和數(shù)據(jù)線仍然被第二光刻膠層A2覆蓋，僅有待形成柵極區(qū)域周圍的金屬薄膜(待形成柵極層701)表面被暴露出來。
[0075]步驟S115:以第一光刻膠層的第一部分A12和第二光刻膠層A2為掩膜，去除第一光刻膠層的第一部分Al I周圍的金屬薄膜,形成包括柵極205的圖形,柵極205的周圍暴露出部分柵極絕緣層204，如圖9所示。
[0076]本步驟中，優(yōu)選的可采用濕法刻蝕或者干法刻蝕工藝對(duì)待形成柵極區(qū)域(即第一光刻膠層的第一部分All)周圍的金屬薄膜(即待形成柵極層701)進(jìn)行去除，剩余的金屬薄膜形成柵極205。
[0077]由于源極206和漏極207會(huì)與有源層203電連接，因此柵極205周圍的柵極絕緣層所覆蓋的有源層被作為與源極206和漏極207進(jìn)行歐姆接觸的區(qū)域?；跍p小歐姆接觸電阻的考慮，本實(shí)施例中，在形成包括柵極205的圖形之后，優(yōu)選的還可進(jìn)行以下操作:以柵極205為掩膜，對(duì)柵極205周圍的有源層203進(jìn)行摻雜；對(duì)襯底基板進(jìn)行退火，以激活摻雜的雜質(zhì)。通過該摻雜過程，能夠降低摻雜區(qū)域(即作為源漏接觸區(qū)的有源層)的導(dǎo)電特性，降低歐姆接觸電阻。
[0078]需要說明的是，上述摻雜過程優(yōu)選的可采用離子注入或者離子云注入的方法，摻雜離子可為含H2的PH3或者含H2的B2H6，離子注入劑量可在10~15~10~16iOnS/Cm2之間，注入能量可在10~IOOKeV之間。
[0079]需要說明的是，在完成整個(gè)步驟Sll后，可去除剩余的光刻膠層(第一光刻膠層的第一部分All和第二光刻膠層A2)。
[0080]本實(shí)施例中，通過在襯底基板上連續(xù)形成有源材料層501、柵極絕緣層204和金屬薄膜502。利用半透式掩膜構(gòu)圖工藝形成第一光刻膠層Al和第二光刻膠層A2,使第一光刻膠層Al中較厚的部分遮蓋待形成柵極和柵極線區(qū)域，較薄的部分遮蓋待形成柵極區(qū)域周圍的待形成有源層區(qū)域，第二光刻膠層A2覆蓋待形成源極、漏極和數(shù)據(jù)線區(qū)域，其厚度比第一光刻膠層Al中的較薄部分的厚度厚。然后去除暴露的金屬薄膜及其覆蓋的柵極絕緣層和有源材料層，形成有源層203、源極206、漏極207、柵極線和數(shù)據(jù)線。之后去除第一光刻膠層Al中的較薄部分，暴露出待形成柵極區(qū)域周圍的金屬薄膜，去除該部分金屬薄膜形成柵極205?？梢?，通過上述步驟Sll (步驟Slll~步驟S115)實(shí)現(xiàn)了在同一次構(gòu)圖工藝下形成有源層203、柵極205、源極206、漏極207、柵極線和數(shù)據(jù)線，將形成有源層所需的構(gòu)圖工藝、形成柵極和柵極線所需的構(gòu)圖工藝與形成源極、漏極和數(shù)據(jù)線所需的構(gòu)圖工藝合并為一次構(gòu)圖工藝，從而簡化了陣列基板的制作方法，同時(shí)改善了多次構(gòu)圖對(duì)位的難度較大所引起對(duì)位偏差的問題，提聞了陣列基板的良率。
[0081] 步驟S12:在襯底基板上形成鈍化層301，通過第二次構(gòu)圖工藝圖案化鈍化層301，形成暴露出部分源極206與部分有源層203的源極接觸孔302、暴露出部分漏極207與部分有源層203的漏極接觸孔303和暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)接觸孔，如圖3所示。
[0082]本實(shí)施例中，上述步驟S12優(yōu)選的可具體包括以下步驟:
[0083]步驟S121:在襯底基板上形成鈍化層301，如圖10所示。
[0084]形成鈍化層301的過程具體的可為:首先在包括柵極205、源極206、漏極207、柵極線和數(shù)據(jù)線的圖形背離襯底基板201的一側(cè)沉積含氫的鈍化層材料，然后進(jìn)行快速熱退火或者熱處理爐退火等退火工藝，使氫進(jìn)入有源層203內(nèi)部，修復(fù)其內(nèi)部體缺陷，并進(jìn)入有源層203與其它膜層的界面，修復(fù)界面缺陷，從而達(dá)到提高TFT特性的目的。
[0085]鈍化層301的材料優(yōu)選的可為含氫的氮化硅薄膜，厚度優(yōu)選的可為200nm~500nmo[0086]步驟S122:在鈍化層301上形成第三光刻膠層A3和第四光刻膠層A4，第三光刻膠層A3覆蓋柵極205、源極206、柵極線和數(shù)據(jù)線，第四光刻膠層A4覆蓋漏極207，第三光刻膠層A3的厚度大于第四光刻膠層A4的厚度，如圖11所示。
[0087]本步驟中可采用具有待形成源極接觸孔圖案和待形成漏極接觸孔圖案的半透式掩膜版，優(yōu)選的可為半色調(diào)掩膜版或灰色調(diào)掩膜版等，利用半透式掩膜版上特定區(qū)域的光透過率不同的特性，在鈍化層301上形成不同厚度的光刻膠層:第三光刻膠層A3的厚度大于第四光刻膠層A4的厚度。
[0088]第三光刻膠層A3的厚度優(yōu)選的可為I μ m~3 μ m,第四光刻膠層Α4的厚度優(yōu)選的
0.5 μ m ~ Ιμπι。
[0089]步驟S123:以第三光刻膠層A3和第四光刻膠層Α4為掩膜，去除暴露的鈍化層，形成暴露出部分源極206與部分有源層203的源極接觸孔302、暴露出部分漏極207與部分有源層203的漏極接觸孔303和暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)接觸孔，如圖12所示。
[0090]上述步驟中，優(yōu)選的可利用干法刻蝕工藝進(jìn)行源極接觸孔、漏極接觸孔和跨橋結(jié)構(gòu)接觸孔的刻蝕。起初，所暴露出來的鈍化層301被刻蝕；當(dāng)刻蝕至源極206、漏極207、柵極線和數(shù)據(jù)線所在 膜層的表面時(shí)，由于對(duì)不同材料的刻蝕速率不同，源極206、漏極207、柵極線和數(shù)據(jù)線的形成材料(通常為金屬)相對(duì)于鈍化層材料的刻蝕的選擇比極小，因此源極206、漏極207、柵極線和數(shù)據(jù)線材料并不會(huì)被去除或僅僅被去除極少的量，而源極206、漏極207、柵極線和數(shù)據(jù)線所在膜層中屬于待形成源極接觸孔區(qū)域、待形成漏極接觸孔區(qū)域、待形成跨橋結(jié)構(gòu)接觸孔區(qū)域內(nèi)的鈍化層材料則被刻蝕掉，從而在源極206和漏極207處形成臺(tái)階狀的結(jié)構(gòu)，二者的部分表面被暴露出來，同時(shí)斷開的柵極線或數(shù)據(jù)線被部分暴露，跨橋結(jié)構(gòu)接觸孔形成；繼續(xù)向下刻蝕的過程中，未被源極206和漏極207遮蓋且處于待形成源極接觸孔區(qū)域和待形成漏極接觸孔區(qū)域內(nèi)的柵極絕緣層204的材料被去除，直至暴露出有源層203的表面，刻蝕結(jié)束，源極接觸孔302和漏極接觸孔303形成。
[0091]本步驟中，所使用的干法刻蝕工藝優(yōu)選的可為電感耦合等離子體刻蝕等刻蝕工藝。
[0092]需要說明的是，本步驟中在去除暴露的鈍化層的同時(shí)，還去除暴露的鈍化層所覆蓋的、位于柵極205周圍的柵極絕緣層。
[0093]步驟S13:在襯底基板上形成透明導(dǎo)電薄膜，通過薄膜剝離工藝去除部分透明導(dǎo)電薄膜，以在源極接觸孔中形成電連接源極206和有源層203的源極接觸部分401，在漏極接觸孔中形成電連接漏極207和有源層203的漏極接觸部分402，在漏極207上方的鈍化層301上形成與漏極接觸部分402電連接的像素電極403，在跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上形成電連接斷開的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)，如圖4所示。
[0094]上述步驟S13具體可包括以下步驟:
[0095]步驟S131:去除第四光刻膠層Α4，如圖13所示；
[0096]本步驟中，優(yōu)選的可通過等離子體灰化等灰化工藝去除第四光刻膠層Α4。由于第三光刻膠層A3的厚度大于第四光刻膠層Α4，因此在光刻膠層去除過程中，第三光刻膠層A3雖然被去除了一部分，但是仍然剩余一定的厚度遮蓋在柵極205、源極206、柵極線和數(shù)據(jù)線的上方。該剩余的第三光刻膠層A3在后續(xù)步驟中會(huì)作為剝離層。[0097]步驟S132:在襯底基板上形成透明導(dǎo)電薄膜1401，如圖14所示；
[0098]本步驟中，形成透明導(dǎo)電薄膜1401優(yōu)選的可采用磁控濺射、化學(xué)汽相淀積等工藝。
[0099]透明導(dǎo)電薄膜1401的厚度、形成材料和具體結(jié)構(gòu)可根據(jù)實(shí)際需要相應(yīng)選擇，本實(shí)施例對(duì)此并不限定，其厚度范圍優(yōu)選的可為20nm~150nm,形成材料優(yōu)選的可為ITO (Indium Tin Oxide,氧化銦錫)、IZO (Indium Zinc Oxide,氧化銦鋒)、ZTO (氧化錫招)、Ag、Al、Au等中的一種或多種，具體結(jié)構(gòu)優(yōu)選的可為單層薄膜結(jié)構(gòu)或多層薄膜構(gòu)成的復(fù)合結(jié)構(gòu)。
[0100]例如，若所制作的陣列基板應(yīng)用于底發(fā)射的AMOLED顯示裝置，則透明導(dǎo)電薄膜1401 優(yōu)選的為 ITO(Indium Tin Oxide,氧化銦錫)、IZO(Indium Zinc Oxide,氧化銦鋒)、ZTO(氧化錫鋁)等氧化物透明導(dǎo)電薄膜，其厚度優(yōu)選為20nm~IOOnm ;若所制作的陣列基板應(yīng)用于頂發(fā)射的AMOLED顯示裝置，則透明導(dǎo)電薄膜1401優(yōu)選的為ITO薄膜、Ag (銀)薄膜和ITO薄膜所構(gòu)成的復(fù)合薄膜，或者可為IZO薄膜和Ag薄膜所構(gòu)成的復(fù)合薄膜，或者可為其它復(fù)合薄膜，透明導(dǎo)電薄膜1401中ITO薄膜的厚度優(yōu)選的可為IOnm~50nm, Ag的薄膜厚度優(yōu)選的可為20nm~lOOnm。
[0101]步驟S133:剝離第三光刻膠層A3，以去除覆蓋在第三光刻膠層A3上的透明導(dǎo)電薄膜，在源極接觸孔302中形成電連接源極206和有源層203的源極接觸部分401，在漏極接觸孔303中形成電連接漏極207和有源層203的漏極接觸部分402，在漏極207上方的鈍化層301上形成與漏極接觸部分402電連接的像素電極403，在跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上形成電連接斷開的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)，如圖15所示。
[0102]具體的，優(yōu)選的可把形成完透明導(dǎo)電薄膜1401的襯底基板放入剝離機(jī)臺(tái)里，使用光刻膠剝離液去除殘留的第三光刻膠層A3，通過薄膜剝離工藝同時(shí)去除第三光刻膠層A3上覆蓋的透明導(dǎo)電薄膜，源極接觸孔302、漏極接觸孔303及處于待形成像素電極區(qū)域內(nèi)的透明導(dǎo)電薄膜被保留下來。源極接觸孔302內(nèi)的透明導(dǎo)電薄膜作為源極接觸部分401電連接源極206與有源層203，漏極接觸孔303內(nèi)的透明導(dǎo)電薄膜作為漏極接觸部分402電連接漏極207與有源層203，與漏極207相鄰的待形成像素電極區(qū)域內(nèi)的鈍化層301上方的透明導(dǎo)電薄膜作為像素電極403與漏極207電連接，同時(shí)像素電極403與存儲(chǔ)電極形成一存儲(chǔ)電容，用于在相鄰兩幀畫面切換過程中，維持上一幀畫面的顯示。
[0103]需要說明的是，本實(shí)施例中，柵極線和數(shù)據(jù)線與柵極206、源極207和漏極208在同一光刻步驟下形成，在數(shù)據(jù)線與柵極線交叉處，數(shù)據(jù)線或柵極線需斷開。以柵極線連續(xù)、數(shù)據(jù)線在與柵極線交叉處斷開為例，如圖16所示，在沉積完鈍化層301后，需要在斷開處制作跨橋結(jié)構(gòu)接觸孔，然后采取跨橋結(jié)構(gòu)1602將斷開的數(shù)據(jù)線1601電連接，以此實(shí)現(xiàn)數(shù)據(jù)線1601與柵極線相互之間的電性絕緣。電連接斷開的數(shù)據(jù)線1601所需制作的跨橋結(jié)構(gòu)接觸孔與源極接觸孔302和漏極接觸孔303同時(shí)形成，填充于跨橋結(jié)構(gòu)接觸孔內(nèi)、電連接斷開的數(shù)據(jù)線1601的跨橋結(jié)構(gòu)1602由部分透明導(dǎo)電薄膜1401形成，在形成透明導(dǎo)電薄膜1401的同時(shí)將透明導(dǎo)電薄膜材料填充于跨橋結(jié)構(gòu)接觸孔內(nèi)，并在剝離第三光刻膠層A3的同時(shí)剝離跨橋結(jié)構(gòu)1602周圍需要?jiǎng)冸x的透明導(dǎo)電薄膜材料，形成電連接斷開的數(shù)據(jù)線1601的跨橋結(jié)構(gòu)1602。
[0104]本實(shí)施例中，從上述步驟S12(步驟S121~步驟S123)~步驟S13 (步驟S131~步驟S133)，首先通過使用半透式掩膜版形成不同厚度的光刻膠層，進(jìn)行刻蝕形成源極接觸孔和漏極接觸孔，然后去除存在于待形成像素電極區(qū)域內(nèi)的、厚度較薄的光刻膠層，之后形成透明導(dǎo)電薄膜，采用薄膜剝離工藝去除存在于源極206和柵極205上方的、厚度較厚的光刻膠層及其上覆蓋的透明導(dǎo)電薄膜，形成像素電極403，且實(shí)現(xiàn)源極206和漏極207與有源層203的電連接，從而將現(xiàn)有技術(shù)的源極接觸孔和漏極接觸孔的形成與像素電極接觸孔的形成所需進(jìn)行的兩次構(gòu)圖合二為一，簡化了陣列基板的制作步驟，提高了生產(chǎn)效率；且由于減少了構(gòu)圖工藝的使用次數(shù)，因此能夠在一定程度上避免多次構(gòu)圖造成的對(duì)位偏差問題，提聞了廣品的良率。
[0105]在形成完源極接觸部分401、漏極接觸部分402和像素電極403之后優(yōu)選的還可包括:在襯底基板上形成像素定義層的步驟。
[0106]具體的，在經(jīng)過步驟S13的襯底基板上沉積像素定義層材料，利用構(gòu)圖工藝形成具有像素定義層圖案的光刻膠掩膜，進(jìn)行刻蝕，去除待形成像素定義層外的像素定義層材料，形成像素定義層。
[0107]像素定義層的形成材料優(yōu)選的可以采用亞克力等材料，其厚度優(yōu)選為Iym~4 μ m0
[0108]在像素定義層制備完畢后，優(yōu)選的可使用快速熱退火爐或熱處理爐，對(duì)完成的陣列基板進(jìn)行退火處理，以穩(wěn)定TFT的特性。
[0109]需要說明的是，本實(shí)施例中的所提供制作方法優(yōu)選的可應(yīng)用于LTPS TFT陣列基板的制作，但是這并不能對(duì)本實(shí)施例所提供的制作方法的應(yīng)用范圍構(gòu)成限定，在本發(fā)明的核心思想不變的前提下，本實(shí)施例所提供的制作方法還能夠應(yīng)用于非晶硅TFT陣列基板、HTPSTFT陣列基板、氧化物TFT陣列基板、有機(jī)TFT陣列基板等的制作。
[0110]本實(shí)施例所提供的陣列基板的制作方法中，僅通過一次構(gòu)圖工藝同時(shí)形成有源層、柵極、源極、漏極、柵極線和數(shù)據(jù)線，省去了柵極與源漏極之間的層間絕緣層，將現(xiàn)有技術(shù)中形成有源層、形成柵極和柵極線與形成源漏極和數(shù)據(jù)線所需用到的構(gòu)圖工藝合并為一次。
[0111]并且，本實(shí)施例僅通過一次構(gòu)圖工藝形成底部具有臺(tái)階狀結(jié)構(gòu)的源極接觸孔和漏極接觸孔，同時(shí)形成跨橋結(jié)構(gòu)接觸孔，并通過一次性沉積透明導(dǎo)電薄膜，結(jié)合薄膜剝離工藝，在形成像素電極的同時(shí)，實(shí)現(xiàn)源極和漏極與有源層的電連接，斷開的柵極線或數(shù)據(jù)線的電連接，從而將現(xiàn)有技術(shù)的源極接觸孔和漏極接觸孔的形成與像素電極接觸孔的形成所需進(jìn)行的兩次構(gòu)圖工藝合二為一。
[0112]可見，本實(shí)施例所提供的制作方法能夠?qū)F(xiàn)有技術(shù)中需要進(jìn)行的8~9次構(gòu)圖工藝減少至3次，從而極大地簡化了陣列基板的制作步驟，提高了生產(chǎn)效率；且由于減少了構(gòu)圖工藝的使用次數(shù)，因此能夠極大地改善多次光刻的多次高精度對(duì)位造成的對(duì)位偏差問題，提聞廣品的良率。
[0113]實(shí)施例二
[0114]本實(shí)施例提供了一種陣列基板，如圖17所示，本實(shí)施例所提供的陣列基板包括:位于襯底基板201上的有源層203 ;覆蓋有源層203的柵極絕緣層204 ;位于柵極絕緣層204上且位于同一膜層的柵極205、源極206、漏極207、柵極線和數(shù)據(jù)線，柵極線或數(shù)據(jù)線在柵極線和數(shù)據(jù)線的交叉處斷開；覆蓋柵極205、源極206、漏極207、柵極線和數(shù)據(jù)線的鈍化層301 ;位于鈍化層301和柵極絕緣層204內(nèi)部的源極接觸孔、漏極接觸孔和跨橋結(jié)構(gòu)接觸孔，源極接觸孔暴露出部分源極206和部分有源層203，漏極接觸孔暴露出部分漏極207和部分有源層203，跨橋結(jié)構(gòu)接觸孔暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線；位于同一膜層的源極接觸部分401、漏極接觸部分402、像素電極403和跨橋結(jié)構(gòu)，其中，源極接觸部分401位于源極接觸孔內(nèi)部，電連接源極206與有源層203 ;漏極接觸部分402位于漏極接觸孔內(nèi)部，電連接漏極207與有源層203 ;像素電極403位于漏極207上方的鈍化層301上，通過漏極接觸部分402與漏極207電連接；跨橋結(jié)構(gòu)位于跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上，電連接斷開的柵極線或數(shù)據(jù)線。
[0115]其中，有源層203、柵極絕緣層204、柵極205、源極206、漏極207、柵極線、數(shù)據(jù)線和鈍化層301的位置關(guān)系優(yōu)選的可如圖17所示，即有源層203位于襯底基板201上，柵極絕緣層204位于有源層203背離襯底基板201的一側(cè)，柵極205、源極206、漏極207、柵極線和數(shù)據(jù)線位于柵極絕緣層204背離襯底基板201的一側(cè)，鈍化層301位于柵極205、源極206、漏極207、柵極線和數(shù)據(jù)線背離襯底基板201的一側(cè)。
[0116]需要說明的是，本實(shí)施例僅以圖17所示出的上述各膜層的位置關(guān)系為例進(jìn)行說明，在本發(fā)明的其它實(shí)施例中，上述有源層203、柵極絕緣層204、柵極205、源極206、漏極207、柵極線、數(shù)據(jù)線和鈍化層301的相對(duì)位置還可以有其它的變化。
[0117]本實(shí)施例所提供的陣列基板的柵極205、源極206、漏極207、柵極線和數(shù)據(jù)線位于同一膜層中，因此柵極205與源極206和漏極207之間不存在重疊部分，即柵極205與源極206和漏極207之間沒有寄生電容；而現(xiàn)有技術(shù)中由于柵極與源極和漏極位于不同的膜層中，柵極與源極和漏極之間的重疊導(dǎo)致寄生電容的產(chǎn)生，進(jìn)而影響器件的電性能?？梢?，本實(shí)施例中的陣列基板的寄生 電容較小，電性能更優(yōu)。且上述結(jié)構(gòu)相對(duì)于現(xiàn)有技術(shù)省略了柵極與源漏極之間的層間絕緣層，在一定程度上減少了材料的使用量，降低了生產(chǎn)成本。
[0118]并且，由實(shí)施例一可知本實(shí)施例中的陣列基板能夠采用更少次數(shù)的構(gòu)圖工藝形成，因此本實(shí)施例所提供的陣列基板具有制作方法簡單、生產(chǎn)效率高的優(yōu)點(diǎn)。
[0119]同時(shí)，由于構(gòu)圖工藝需要較高的對(duì)位精度，高的對(duì)位精度使對(duì)位的難度較大，多次構(gòu)圖極易引起對(duì)位的偏差，造成器件的良率下降，本實(shí)施例中的陣列基板能夠利用更少次數(shù)的構(gòu)圖工藝制作完成，減少構(gòu)圖次數(shù)能夠改善對(duì)位不準(zhǔn)的問題，因此本實(shí)施例所提供的陣列基板具有較高的良率。
[0120]需要說明的是，附圖中所示出的203'為有源材料層501經(jīng)過被刻蝕一部分后所剩余的部分中除形成有源層203的部分外其它部分。
[0121]本實(shí)施例中有源層203的形成材料優(yōu)選為多晶硅。
[0122]本實(shí)施例對(duì)柵極205、源極206、漏極207柵極線和數(shù)據(jù)線的材料并不限定，三者的材料優(yōu)選的可包括鋁、銅、鑰、鈦和鋁釹化合物等中的至少一種，以達(dá)到更好的導(dǎo)電效果。
[0123]另外，本實(shí)施例中，源極接觸部分401、漏極接觸部分402、像素電極403和跨橋結(jié)構(gòu)的厚度優(yōu)選為20nm~150nm,以達(dá)到更好的導(dǎo)電效果。
[0124]相對(duì)于現(xiàn)有技術(shù)中的陣列基板，本實(shí)施例中陣列基板可在形成完鈍化層301后省略平坦層的制作，從而達(dá)到節(jié)約材料、降低成本、簡化工藝的目的?；谠撍枷耄緦?shí)施例中鈍化層301的材料優(yōu)選的可選用與平坦層相同的材料，例如為亞克力，以在隔絕平坦層上下膜層的同時(shí)，平坦化襯底基板的表面。[0125]本實(shí)施例所提供的陣列基板優(yōu)選的還可包括:與有源層203同層設(shè)置的存儲(chǔ)電極，該存儲(chǔ)電極優(yōu)選的可與有源層203形成于同一步驟下，與像素電極403重疊構(gòu)成存儲(chǔ)電容，用于在兩幀畫面切換時(shí)，維持上一幀畫面的顯示。
[0126]本實(shí)施例中，陣列基板還可包括:位于襯底基板201與有源層203之間的緩沖層202，以保護(hù)襯底基板201。緩沖層202優(yōu)選的可包括氮化硅薄膜和氧化硅薄膜，其中，氮化硅薄膜優(yōu)選的可相對(duì)于氧化硅薄膜靠近襯底基板201，氮化硅薄膜具有很強(qiáng)的擴(kuò)散阻擋特性，能夠抑制金屬離子對(duì)后續(xù)形成的多晶硅薄膜的影響，氧化硅薄膜能夠與后續(xù)形成的多晶硅薄膜形成優(yōu)良的界面，從而防止氮化硅薄膜的缺陷對(duì)多晶硅薄膜質(zhì)量的損害。
[0127]另外，本實(shí)施例所提供的陣列基板還可包括:覆蓋源極接觸部分401、漏極接觸部分402和跨橋結(jié)構(gòu)的像素定義層1701，該像素定義層1701用于保持源極206和漏極207與形成于像素定義層1701上的膜層相互電性絕緣，并且像素定義層1701形成于像素電極403的周圍，還用于定義出像素區(qū)域。像素定義層1701可采用與平坦層相同的材料，例如可采用亞克力等材料，以平坦化襯底基板的表面。
[0128]本實(shí)施例所提供的陣列基板優(yōu)選的可為LTPS TFT陣列基板，在本發(fā)明的其它實(shí)施例中，還可為非晶硅TFT陣列基板、HTPS TFT陣列基板、氧化物TFT陣列基板、有機(jī)TFT陣列基板等，在此并不進(jìn)行限定。
[0129]實(shí)施例三
[0130]基于實(shí)施例二，本實(shí)施例提供了一種顯示裝置，該顯示裝置包括實(shí)施例二所述的陣列基板。
[0131]本實(shí)施例所提供的顯示裝置優(yōu)選的可為OLED (Organic Light Emitting Diode,有機(jī)發(fā)光二極管)顯示裝置，如:AM0LED (Active Matrix Organic Light Emitting Diode,有源矩陣有機(jī)發(fā)光二極管)顯示裝置；還可為IXD (Liquid Crystal Display，液晶顯示裝置)，如:IPS (In-Plane Switching,平面轉(zhuǎn)換)型 LCD 等。
[0132]由于本實(shí)施例所提供的顯示裝置，其TFT的柵極與源漏極處于同一膜層，因此柵極與源極和漏極之間不存在寄生電容，從而改善了顯示裝置的性能。
[0133]并且，由于本實(shí)施例中的顯示裝置，其陣列基板能夠利用更少次數(shù)的構(gòu)圖工藝制作形成，因此顯示裝置生產(chǎn)效率更高；同時(shí)，減少構(gòu)圖次數(shù)能夠改善對(duì)位不準(zhǔn)的問題，因此本實(shí)施例中的顯示裝置具有較高的良率。[0134]進(jìn)一步的，由于本實(shí)施例所提供的顯示裝置中的TFT不存在柵極與包括源極和漏極的圖形之間的層間絕緣層，節(jié)省了材料的使用，因此使得本實(shí)施例中的顯示裝置的生產(chǎn)成本降低，工藝步驟簡化。
[0135]以上所述僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種陣列基板的制作方法，其特征在于，包括: 在襯底基板上依次形成有源材料層、柵極絕緣層和金屬薄膜，通過第一次構(gòu)圖工藝圖案化所述有源材料層、所述柵極絕緣層和所述金屬薄膜，形成包括有源層的圖形和包括柵極、源極、漏極、柵極線和數(shù)據(jù)線的圖形，所述柵極的周圍暴露出部分所述柵極絕緣層，所述柵極線或所述數(shù)據(jù)線在所述柵極線和所述數(shù)據(jù)線的交叉處斷開； 在襯底基板上形成鈍化層，通過第二次構(gòu)圖工藝圖案化所述鈍化層，形成暴露出部分所述源極與部分所述有源層的源極接觸孔、暴露出部分所述漏極與部分所述有源層的漏極接觸孔和暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)接觸孔； 在襯底基板上形成透明導(dǎo)電薄膜，通過薄膜剝離工藝去除部分所述透明導(dǎo)電薄膜，以在所述源極接觸孔中形成電連接所述源極和所述有源層的源極接觸部分，在所述漏極接觸孔中形成電連接所述漏極和所述有源層的漏極接觸部分，在所述漏極上方的鈍化層上形成與所述漏極接觸部分電連接的像素電極，在所述跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上形成電連接斷開的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的陣列基板的制作方法，其特征在于，所述通過第一次構(gòu)圖工藝圖案化所述有源材料層、所述柵極絕緣層和所述金屬薄膜，形成包括有源層的圖形和包括柵極、源極、漏極、柵極線和數(shù)據(jù)線的圖形，所述柵極的周圍暴露出部分所述柵極絕緣層，所述柵極線或所述數(shù)據(jù)線在所述柵極線和所述數(shù)據(jù)線的交叉處斷開具體包括: 利用半透式掩膜版，在所述金屬薄膜上形成第一光刻膠層和第二光刻膠層，所述第一光刻膠層覆蓋待形成有源層區(qū)域和待形成柵極線區(qū)域，包括覆蓋待形成柵極區(qū)域與待形成柵極線區(qū)域的第一部分和位于所述第一部分周圍的第二部分，所述第二光刻膠層覆蓋待形成源極區(qū)域、待形成漏極區(qū)域和待形成數(shù)據(jù)線區(qū)域，所述第一光刻膠層的第一部分和所述第二光刻膠層的厚度均大于所述第一光刻膠層的第二部分的厚度，覆蓋所述待形成柵極線區(qū)域的第一光刻膠層或覆蓋所述待形成數(shù)據(jù)線區(qū)域的第二光刻膠層在二者交叉處斷開； 以所述第一光刻膠層和所述第二光刻膠層為掩膜，去除暴露的金屬薄膜和所述暴露的金屬薄膜遮蓋的柵極絕緣層與有源材料層，形成所述包括有源層的圖形和包括所述源極、所述漏極、所述柵極線和所述數(shù)據(jù)線的圖形，所述柵極線或所述數(shù)據(jù)線在所述柵極線和所述數(shù)據(jù)線的交叉處斷開； 去除所述第一光刻膠層的第二部分； 以所述第一光刻膠層的第一部分和所述第二光刻膠層為掩膜，去除所述第一光刻膠層的第一部分周圍的金屬薄膜，形成包括所述柵極的圖形，所述柵極的周圍暴露出部分所述柵極絕緣層。
3.根據(jù)權(quán)利要求2所述的陣列基板的制作方法，其特征在于，在所述以所述第一光刻膠層的第一部分和所述第二光刻膠層為掩膜，去除所述第一光刻膠層的第一部分周圍的金屬薄膜，形成包括所述柵極的圖形，所述柵極的周圍暴露出部分所述柵極絕緣層之后還包括: 以所述柵極為掩膜，對(duì)所述柵極周圍的有源層進(jìn)行摻雜； 對(duì)襯底基板進(jìn)行退火，以激活所述摻雜的雜質(zhì)。
4.根據(jù)權(quán)利要求1所述的陣列基板的制作方法，其特征在于，所述通過第二次構(gòu)圖工藝圖案化所述鈍化層，形成暴露出部分所述源極與部分所述有源層的源極接觸孔、暴露出部分所述漏極與部分所述有源層的漏極接觸孔和暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)接觸孔具體包括: 在所述鈍化層上形成第三光刻膠層和第四光刻膠層，所述第三光刻膠層覆蓋所述柵極、所述源極、所述柵極線和所述數(shù)據(jù)線，所述第四光刻膠層覆蓋所述漏極，所述第三光刻膠層的厚度大于所述第四光刻膠層的厚度； 以所述第三光刻膠層和所述第四光刻膠層為掩膜，去除暴露的鈍化層，形成暴露出部分所述源極與部分所述有源層的源極接觸孔、暴露出部分所述漏極與部分所述有源層的漏極接觸孔和暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)接觸孔。
5.根據(jù)權(quán)利要求4所述的陣列基板的制作方法，其特征在于，所述在襯底基板上形成透明導(dǎo)電薄膜，通過薄膜剝離工藝去除部分所述透明導(dǎo)電薄膜，以在所述源極接觸孔中形成電連接所述源極和所述有源層的源極接觸部分，在所述漏極接觸孔中形成電連接所述漏極和所述有源層的漏極接觸部分，在所述漏極上方的鈍化層上形成與所述漏極接觸部分電連接的像素電極，在所述跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上形成電連接斷開的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)具體包括: 去除所述第四光刻 膠層； 在襯底基板上形成透明導(dǎo)電薄膜； 剝離所述第三光刻膠層，以去除覆蓋在所述第三光刻膠層上的透明導(dǎo)電薄膜，在所述源極接觸孔中形成電連接所述源極和所述有源層的源極接觸部分，在所述漏極接觸孔中形成電連接所述漏極和所述有源層的漏極接觸部分，在所述漏極上方的鈍化層上形成與所述漏極接觸部分電連接的像素電極，在所述跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上形成電連接斷開的柵極線或數(shù)據(jù)線的跨橋結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的陣列基板的制作方法，其特征在于，形成所述有源材料層具體包括: 在所述襯底基板上沉積非晶娃材料； 采用晶化工藝，使所述非晶硅材料轉(zhuǎn)化為多晶硅材料，形成所述有源材料層。
7.根據(jù)權(quán)利要求1所述的陣列基板的制作方法，其特征在于，在形成所述包括有源層的圖形的步驟中，還同時(shí)形成包括存儲(chǔ)電極的圖形，以與所述像素電極構(gòu)成存儲(chǔ)電容。
8.根據(jù)權(quán)利要求1~7任一項(xiàng)所述的陣列基板的制作方法，其特征在于，在形成所述有源材料層之前，還包括: 在所述襯底基板上形成緩沖層。
9.根據(jù)權(quán)利要求1~7任一項(xiàng)所述的陣列基板的制作方法，其特征在于，在形成所述源極接觸部分、所述漏極接觸部分和所述像素電極之后還包括: 在襯底基板上形成像素定義層。
10.一種陣列基板，其特征在于，包括: 位于襯底基板上的有源層； 覆蓋所述有源層的柵極絕緣層； 位于所述柵極絕緣層上且位于同一膜層的柵極、源極、漏極、柵極線和數(shù)據(jù)線，所述柵極線或所述數(shù)據(jù)線在所述柵極線和所述數(shù)據(jù)線的交叉處斷開； 覆蓋所述柵極、所述源極、所述漏極、所述柵極線和所述數(shù)據(jù)線的鈍化層；位于所述鈍化層和所述柵極絕緣層內(nèi)部的源極接觸孔、漏極接觸孔和跨橋結(jié)構(gòu)接觸孔，所述源極接觸孔暴露出部分所述源極和部分所述有源層，所述漏極接觸孔暴露出部分所述漏極和部分所述有源層，所述跨橋結(jié)構(gòu)接觸孔暴露出部分?jǐn)嚅_的柵極線或數(shù)據(jù)線； 位于同一膜層的源極接觸部分、漏極接觸部分、像素電極和跨橋結(jié)構(gòu)，其中，所述源極接觸部分位于所述源極接觸孔內(nèi)部，電連接所述源極與所述有源層；所述漏極接觸部分位于所述漏極接觸孔內(nèi)部，電連接所述漏極與所述有源層；所述像素電極位于所述漏極上方的鈍化層上，通過所述漏極接觸部分與所述漏極電連接；所述跨橋結(jié)構(gòu)位于所述跨橋結(jié)構(gòu)接觸孔內(nèi)和上方的鈍化層上，電連接斷開的柵極線或數(shù)據(jù)線。
11.根據(jù)權(quán)利要求10所述的陣列基板，其特征在于，所述有源層的材料為多晶硅。
12.根據(jù)權(quán)利要求10所述的陣列基板，其特征在于，所述鈍化層的材料為亞克力。
13.根據(jù)權(quán)利要求10所述的陣列基板，其特征在于，所述源極接觸部分、所述漏極接觸部分、所述像素電極和所述跨橋結(jié)構(gòu)的厚度為20nm~150nm。
14.根據(jù)權(quán)利要求10所述的陣列基板，其特征在于，還包括:與所述有源層同層設(shè)置的存儲(chǔ)電極，所述存儲(chǔ)電極與所述像素電極構(gòu)成存儲(chǔ)電容。
15.根據(jù)權(quán)利要求10~14任一項(xiàng)所述的陣列基板，其特征在于，還包括:位于所述襯底基板與所述有源層之間的緩沖層。
16.根據(jù)權(quán)利要求10~14任一項(xiàng)所述的陣列基板，其特征在于，還包括:覆蓋所述源極接觸部分、所述漏極 接觸部分和所述跨橋結(jié)構(gòu)的像素定義層。
17.根據(jù)權(quán)利要求16所述的陣列基板，其特征在于，所述像素定義層的材料為亞克力。
18.一種顯示裝置，其特征在于，包括權(quán)利要求10~17任一項(xiàng)所述的陣列基板。
19.根據(jù)權(quán)利要求18所述的顯示裝置，其特征在于，所述顯示裝置為液晶顯示裝置或有機(jī)發(fā)光二極管顯示裝置。
【文檔編號(hào)】H01L27/12GK104022076SQ201410226377
【公開日】2014年9月3日 申請(qǐng)日期:2014年5月27日 優(yōu)先權(quán)日:2014年5月27日
【發(fā)明者】龍春平, 劉政, 王祖強(qiáng), 任章淳 申請(qǐng)人:京東方科技集團(tuán)股份有限公司