專利名稱：一種基于齊納二極管的瞬態(tài)電壓抑制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路靜電防護(hù)技術(shù)領(lǐng)域，具體涉及一種基于齊納二極管的瞬態(tài)電壓抑制器。
背景技術(shù)：
隨著電子信息技術(shù)的迅速發(fā)展，當(dāng)前半導(dǎo)體器件日益趨向小型化、高密度和多功能化，特別是像時(shí)尚消費(fèi)電子和便攜式產(chǎn)品等對(duì)主板面積要求比較嚴(yán)格的應(yīng)用，很容易受到靜電釋放(ESD)的影響。靜電是時(shí)時(shí)刻刻到處存在的，在60年代，隨著對(duì)靜電非常敏感的MOS器件的出現(xiàn)，靜電問(wèn)題也出現(xiàn)了，到70年代靜電問(wèn)題越來(lái)越來(lái)嚴(yán)重，80-90年代，隨著集成電路的密度越來(lái)越大，一方面其二氧化硅膜的厚度越來(lái)越薄(微米變到納米)，其承受的靜電電壓越來(lái)越低；另一方面，產(chǎn)生和積累靜電的材料如塑料，橡膠等大量使用，使得靜電越來(lái)越普遍存在，僅美國(guó)電子工業(yè)每年因靜電造成的損失達(dá)幾百億美元，因此靜電破壞已成為電子工業(yè)的隱形殺手，是電子工業(yè)普遍存在的“硬病毒”，在某個(gè)時(shí)刻內(nèi)外因條件具備時(shí)就要發(fā)作。靜電破壞具有隱蔽性，潛在性，隨機(jī)性和復(fù)雜性。人體不能直接感知靜電除非發(fā)生靜電放電，但是發(fā)生靜電放電人體也不一定能有電擊的感覺(jué)，這是因?yàn)槿梭w感知的靜電放電電壓為2 3V，所以靜電具有隱蔽性；有些電子元器件受到靜電損傷后的性能沒(méi)有明顯的下降，但多次累加放電會(huì)給器件造成內(nèi)傷而形成隱患。因此靜電對(duì)器件的損傷具有潛在性；從一個(gè)元件產(chǎn)生以后，一直到它損壞以前，所有的過(guò)程都受到靜電的威脅，而這些靜電的產(chǎn)生也具有隨機(jī)性，其損壞也具有隨機(jī)性；靜電放電損傷的失效分析工作，因電子產(chǎn)品的精、細(xì)、微小的結(jié)構(gòu)特點(diǎn)而費(fèi)時(shí)、費(fèi)事、費(fèi)錢，要求較高的技術(shù)往往需要使用掃描電鏡等高精密儀器。即使如此，有些靜電損傷現(xiàn)象也難以與其他原因造成的損傷加以區(qū)別，使人誤把靜電損傷失效當(dāng)作其他失效。這在對(duì)靜電放電損害未充分認(rèn)識(shí)之前，常常歸因于早期失效或情況不明的失效，從而不自覺(jué)地掩蓋了失效的真正原因。所以靜電對(duì)電子器件損傷的分析具有復(fù)雜性。靜電放電現(xiàn)象的模式通常分為四種HBM(人體放電模式)，匪(機(jī)器放電模式)， CDM(組件充電放電模式)以及FIM(電場(chǎng)感應(yīng)模式)。而最常見(jiàn)也是工業(yè)界產(chǎn)品必須通過(guò)的兩種靜電放電模式是HBM和MM。當(dāng)發(fā)生靜電放電時(shí)，電荷通常從芯片的一只引腳流入而從另一只引腳流出，此時(shí)靜電電荷產(chǎn)生的電流通常高達(dá)幾個(gè)安培，在電荷輸入引腳產(chǎn)生的電壓高達(dá)幾伏甚至幾十伏。如果較大的ESD電流流入內(nèi)部芯片則會(huì)造成內(nèi)部芯片的損壞， 同時(shí)，在輸入引腳產(chǎn)生的高壓也會(huì)造成內(nèi)部器件發(fā)生柵氧擊穿現(xiàn)象，從而導(dǎo)致電路失效。因此，為了防止內(nèi)部芯片遭受ESD損傷，對(duì)芯片的每個(gè)引腳都要進(jìn)行有效的ESD防護(hù)，對(duì)ESD 電流進(jìn)行泄放。在集成電路的正常工作狀態(tài)下，靜電放電保護(hù)器件是處于關(guān)閉的狀態(tài)，不會(huì)影響輸入輸出引腳上的電位；而在外部靜電灌入集成電路而產(chǎn)生瞬間的高電壓的時(shí)候，這個(gè)器件會(huì)開啟導(dǎo)通，迅速的排放掉靜電電流。
ESD靜電因?yàn)闀r(shí)間短，能量大，往往對(duì)電路產(chǎn)生瞬間的沖擊導(dǎo)致電路中各器件的損壞，這就要求ESD防護(hù)結(jié)構(gòu)不但要有很好的電流泄放能，而且對(duì)于ESD靜電有一種較快的反應(yīng)速度。電路保護(hù)元件的選擇根據(jù)所要保護(hù)的布線情況、可用的電路板空間以及被保護(hù)電路的電特性來(lái)決定。因?yàn)槔孟冗M(jìn)工藝技術(shù)制造的IC電路里氧化層比較薄，柵極氧化層更易受到損害；而且一些采用深亞微米工藝和甚精細(xì)線寬布線的復(fù)雜半導(dǎo)體功能電路，對(duì)電路瞬變過(guò)程的影響更加敏感，這將導(dǎo)致上述問(wèn)題加重。因此要求保護(hù)器件必須具備低箝位電壓以提供有效的ESD保護(hù)；而且響應(yīng)時(shí)間足夠短以滿足高速數(shù)據(jù)線路的要求；封裝集成度高以適用便攜設(shè)備印制電路板面積緊張的情況；同時(shí)還要保證多次ESD過(guò)程后不會(huì)劣化以保證高檔設(shè)備應(yīng)有的品質(zhì)。瞬態(tài)電壓抑制器(TVS transient Voltage Suppressor)正是為解決這些問(wèn)題而產(chǎn)生的，它已成為保護(hù)電子信息設(shè)備的關(guān)鍵性技術(shù)器件。但傳統(tǒng)TVS中二極管結(jié)構(gòu)大多是在P襯底上或者在P外延上注入N+形成PN結(jié)， 依靠較大的PN結(jié)面積承載ESD大電流，或者是在N襯底或N外延上注入P+形成PN結(jié)；目前傳統(tǒng)TVS主要應(yīng)用于手機(jī)，MP3和數(shù)碼相機(jī)等便攜電子產(chǎn)品中，這些產(chǎn)品由于數(shù)據(jù)傳輸速度比較慢，因此，對(duì)TVS的寄生電容的要求不高，一般允許在(30 100)pF的范圍內(nèi)；但目前的一些高端數(shù)碼產(chǎn)品基本都采用如USB2. 0、USB3. 0、HDMI等高速傳輸接口，如USB3. 0，數(shù)據(jù)傳輸速率達(dá)到600MBps，因此對(duì)TVS的寄生電容要求極高，必須要求低于3. 5pF甚至更低， 故傳統(tǒng)大電容值的TVS應(yīng)用于高速傳輸接口中會(huì)影響整個(gè)系統(tǒng)的信號(hào)完整性，失去ESD防護(hù)的性能，已經(jīng)不能滿足這種高速要求。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)所存在的上述技術(shù)缺陷，本發(fā)明提供了一種基于齊納二極管的瞬態(tài)電壓抑制器，寄生電容低，滿足傳輸接口的高速要求。一種基于齊納二極管的瞬態(tài)電壓抑制器，包括N襯底層，所述的N襯底層上從左到右依次設(shè)有第一隔離槽、第一 P+外延區(qū)、第二隔離槽、第二 P+外延區(qū)、第三隔離槽、N+埋層、 第四隔離槽、第四P+外延區(qū)、第五隔離槽、第五P+外延區(qū)、第六隔離槽；所述的第二 P+外延區(qū)和第四P+外延區(qū)上分別設(shè)有第一 P-阱和第三P-阱；所述的N+埋層上自底向上依次設(shè)有第三P+外延區(qū)、第二 P-阱和第三N+有源注入?yún)^(qū)；所述的第一 P+外延區(qū)和第五P+外延區(qū)上分別設(shè)有第一 P+有源注入?yún)^(qū)和第四P+ 有源注入?yún)^(qū)；所述的第一 P-阱上左右分別設(shè)有第一 N+有源注入?yún)^(qū)和第二 P+有源注入?yún)^(qū)； 所述的第三P-阱上左右分別設(shè)有第三P+有源注入?yún)^(qū)和第二 N+有源注入?yún)^(qū)；所述的第一 P+有源注入?yún)^(qū)和第一 N+有源注入?yún)^(qū)通過(guò)第一金屬電極相連；所述的第四P+有源注入?yún)^(qū)和第二 N+有源注入?yún)^(qū)通過(guò)第二金屬電極相連；所述的第二 P+有源注入?yún)^(qū)、第三P+有源注入?yún)^(qū)和第三N+有源注入?yún)^(qū)通過(guò)接地電極相連；所述的N襯底層的底部設(shè)有電源電極。優(yōu)選的技術(shù)方案中，所述的第一 P-阱、第二 P-阱和第三P-阱的摻雜濃度為 (5 X IO16 IX IO17) atom/cm3，厚度為(1. 2 2. 5)um ；可有效地抑制寄生效應(yīng)。優(yōu)選的技術(shù)方案中，所述的第一 P+外延區(qū)、第二 P+外延區(qū)、第三P+外延區(qū)、第四 P+外延區(qū)和第五P+外延區(qū)的摻雜濃度為(4X IO17 5X IO18) atom/cm3，厚度為(3 4. 2)um ；可有效地抑制寄生效應(yīng)。優(yōu)選的技術(shù)方案中，所述的N+埋層的摻雜濃度為(3X IO18 IX IO19)atom/cm3，厚度為(1 1. 5)um ；可有效地抑制寄生效應(yīng)。優(yōu)選的技術(shù)方案中，所述的第一隔離槽、第二隔離槽、第三隔離槽、第四隔離槽、第五隔離槽和第六隔離槽的寬度為(1.5 2)11!11，深度為(6 8) um;可有效地抑制寄生效應(yīng)。優(yōu)選的技術(shù)方案中，所述的第三N+有源注入?yún)^(qū)的寬度為所述的N+埋層的寬度的 (0. 4 0. 7)倍；可有效地抑制寄生效應(yīng)。所述的瞬態(tài)電壓抑制器的等效電路由四個(gè)二極管和一個(gè)齊納二極管構(gòu)成；其中， 第一二極管的陰極與齊納二極管的陰極和第三二極管的陰極相連并接收外部設(shè)備提供的電源電壓，第一二極管的陽(yáng)極與第二二極管的陰極相連并構(gòu)成所述的瞬態(tài)電壓抑制器的一端，第二二極管的陽(yáng)極與齊納二極管的陽(yáng)極和第四二極管的陽(yáng)極相連并接地，第四二極管的陰極與第三二極管的陽(yáng)極相連并構(gòu)成所述的瞬態(tài)電壓抑制器的另一端。所述的第一二極管由所述的第一 P+外延區(qū)和所述的N襯底層構(gòu)成；所述的第二二極管由所述的第一 P-阱和所述的第一 N+有源注入?yún)^(qū)構(gòu)成；所述的第三二極管由所述的第五P+外延區(qū)和所述的N襯底層構(gòu)成；所述的第四二極管由所述的第三P-阱和所述的第二 N+有源注入?yún)^(qū)構(gòu)成；所述的齊納二極管由所述的N+埋層、第三P+外延區(qū)、第二 P-阱和第三N+有源注入?yún)^(qū)構(gòu)成。本發(fā)明瞬態(tài)電壓抑制器的保護(hù)電壓范圍可達(dá)(1. 2 5) V，鉗位電壓范圍為(7 12)V。本發(fā)明的有益技術(shù)效果為(1)本發(fā)明通過(guò)基于齊納二極管的結(jié)構(gòu)設(shè)計(jì)，使得TVS具有極短的響應(yīng)時(shí)間和相當(dāng)高的浪涌吸收能力，當(dāng)其兩端經(jīng)受瞬間的高能量沖擊時(shí)，TVS能以極快的速度把兩端間的阻抗值由高阻抗變?yōu)榈妥杩?，以吸收一個(gè)瞬間大電流，從而將其兩端電壓箝制在一個(gè)預(yù)定的數(shù)值上，從而保護(hù)后面的電路元件不受瞬態(tài)高壓尖峰脈沖的沖擊。(2)本發(fā)明通過(guò)采用齊納二極管與低電容二極管的組合結(jié)構(gòu)以及深槽隔離技術(shù)， 進(jìn)一步降低了 TVS的寄生電容，將寄生效應(yīng)抑制到最低程度，可廣泛應(yīng)用于一些便攜式設(shè)備和高速接口的靜電防護(hù)上。


圖1為本發(fā)明的結(jié)構(gòu)示意圖。圖2為本發(fā)明的等效電路圖。圖3為本發(fā)明的防護(hù)路徑示意圖。圖4為本發(fā)明的制作工藝流程示意圖。
具體實(shí)施例方式為了更為具體地描述本發(fā)明，下面結(jié)合附圖及具體實(shí)施方式
對(duì)本發(fā)明的技術(shù)方案及其相關(guān)原理和制作過(guò)程進(jìn)行詳細(xì)說(shuō)明。如圖1所示，一種基于齊納二極管的瞬態(tài)電壓抑制器，包括N襯底層10，N襯底層 10上從左到右依次設(shè)有第一隔離槽41、第一 P+外延區(qū)21、第二隔離槽42、第二 P+外延區(qū)22、第三隔離槽43、N+埋層11、第四隔離槽44、第四P+外延區(qū)對(duì)、第五隔離槽45、第五P+ 外延區(qū)25、第六隔離槽46;第二 P+外延區(qū)22和第四P+外延區(qū)M上分別設(shè)有第一 P-阱31和第三P-阱33 ； N+埋層11上自底向上依次設(shè)有第三P+外延區(qū)23、第二 P-阱32和第三N+有源注入?yún)^(qū)63 ；第一 P+外延區(qū)21和第五P+外延區(qū)25上分別設(shè)有第一 P+有源注入?yún)^(qū)51和第四 P+有源注入?yún)^(qū)M ；第一 P-阱31上左右分別設(shè)有第一 N+有源注入?yún)^(qū)61和第二 P+有源注入?yún)^(qū)52 ；第三P-阱33上左右分別設(shè)有第三P+有源注入?yún)^(qū)53和第二 N+有源注入?yún)^(qū)62 ；第一 P+有源注入?yún)^(qū)51和第一 N+有源注入?yún)^(qū)61通過(guò)第一金屬電極71相連；第四 P+有源注入?yún)^(qū)M和第二 N+有源注入?yún)^(qū)62通過(guò)第二金屬電極72相連；第二 P+有源注入?yún)^(qū)52、第三P+有源注入?yún)^(qū)53和第三N+有源注入?yún)^(qū)63通過(guò)接地電極73相連；N襯底層10 的底部設(shè)有電源電極74。本實(shí)施方式中，第一 P+外延區(qū)21、第二 P+外延區(qū)22、第三P+外延區(qū)23、第四P+ 外延區(qū)M和第五P+外延區(qū)25的摻雜濃度為1 X 1018atom/cm3,厚度為4um ；第一 P-阱31、 第二 P-阱32和第三P-阱33的摻雜濃度為8X 1016atom/Cm3，厚度為2um ；N+埋層11的摻雜濃度為7X1018atom/Cm3，厚度為1.2um;第一隔離槽41、第二隔離槽42、第三隔離槽43、第四隔離槽44、第五隔離槽45和第六隔離槽46的寬度為1. Sum,深度為7um ；第三N+有源注入?yún)^(qū)63的寬度為N+埋層11的寬度的0. 5倍。如圖2所示，本實(shí)施方式的瞬態(tài)電壓抑制器的等效電路由四個(gè)二極管和一個(gè)齊納二極管構(gòu)成；其中，第一二極管Dl的陰極與齊納二極管D的陰極和第三二極管D3的陰極相連并接收外部設(shè)備提供的電源電壓VDD，第一二極管Dl的陽(yáng)極與第二二極管D2的陰極相連并構(gòu)成瞬態(tài)電壓抑制器的一端1/01，第二二極管D2的陽(yáng)極與齊納二極管D的陽(yáng)極和第四二極管D4的陽(yáng)極相連并接地GND，第四二極管D4的陰極與第三二極管D3的陽(yáng)極相連并構(gòu)成瞬態(tài)電壓抑制器的另一端1/02。第一二極管Dl由第一 P+外延區(qū)21和N襯底層10構(gòu)成；第二二極管D2由第一 P-阱31和第一 N+有源注入?yún)^(qū)61構(gòu)成；第三二極管D3由第五P+外延區(qū)25和N襯底層10 構(gòu)成；第四二極管D4由第三P-阱33和第二 N+有源注入?yún)^(qū)62構(gòu)成；齊納二極管D由N+埋層11、第三P+外延區(qū)23、第二 P-阱32和第三N+有源注入?yún)^(qū)63構(gòu)成。如圖3所示，本實(shí)施方式的瞬態(tài)電壓抑制器可以實(shí)現(xiàn)從一端到另一端的防護(hù)(路徑1)，從任一端到地的防護(hù)(路徑2)以及地到任一端的防護(hù)(路徑3)。當(dāng)ESD來(lái)臨時(shí)，以路徑2為例，ESD電流從瞬態(tài)電壓抑制器的另一端1/02流入，首先流過(guò)第三二極管D3，經(jīng)過(guò)齊納二極管D，流向地端GND ；最終輸入輸出端的電壓被鉗位在V = VD3+VD，其中VD3表示第三二極管D3的正向壓降，約為0. 6 0. 7V左右，Vd表示齊納二極管D的反向擊穿電壓，通過(guò)控制N襯底層和N+埋層的濃度可以得到不同應(yīng)用范圍的電壓值，通?？刂圃? 8V之間，因此，輸入輸出端的電壓被鉗制在安全電壓范圍內(nèi)，起到了保護(hù)作用。如圖4所示，本實(shí)施方式的瞬態(tài)電壓抑制器的制作過(guò)程為首先利用淀積刻蝕等步驟在N襯底上形成一塊N+埋層，見(jiàn)圖4 (a)；然后在生長(zhǎng)好N+埋層的N-襯底上生長(zhǎng)一層均勻的P+外延層，見(jiàn)圖4(b)；在P+外延層中刻蝕深槽進(jìn)行隔離，將P+外延層分隔成五塊 P+外延區(qū)，槽內(nèi)填充多晶硅或二氧化硅，見(jiàn)圖4(c)；利用注入擴(kuò)散的方式在相應(yīng)的P+外延區(qū)上形成P-阱，見(jiàn)圖4 (d)；最后在P+外延區(qū)和P-阱上形成相應(yīng)的P+注入?yún)^(qū)和N+注入?yún)^(qū)，通過(guò)金屬電極實(shí)現(xiàn)相應(yīng)的互聯(lián)，并將N襯底置于電源電極上，見(jiàn)圖4 (e)。
利用器件仿真軟件Medici和工藝仿真軟件Tsuprem4對(duì)傳統(tǒng)TVS和本實(shí)施方式的 TVS分別進(jìn)行綜合驗(yàn)證比較，并分析兩種TVS結(jié)構(gòu)的寄生電容大小，仿真結(jié)果得出傳統(tǒng)TVS 的寄生電容大小為56. 43pF，而本實(shí)施方式TVS的寄生電容大小為2. 98pF，故本實(shí)施方式的 TVS有效地降低了器件的寄生電容，滿足傳輸接口的高速要求。
權(quán)利要求
1.一種基于齊納二極管的瞬態(tài)電壓抑制器，其特征在于包括N襯底層，所述的N襯底層上從左到右依次設(shè)有第一隔離槽、第一 P+外延區(qū)、第二隔離槽、第二 P+外延區(qū)、第三隔離槽、N+埋層、第四隔離槽、第四P+外延區(qū)、第五隔離槽、第五P+外延區(qū)、第六隔離槽；所述的第二 P+外延區(qū)和第四P+外延區(qū)上分別設(shè)有第一 P-阱和第三P-阱；所述的N+ 埋層上自底向上依次設(shè)有第三P+外延區(qū)、第二 P-阱和第三N+有源注入?yún)^(qū)；所述的第一 P+外延區(qū)和第五P+外延區(qū)上分別設(shè)有第一 P+有源注入?yún)^(qū)和第四P+有源注入?yún)^(qū)；所述的第一 P-阱上左右分別設(shè)有第一 N+有源注入?yún)^(qū)和第二 P+有源注入?yún)^(qū)；所述的第三P-阱上左右分別設(shè)有第三P+有源注入?yún)^(qū)和第二 N+有源注入?yún)^(qū)；所述的第一 P+有源注入?yún)^(qū)和第一 N+有源注入?yún)^(qū)通過(guò)第一金屬電極相連；所述的第四 P+有源注入?yún)^(qū)和第二 N+有源注入?yún)^(qū)通過(guò)第二金屬電極相連；所述的第二 P+有源注入?yún)^(qū)、 第三P+有源注入?yún)^(qū)和第三N+有源注入?yún)^(qū)通過(guò)接地電極相連；所述的N襯底層的底部設(shè)有電源電極。
2.根據(jù)權(quán)利要求1所述的基于齊納二極管的瞬態(tài)電壓抑制器，其特征在于所述的第一 P-阱、第二 P-阱和第三P-阱的摻雜濃度為5X IO16 1 X 1017atom/cm3,厚度為1. 2 2. 5um。
3.根據(jù)權(quán)利要求1所述的基于齊納二極管的瞬態(tài)電壓抑制器，其特征在于所述的第一 P+外延區(qū)、第二 P+外延區(qū)、第三P+外延區(qū)、第四P+外延區(qū)和第五P+外延區(qū)的摻雜濃度為 4 X IO17 5 X 1018atom/cm3,厚度為 3 4. 2um。
4.根據(jù)權(quán)利要求1所述的基于齊納二極管的瞬態(tài)電壓抑制器，其特征在于所述的N+ 埋層的摻雜濃度為3 X IO18 1 X 1019atom/em3，厚度為1 1. 5um。
5.根據(jù)權(quán)利要求1所述的基于齊納二極管的瞬態(tài)電壓抑制器，其特征在于所述的第一隔離槽、第二隔離槽、第三隔離槽、第四隔離槽、第五隔離槽和第六隔離槽的寬度為 1. 5 2um，深度為6 8um。
6.根據(jù)權(quán)利要求1所述的基于齊納二極管的瞬態(tài)電壓抑制器，其特征在于所述的第三N+有源注入?yún)^(qū)的寬度為所述的N+埋層的寬度的0. 4 0. 7倍。
全文摘要
本發(fā)明公開了一種基于齊納二極管的瞬態(tài)電壓抑制器，包括N襯底層，N襯底層上從左到右依次設(shè)有第一P+外延區(qū)、第二P+外延區(qū)、N+埋層、第四P+外延區(qū)、第五P+外延區(qū)；第二P+外延區(qū)和第四P+外延區(qū)上分別設(shè)有第一P-阱和第三P-阱；N+埋層上自底向上依次設(shè)有第三P+外延區(qū)、第二P-阱和第三N+有源注入?yún)^(qū)；第一P+外延區(qū)和第五P+外延區(qū)上分別設(shè)有第一P+有源注入?yún)^(qū)和第四P+有源注入?yún)^(qū)；第一P-阱和第三P-阱上分別設(shè)有對(duì)應(yīng)的N+有源注入?yún)^(qū)和P+有源注入?yún)^(qū)。本發(fā)明通過(guò)采用齊納二極管與低電容二極管的組合結(jié)構(gòu)，進(jìn)一步降低了TVS的寄生電容，可廣泛應(yīng)用于一些便攜式設(shè)備和高速接口的靜電防護(hù)上。
文檔編號(hào)H01L27/08GK102290419SQ20111024403
公開日2011年12月21日 申請(qǐng)日期2011年8月24日 優(yōu)先權(quán)日2011年8月24日
發(fā)明者吳健, 苗萌, 董樹榮, 馬飛 申請(qǐng)人:浙江大學(xué)