專利名稱：一種齊納二極管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種齊納二極管及其制造方法，尤其是涉及一種應(yīng)用于半導(dǎo)體 CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)集成電路中的齊納二極管及其制造方法。
背景技術(shù)：
不含雜質(zhì)的硅，稱之為本征硅。在本征硅中人為地?fù)饺胩囟ǖ碾s質(zhì)，即可形成顯現(xiàn)導(dǎo)電特性的N型硅或P型硅。向本征硅中摻入V族元素(比如磷、砷、銻)后則形成N型硅， 向本征硅中摻入III族元素(比如硼)后則形成P型硅。通過合金法或平面擴(kuò)散法將P型硅和N型硅壓合在一起，則在兩者交接面附近會(huì)形成一個(gè)極薄的特殊區(qū)域，稱為PN結(jié)。將PN結(jié)在P區(qū)和N區(qū)各引出一條分別稱作正極和負(fù)極的金屬引線，則形成一個(gè)二極管。將二極管的正、負(fù)極分別外接電壓，當(dāng)正極的電壓比負(fù)極高，稱之為二極管正偏， 反之稱之為二極管反偏。正偏的二極管會(huì)產(chǎn)生隨正向電壓增大而增大的正向電流，反偏的二極管只能產(chǎn)生一個(gè)非常小的反向飽和電流。只有當(dāng)二極管的反偏電壓(負(fù)極與正極的外接電壓之差)增大到一定值時(shí)，其反向電流才會(huì)急劇增大，這種現(xiàn)象稱為二極管的反向擊穿，反向擊穿發(fā)生時(shí)的電壓稱為反向擊穿電壓。二極管的反向擊穿電壓十分穩(wěn)定，在擊穿區(qū)的工作點(diǎn)上交流電阻很小。利用這一特性，可采用專門工作在反向擊穿狀態(tài)的二極管用來制作集成電路的基準(zhǔn)源，以及用來穩(wěn)定集成電路中某單元模塊的電壓，這種應(yīng)用領(lǐng)域的二極管稱之為齊納二極管。齊納二極管在CMOS集成電路尤其是CMOS模擬電路中扮演著重要的角色。齊納二極管最關(guān)鍵的器件參數(shù)是“穩(wěn)定電壓”，也就是齊納二極管在某規(guī)定測(cè)試電流下的反向擊穿電壓。穩(wěn)定電壓的“離散性”是指齊納二極管的穩(wěn)定電壓的均勻性和穩(wěn)定性。離散性越小，表示齊納二極管的性能越高。輸出噪聲電壓是指齊納二極管在達(dá)到反向擊穿工作點(diǎn)之前所表現(xiàn)出來的行為。如果齊納二極管的在達(dá)到擊穿之前就存在漏電現(xiàn)象， 會(huì)導(dǎo)致輸出噪聲電壓大。齊納二極管的反向漏電現(xiàn)象還會(huì)導(dǎo)致整個(gè)電路靜態(tài)電流增大甚至癱瘓。齊納二極管的核心部分是一個(gè)由P-區(qū)和N+區(qū)組成，或由P+區(qū)和N-區(qū)組成的PN 結(jié)。在CMOS集成電路中，這種PN結(jié)一般制作在N阱或P阱中，這些N阱和P阱是CMOS集成電路本身最基本的結(jié)構(gòu)。在CMOS集成電路中，傳統(tǒng)齊納二極管的剖面結(jié)構(gòu)如圖1所示。在N阱表面制作縱向結(jié)深和橫向面積都比較大的P-區(qū)，以及在N阱表面制作縱向結(jié)深和橫向面積都比較小的 N+區(qū)，P-區(qū)將N+區(qū)從橫向和底部方向包圍，P-區(qū)和N+區(qū)的金屬電極(分別為正極和負(fù)極)都由頂部方向(即硅表面)引出。由于P-區(qū)的摻雜濃度比較淡，如果金屬電極直接從 P-表面引出則會(huì)產(chǎn)生很大的接觸電阻，為了減小P-區(qū)表面與金屬電極的接觸電阻，在P-區(qū)表面預(yù)備引出電極的位置制作P+區(qū)，P+區(qū)由于摻雜濃度比較大所以與金屬電極的接觸電阻很小。
這種結(jié)構(gòu)的齊納二極管，交接面也即由P-和N+組成的PN結(jié)從N+底部一直延伸到硅表面，在反向擊穿工作時(shí)電流由整個(gè)PN結(jié)通過，即從N+底部延伸到硅表面都會(huì)有電流通過，流經(jīng)硅表面的電流很容易受表面硅的摻雜狀態(tài)影響，而在實(shí)踐工藝中硅表面的摻雜狀態(tài)是難以控制的，所以此結(jié)構(gòu)的齊納二極管穩(wěn)定電壓的離散性比較大。硅表面的雜質(zhì)、機(jī)械應(yīng)力和晶格缺陷等會(huì)產(chǎn)生漏電通道，因此導(dǎo)致輸出噪聲電壓大等問題；離散性和漏電特性的存在，也使得必須有更高穩(wěn)定性控制要求的工藝來制作這樣的齊納二極管，即對(duì)工藝制程的依賴性更大。另一方面，這種傳統(tǒng)結(jié)構(gòu)的齊納二極管不適合應(yīng)用于大電流、低穩(wěn)定電壓的領(lǐng)域，因?yàn)榇箅娏鞯凝R納二極管要求設(shè)計(jì)更大面積的N+區(qū)，這意味著硅表面的PN結(jié)面積更大，漏電特性更顯著，而低穩(wěn)定電壓的齊納二極管要求增大P-區(qū)的摻雜濃度以降低反向擊穿電壓，這也會(huì)導(dǎo)致硅表面的PN結(jié)更容易漏電。在CMOS集成電路的工藝流程中，齊納二極管的制作過程一般包括以下步驟(1)經(jīng)過光刻、離子注入、擴(kuò)散等工藝步驟制作N阱和P阱，如圖2所示；(2)經(jīng)過光刻、離子注入等工藝步驟制作P-區(qū)，如圖3所示；(3)經(jīng)過光刻、離子注入等工藝步驟制作N+區(qū)，N+區(qū)制作在P-區(qū)之中(即N+區(qū)完全重疊在P-區(qū)之中)，如圖4所示；在兩者重疊的區(qū)域，由于N+摻雜濃度(V族元素?fù)诫s) 比P-摻雜濃度(III族元素?fù)诫s)要大很多，所以最終體現(xiàn)為N型；(4)經(jīng)過光刻、離子注入等工藝步驟制作P+區(qū)，如圖5所示；(5)經(jīng)過退火工藝將摻入的雜質(zhì)激活，再經(jīng)過金屬鍍膜、光刻、刻蝕、合金等工藝步驟制作金屬電極，即形成齊納二極管，其結(jié)構(gòu)如圖1所示。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種穩(wěn)定電壓的離散性小和輸出噪聲電壓小的齊納二極管以及該齊納二極管的制造方法。為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案如下一種齊納二極管，包括半導(dǎo)體襯底，在半導(dǎo)體襯底表面設(shè)置上下交疊的兩個(gè)摻雜區(qū)，上面摻雜區(qū)的橫向面積大于下面摻雜區(qū)的橫向面積，且上面摻雜區(qū)的雜質(zhì)濃度高于下面摻雜區(qū)的雜質(zhì)濃度，在兩個(gè)摻雜區(qū)的結(jié)合部位形成PN結(jié)。一種齊納二極管的制造方法，包括以下步驟(1)在半導(dǎo)體襯底上制作N阱和P阱；(2)在P阱表面制作P-區(qū)；(3)在P阱表面制作N+區(qū)，所述N+區(qū)與P-區(qū)上半部分重疊，且N+區(qū)縱向結(jié)深比 P-區(qū)小而橫向面積比P-區(qū)大，在N+區(qū)與P-區(qū)的交接面上形成PN結(jié)。一種齊納二極管的制造方法，包括以下步驟(a)在半導(dǎo)體襯底上制作N阱和P阱；(b)在N阱表面制作N-區(qū)；(c)在N阱表面制作P+區(qū)，所述P+區(qū)與N-區(qū)上半部分重疊，且P+區(qū)縱向結(jié)深比 N-區(qū)小而橫向面積比N-區(qū)大，在P+區(qū)與N-區(qū)的交接面上形成PN結(jié)。本發(fā)明所述齊納二極管，兩個(gè)摻雜區(qū)只是在硅體內(nèi)發(fā)生交接，PN結(jié)完全位于半導(dǎo)體襯底體內(nèi)，與襯底表面形成的PN結(jié)并聯(lián)；由于體內(nèi)P-(或N-)摻雜區(qū)的雜質(zhì)濃度比襯底表面阱的摻雜濃度要大很多，因此在反向擊穿工作時(shí)電流幾乎全部由襯底體內(nèi)的PN結(jié)通過，而受襯底表面PN結(jié)的影響很小，所以輸出噪聲電壓小，穩(wěn)定電壓的離散性小，穩(wěn)定性高；其擊穿電壓只與位于襯底體內(nèi)的PN結(jié)兩側(cè)的摻雜濃度有關(guān)，因此在制造工藝上更容易實(shí)現(xiàn)均勻、穩(wěn)定的生產(chǎn)。


圖1是CMOS集成電路中傳統(tǒng)齊納二極管的縱向剖面結(jié)構(gòu)圖；圖2是傳統(tǒng)齊納二極管N阱和P阱制作后的縱向剖面結(jié)構(gòu)圖；圖3是傳統(tǒng)齊納二極管P-區(qū)制作后的縱向剖面結(jié)構(gòu)圖；圖4是傳統(tǒng)齊納二極管N+區(qū)制作后的縱向剖面結(jié)構(gòu)圖；圖5是傳統(tǒng)齊納二極管P+區(qū)制作后的縱向剖面結(jié)構(gòu)圖；圖6a是實(shí)施例1中所述齊納二極管的縱向剖面結(jié)構(gòu)圖，圖6b是橫向剖面圖；圖7a是實(shí)施例2中所述齊納二極管的縱向剖面結(jié)構(gòu)圖，圖7b是橫向剖面圖；圖8是實(shí)施例3中制作齊納二極管的方法流程圖；圖9是實(shí)施例3中制作N阱和P阱后的縱向剖面結(jié)構(gòu)圖；圖10是實(shí)施例3中制作P-區(qū)后的縱向剖面結(jié)構(gòu)圖；圖11是實(shí)施例3中制作N+區(qū)后的縱向剖面結(jié)構(gòu)圖；圖12是實(shí)施例3中制作P+區(qū)后的縱向剖面結(jié)構(gòu)圖。
具體實(shí)施例方式下面結(jié)合具體實(shí)施方式
和附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述。本發(fā)明提供了一種齊納二極管，包括半導(dǎo)體襯底，在半導(dǎo)體襯底表面設(shè)置上下交疊的兩個(gè)摻雜區(qū)，上面摻雜區(qū)的橫向面積大于下面摻雜區(qū)的橫向面積，且上面摻雜區(qū)的雜質(zhì)濃度高于下面摻雜區(qū)的雜質(zhì)濃度，在兩個(gè)摻雜區(qū)的結(jié)合部位形成PN結(jié)。下面摻雜區(qū)的深度可以在0.5 0.7微米之間，橫向面積可以根據(jù)實(shí)際需要確定， 例如4微米X4微米、7微米X7微米等。上面摻雜區(qū)的深度可以在0. 2 0. 3微米之間， 橫向面的邊長(zhǎng)可以比下面摻雜區(qū)橫向面的邊長(zhǎng)大3 5微米，例如，下面摻雜區(qū)的橫向面積為4微米X4微米，上面摻雜區(qū)的橫向面積可以為8微米X8微米。實(shí)施例1本實(shí)施例以在CMOS集成電路中的應(yīng)用為例。圖6a是本實(shí)施例提供的齊納二極管結(jié)構(gòu)的縱向剖面結(jié)構(gòu)圖，圖6b是橫向剖面圖。該齊納二極管包括N阱和P阱，在P阱表面設(shè)有N+區(qū)、P-區(qū)和環(huán)形P+區(qū)。其中，N+區(qū)與P-區(qū)上半部分重疊，且N+區(qū)縱向結(jié)深比P-區(qū)小而橫向面積比P-區(qū)大，在N+區(qū)與P-區(qū)的交接部位形成PN結(jié)。環(huán)形P+區(qū)將N+區(qū)包圍， P+區(qū)內(nèi)邊界與N+區(qū)外邊界之間的距離不小于2微米，優(yōu)選在2微米 4微米之間，本實(shí)施例中為2微米。“ + ”表示摻雜區(qū)的相對(duì)摻雜濃度比較大，“_”表示摻雜區(qū)的相對(duì)摻雜濃度比較小。 “N+和P-”表示N區(qū)摻雜濃度大于P區(qū)摻雜濃度。N+、P+和P-通過離子注入工藝摻雜而成，離子注入工藝的劑量和能量/原子量分別決定各區(qū)域的摻雜濃度和深度。本實(shí)施例中，N+、P+和P-的離子注入劑量分別為2X IO15 6X IO15原子/平方厘米、1 X IO15 4X IO15原子/平方厘米和2X IOw 4X IO14 原子/平方厘米；N+、P+和P-的離子注入能量分別為60 100千電子伏、50 80千電子伏和40 60千電子伏；注入雜質(zhì)分別為砷離子、二氟化硼離子和硼離子。由于硼離子比砷離子輕得多，在同等注入能量下硼離子注入深度比砷離子大得多，因此P-區(qū)的深度比N+區(qū)大很多。本實(shí)施例中，P-區(qū)的深度為0. 5微米，橫向面積為4微米X 4微米；N+區(qū)的深度為 0. 2微米，橫向面積為7微米X 7微米。本實(shí)施例中齊納二極管的負(fù)極從N+區(qū)上表面引出，正極從環(huán)形P+區(qū)上表面引出。 由于P阱的摻雜濃度很淡，如果金屬電極直接從P阱表面引出則會(huì)產(chǎn)生很大的接觸電阻，為了減小P阱表面與金屬電極的接觸電阻，在P阱表面預(yù)備引出電極的位置制作上述環(huán)形P+ 區(qū)，P+區(qū)由于摻雜濃度比較大所以與金屬電極的接觸電阻很小。為使齊納二極管具有更好的功能，本實(shí)施例中，N+區(qū)的中心與P-區(qū)的中心在同一條豎直線上，以圖6a為例，在縱向剖面圖中，N+區(qū)和P-區(qū)沿著同一條豎直線左右對(duì)稱。N+ 區(qū)位于環(huán)形P+區(qū)的中心位置，如圖6b所示。這種結(jié)構(gòu)的齊納二極管由于N+區(qū)和P-區(qū)只是在硅體內(nèi)發(fā)生交接，交接面也即由 P-和N+組成的PN結(jié)完全位于硅體內(nèi)；硅表面是由N+區(qū)和P阱區(qū)組成的PN結(jié)，此PN結(jié)與 “N+區(qū)和P-區(qū)組成的硅體內(nèi)的PN結(jié)”并聯(lián)。實(shí)際工藝中P-區(qū)的摻雜濃度比P阱表面的摻雜濃度要大很多(20倍以上)；因此在反向擊穿工作時(shí)電流幾乎全部由N+底部的PN結(jié)通過，而受表面PN結(jié)的影響很小，所以輸出噪聲電壓小，穩(wěn)定電壓的離散性小，穩(wěn)定性高；其擊穿電壓只與位于硅體內(nèi)的PN結(jié)兩側(cè)的N+和P-區(qū)的摻雜濃度有關(guān)，工藝上能更容易的實(shí)現(xiàn)均勻、穩(wěn)定的生產(chǎn)。實(shí)施例2本實(shí)施例以在CMOS集成電路中的應(yīng)用為例。圖7a是本實(shí)施例提供的齊納二極管結(jié)構(gòu)的縱向剖面圖，圖7b是橫向剖面圖。該齊納二極管包括N阱和P阱，在N阱表面設(shè)有 P+區(qū)、N-區(qū)和環(huán)形N+區(qū)。其中，P+區(qū)與N-區(qū)上半部分重疊，P+區(qū)縱向結(jié)深比N-區(qū)小而橫向面積比N-區(qū)大，在P+區(qū)與N-區(qū)的交接部位形成PN結(jié)。環(huán)形N+區(qū)將P+區(qū)包圍，N+區(qū)內(nèi)邊界與P+區(qū)外邊界之間的距離不小于2微米，優(yōu)選在2微米 4微米之間，本實(shí)施例中為4微米。P+、N+和N-通過離子注入工藝摻雜而成，離子注入工藝的劑量和能量/原子量分別決定各區(qū)域的摻雜濃度和深度。本實(shí)施例中，P+、N+和N-的離子注入劑量分別為 1 X IO15 4X IO15原子/平方厘米、2X IO15 6X IO15原子/平方厘米和2X IOw 4X IO14 原子/平方厘米；P+、N+和N-的離子注入能量分別為50 80千電子伏、60 100千電子伏和160 200千電子伏；注入雜質(zhì)分別為二氟化硼離子、砷離子和磷離子。由于磷離子的原子量比二氟化硼略小，而注入能量比二氟化硼大很多，因此N-區(qū)的深度比P+區(qū)大很多。 本實(shí)施例中，N-區(qū)的深度為0. 7微米，橫向面積為4微米X 4微米；P+區(qū)的深度為0. 3微米，橫向面積為9微米X9微米。本實(shí)施例中齊納二極管的正極從P+區(qū)上表面引出，負(fù)極從環(huán)形N+區(qū)上表面引出。 由于N阱的摻雜濃度很淡，如果金屬電極直接從N阱表面引出則會(huì)產(chǎn)生很大的接觸電阻，為了減小N阱表面與金屬電極的接觸電阻，在N阱表面預(yù)備引出電極的位置制作上述環(huán)形N+ 區(qū)，N+區(qū)由于摻雜濃度比較大所以與金屬電極的接觸電阻很小。
為使齊納二極管具有更好的功能，本實(shí)施例中，N-區(qū)的中心與P+區(qū)的中心在同一條豎直線上，以圖7a為例，在縱向剖面圖中，P+區(qū)和N-區(qū)沿著同一條豎直線左右對(duì)稱。P+ 區(qū)位于環(huán)形N+區(qū)的中心位置，如圖7b所示。這種結(jié)構(gòu)的齊納二極管由于P+區(qū)和N-區(qū)只是在硅體內(nèi)發(fā)生交接，交接面也即由 N-和P+組成的PN結(jié)完全位于硅體內(nèi)；硅表面是由P+區(qū)和N阱區(qū)組成的PN結(jié)，此PN結(jié)與 “P+區(qū)和N-區(qū)組成的硅體內(nèi)的PN結(jié)”是并聯(lián)的。實(shí)際工藝中N-區(qū)的摻雜濃度比N阱表面的摻雜濃度要大很多(20倍以上)；因此在反向擊穿工作時(shí)電流幾乎全部由P+底部的PN結(jié)通過，而受表面PN結(jié)的影響很小，所以輸出噪聲電壓小，穩(wěn)定電壓的離散性小，穩(wěn)定性高； 其擊穿電壓只與位于硅體內(nèi)的PN結(jié)兩側(cè)的P+和N-區(qū)的摻雜濃度有關(guān)，工藝上能更容易的實(shí)現(xiàn)均勻、穩(wěn)定的生產(chǎn)。本發(fā)明還提供了上述齊納二極管的制造方法。實(shí)施例3本實(shí)施例是制造實(shí)施例1中所述齊納二極管的方法，其流程如圖8所示。該方法包括以下步驟(1)通過光刻、離子注入、擴(kuò)散等工藝步驟在半導(dǎo)體襯底上制作N阱和P阱，如圖9 所示。(2)通過光刻、離子注入等工藝步驟在P阱表面制作P-區(qū)，如圖10所示。(3)通過光刻、離子注入等工藝步驟在P阱表面制作N+區(qū)。N+區(qū)與P-區(qū)上半部分重疊，且N+區(qū)縱向結(jié)深比P-區(qū)小而橫向面積比P-區(qū)大，在N+區(qū)與P-區(qū)的交接部位形成PN結(jié)。優(yōu)選的，N+區(qū)中心與P-區(qū)中心在同一條豎直線上，如圖11所示。在兩者重疊的區(qū)域，由于N+摻雜濃度(V族元素?fù)诫s)比P-區(qū)摻雜濃度(III族元素?fù)诫s)要大很多，所以最終體現(xiàn)為N型。(4)經(jīng)過光刻、離子注入等工藝步驟在P阱表面制作環(huán)形P+區(qū)。優(yōu)選的，N+區(qū)位于環(huán)形P+區(qū)的中心位置，如圖12所示。(5)經(jīng)過退火工藝將摻入的雜質(zhì)激活，再經(jīng)過金屬鍍膜、光刻、刻蝕、合金等工藝步驟制作金屬電極，正極從環(huán)形P+表面引出，負(fù)極從N+區(qū)表面引出。制作完成后的齊納二極管結(jié)構(gòu)如圖6a和6b所示。實(shí)施例4本實(shí)施例是制造實(shí)施例2中所述齊納二極管的方法，該方法與實(shí)施例3所示方法類似。首先通過光刻、離子注入、擴(kuò)散等工藝步驟在半導(dǎo)體襯底上制作N阱和P阱。然后通過光刻、離子注入等工藝步驟在N阱表面制作N-區(qū)。再通過光刻、離子注入等工藝步驟在N阱表面制作P+區(qū)。P+區(qū)與N-區(qū)上半部分重疊，且P+區(qū)縱向結(jié)深比N-區(qū)小而橫向面積比N-區(qū)大，在P+區(qū)與N-區(qū)的交接部位形成 PN結(jié)。優(yōu)選的，N-區(qū)的中心與P+區(qū)的中心在同一條豎直線上。在兩者重疊的區(qū)域，由于P+ 摻雜濃度比N-區(qū)摻雜濃度要大很多，所以最終體現(xiàn)為P型。再經(jīng)過光刻、離子注入等工藝步驟在N阱表面制作環(huán)形N+區(qū)，將P+區(qū)包圍，優(yōu)選的，P+區(qū)位于N+區(qū)的中心位置。最后經(jīng)過退火工藝將摻入的雜質(zhì)激活，再經(jīng)過金屬鍍膜、光刻、刻蝕、合金等工藝步驟制作金屬電極，負(fù)極從環(huán)形N+區(qū)表面引出，正極從P+區(qū)表面引出。制作完成后的齊納二極管結(jié)構(gòu)如圖7a和7b所示。 顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其同等技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種齊納二極管，包括半導(dǎo)體襯底，其特征在于在半導(dǎo)體襯底表面設(shè)置上下交疊的兩個(gè)摻雜區(qū)，上面摻雜區(qū)的橫向面積大于下面摻雜區(qū)的橫向面積，且上面摻雜區(qū)的雜質(zhì)濃度高于下面摻雜區(qū)的雜質(zhì)濃度，在兩個(gè)摻雜區(qū)的結(jié)合部位形成PN結(jié)。
2.如權(quán)利要求1所述的齊納二極管，其特征在于所述下面摻雜區(qū)的中心與所述上面摻雜區(qū)的中心在同一條豎直線上。
3.如權(quán)利要求1所述的齊納二極管，其特征在于所述下面摻雜區(qū)的深度在0.5 0.7 微米之間，上面摻雜區(qū)的深度在0. 2 0. 3微米之間；上面摻雜區(qū)橫向面的邊長(zhǎng)比下面摻雜區(qū)橫向面的邊長(zhǎng)大3 5微米。
4.如權(quán)利要求1至3之一所述的齊納二極管，其特征在于所述半導(dǎo)體襯底為CMOS集成電路中的P阱。
5.如權(quán)利要求4所述的齊納二極管，其特征在于所述上面摻雜區(qū)設(shè)置為N+區(qū)、下面摻雜區(qū)設(shè)置為P-區(qū)。
6.如權(quán)利要求5所述的齊納二極管，其特征在于在P阱表面還設(shè)置有環(huán)形P+區(qū)，將 N+區(qū)包圍，所述P+區(qū)內(nèi)邊界與N+區(qū)外邊界之間的距離不小于2微米；正極從環(huán)形P+區(qū)上表面引出，負(fù)極從N+區(qū)上表面引出。
7.如權(quán)利要求6所述的齊納二極管，其特征在于所述N+區(qū)位于環(huán)形P+區(qū)的中心位置。
8.如權(quán)利要求1至3之一所述的齊納二極管，其特征在于所述半導(dǎo)體襯底為CMOS集成電路中的N阱。
9.如權(quán)利要求8所述的齊納二極管，其特征在于所述上面摻雜區(qū)設(shè)置為P+區(qū)、下面摻雜區(qū)設(shè)置為N-區(qū)。
10.如權(quán)利要求9所述的齊納二極管，其特征在于在N阱表面還設(shè)置有環(huán)形N+區(qū)，將 P+區(qū)包圍，所述N+區(qū)內(nèi)邊界與P+區(qū)外邊界之間的距離不小于2微米；正極從P+區(qū)上表面引出，負(fù)極從環(huán)形N+區(qū)上表面引出。
11.如權(quán)利要求10所述的齊納二極管，其特征在于所述P+區(qū)位于環(huán)形N+區(qū)的中心位置。
12.—種齊納二極管的制造方法，包括以下步驟(1)在半導(dǎo)體襯底上制作N阱和P阱；(2)在P阱表面制作P-區(qū)；(3)在P阱表面制作N+區(qū)，所述N+區(qū)與P-區(qū)上半部分重疊，且N+區(qū)縱向結(jié)深比P-區(qū)小而橫向面積比P-區(qū)大，在N+區(qū)與P-區(qū)的交接面上形成PN結(jié)。
13.如權(quán)利要求12所述的齊納二極管的制造方法，其特征在于所述方法在步驟(3) 之后還包括如下步驟(4)在P阱表面制作環(huán)形P+區(qū)，將N+區(qū)包圍，所述P+區(qū)內(nèi)邊界與N+區(qū)外邊界之間的距離不小于2微米；(5)制作金屬電極，正極從環(huán)形P+區(qū)上表面引出，負(fù)極從N+區(qū)上表面引出。
14.一種齊納二極管的制造方法，包括以下步驟(a)在半導(dǎo)體襯底上制作N阱和P阱；(b)在N阱表面制作N-區(qū)；(c)在N阱表面制作P+區(qū)，所述P+區(qū)與N-區(qū)上半部分重疊，且P+區(qū)縱向結(jié)深比N-區(qū)小而橫向面積比N-區(qū)大，在P+區(qū)與N-區(qū)的交接面上形成PN結(jié)。
15.如權(quán)利要求14所述的齊納二極管的制造方法，其特征在于所述方法在步驟(c) 之后還包括如下步驟(d)在N阱表面制作環(huán)形N+區(qū)，將P+區(qū)包圍，所述N+區(qū)內(nèi)邊界與P+區(qū)外邊界之間的距離不小于2微米；(e)制作金屬電極，正極從P+區(qū)上表面引出，負(fù)極從環(huán)形N+區(qū)上表面引出。
全文摘要
本發(fā)明公開了一種齊納二極管及其制造方法，屬于齊納二極管器件結(jié)構(gòu)設(shè)計(jì)及其制造技術(shù)領(lǐng)域?，F(xiàn)有的齊納二極管存在穩(wěn)定電壓的離散性大、輸出噪聲電壓大以及對(duì)工藝制程的依賴性大等缺點(diǎn)。本發(fā)明所述齊納二極管包括半導(dǎo)體襯底，在半導(dǎo)體襯底表面設(shè)置上下交疊的兩個(gè)摻雜區(qū)，上面摻雜區(qū)的橫向面積大于下面摻雜區(qū)的橫向面積，且上面摻雜區(qū)的雜質(zhì)濃度高于下面摻雜區(qū)的雜質(zhì)濃度，在兩個(gè)摻雜區(qū)的結(jié)合部位形成PN結(jié)。本發(fā)明所述的齊納二極管輸出噪聲電壓小，穩(wěn)定電壓的離散性小，穩(wěn)定性高；在制造工藝上更容易實(shí)現(xiàn)均勻、穩(wěn)定的生產(chǎn)。
文檔編號(hào)H01L21/329GK102280495SQ201010203008
公開日2011年12月14日 申請(qǐng)日期2010年6月10日 優(yōu)先權(quán)日2010年6月10日
發(fā)明者張立榮, 潘光燃 申請(qǐng)人:北大方正集團(tuán)有限公司, 深圳方正微電子有限公司