專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
芯片封裝結(jié)構(gòu)技術(shù)領(lǐng)域[0001 ] 本實(shí)用新型是有關(guān)于一種封裝結(jié)構(gòu)，尤指一種關(guān)于芯片的封裝結(jié)構(gòu)。
技術(shù)背景[0002]請(qǐng)參見圖1，為習(xí)知的8管腳的小外形封裝(S0P-8)的二引線框架的封裝結(jié)構(gòu)示意圖，包含二引線框架(Lead Frame) 10及20、二芯片(Chip) 15及25以及復(fù)數(shù)個(gè)管腳 (Lead) #1 #8。二芯片15及25對(duì)應(yīng)黏著于二引線框架10及20，并透過金屬引線，將芯片上電路的輸出/輸入接點(diǎn)與二引線框架10及20對(duì)應(yīng)的管腳#1 #8連接。[0003]在本實(shí)施例中，二引線框架10及20并排于同一列，且二引線框架10及20的周圍分別具有四處轉(zhuǎn)角與四處線段。當(dāng)電路運(yùn)作時(shí)，轉(zhuǎn)角相較于平面的曲率較大，轉(zhuǎn)角處的電荷密度較高，使得轉(zhuǎn)角處的電場(chǎng)較大。又由于二引線框架擺放的距離很近，因此，二引線框架 10及20彼此較靠近的一側(cè)的轉(zhuǎn)角區(qū)40將容易發(fā)生尖端放電，使得某一引線框架突然有一突發(fā)電流流到另一引線框架。而此突發(fā)電流將可能影響電路的正常運(yùn)作而使電路無法達(dá)到原本電路設(shè)計(jì)的功能，假若此突發(fā)電流太大，亦可能會(huì)造成引線框架上的半導(dǎo)體元件毀損。實(shí)用新型內(nèi)容[0004]鑒于先前技術(shù)中的二引線框架靠近的一側(cè)的轉(zhuǎn)角處容易發(fā)生尖端放電的疑慮，本實(shí)用新型將此轉(zhuǎn)角處的曲率變小，使得二引線框架靠近的一側(cè)的轉(zhuǎn)角處的電荷密度降低， 進(jìn)而減少弓I線框架發(fā)生尖端放電的可能性。[0005]本實(shí)用新型提供了一種芯片封裝結(jié)構(gòu)，包含一第一引線框架、一第二引線框架、一第一芯片、一第二芯片、復(fù)數(shù)個(gè)管腳及一封裝體。第一引線框架及第二引線框架，均具有一芯片黏著區(qū)；第一芯片及第二芯片分別對(duì)應(yīng)黏著于第一引線框架及第二引線框架的芯片黏著區(qū)之上，第一芯片及第二芯片分別具有復(fù)數(shù)個(gè)接觸墊；而封裝體覆蓋該些芯片、該些引線框架及該復(fù)數(shù)個(gè)管腳的至少部分面積。其中，第一引線框架及第二引線框架的相鄰側(cè)邊于平行芯片黏著區(qū)的兩端均包含一轉(zhuǎn)角區(qū)，且此復(fù)數(shù)個(gè)轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。[0006]第一引線框架及第二引線框架至少其中的一具有一溢膠防止區(qū)。至少一溢膠防止區(qū)為一溝槽。至少一溢膠防止區(qū)為一凸塊。[0007]第一引線框架及第二引線框架至少其中的一更包含一放電隔離區(qū)，位于第一芯片及第二芯片之間。第一引線框架及第二引線框架的相鄰側(cè)邊于垂直芯片黏著區(qū)的兩側(cè)均包含一厚度轉(zhuǎn)角區(qū)，且復(fù)數(shù)個(gè)厚度轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。[0008]本實(shí)用新型的芯片封裝結(jié)構(gòu)更包含一第三引線框架，具有一芯片黏著區(qū)；以及一第三芯片，黏著于第三引線框架的所述的芯片黏著區(qū)之上；其中，第三引線框架與第一引線框架及第二引線框架彼此相鄰的側(cè)邊，于平行芯片黏著區(qū)的兩端均包含一轉(zhuǎn)角區(qū)，且復(fù)數(shù)個(gè)轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。[0009]第一引線框架及第二引線框架的相鄰側(cè)邊于平行芯片黏著區(qū)的非兩端均包含一非轉(zhuǎn)角區(qū)，且復(fù)數(shù)個(gè)非轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。復(fù)數(shù)個(gè)管腳中至少兩個(gè)管腳彼3說明書2/5頁此連接。[0010]第一引線框架、第二引線框架及第三引線框架具有至少一開孔。[0011]以上的概述與接下來的詳細(xì)說明皆為示范性質(zhì)，是為了進(jìn)一步說明本實(shí)用新型的權(quán)利要求范圍。而有關(guān)本實(shí)用新型的其他目的與優(yōu)點(diǎn)，將在后續(xù)的說明與圖示加以闡述。


[0012]圖1為現(xiàn)有的8管腳的小外形封裝(S0P-8)的二引線框架的封裝結(jié)構(gòu)示意圖。[0013]圖2為根據(jù)本實(shí)用新型的一第一較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。[0014]圖3為根據(jù)本實(shí)用新型的一第二較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。[0015]圖4為根據(jù)本實(shí)用新型的一第三較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。[0016]圖5為根據(jù)本實(shí)用新型的一第四較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。[0017]圖6A和圖6B為根據(jù)本實(shí)用新型的一第二較佳實(shí)施例的一引線框架右側(cè)視圖，圖 6A模型a，圖6B模型b。[0018]圖7為根據(jù)本實(shí)用新型的一第五較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。[0019]圖8為根據(jù)本實(shí)用新型的一第六較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。[0020]主要元件符號(hào)說明[0021]先前技術(shù)[0022]引線框架10、20[0023]芯片15、25[0024]管腳#1 邶[0025]轉(zhuǎn)角區(qū)40[0026]本實(shí)用新型[0027]引線框架 110、120、210、220、310、320、410、418、420、510、518、520、610、618、620、 628[0028]芯片115、125、215、225、415、419、425、515、519、525、615、619、625、629[0029]管腳PINl PIN8、PIN1， PIN8，、PIN1# PIN8#、PIN1% PIN8%、PIN1* ΡΙΝ8*,ΡΙΝ1$ ΡΙΝ8$[0030]接觸墊135、VDD、EN、435、535[0031]封裝體100、200、300、400、500、600[0032]轉(zhuǎn)角區(qū)140、218、340、440、540、640、642[0033]放電隔離區(qū)洸0[0034]控制芯片315[0035]驅(qū)動(dòng)芯片325[0036]連接處338[0037]開孔450[0038]厚度轉(zhuǎn)角區(qū)210a[0039]轉(zhuǎn)彎處210b[0040]內(nèi)引線區(qū)5:35a[0041]溢膠防止區(qū)570[0042]金屬引線380具體實(shí)施方式
[0043]請(qǐng)參見圖2，為根據(jù)本實(shí)用新型的一第一較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。在本實(shí)施例中，芯片封裝結(jié)構(gòu)為8管腳的小外形封裝(S0P-8)，包含一第一引線框架110、一第二引線框架120、一第一芯片115、一第二芯片125以及復(fù)數(shù)個(gè)管腳Pim PIN8。第一引線框架110及第二引線框架120均具有一芯片黏著區(qū)(未繪出)，第一芯片115及第二芯片125分別對(duì)應(yīng)黏著于第一引線框架110及第二引線框架120的芯片黏著區(qū)之上。且第一芯片115及第二芯片125分別具有復(fù)數(shù)個(gè)接觸墊135作為二芯片內(nèi)部電路的信號(hào)輸出端點(diǎn)或信號(hào)輸入端點(diǎn)。第一芯片115及第二芯片125上的電路透過復(fù)數(shù)個(gè)金屬引線電性連接復(fù)數(shù)個(gè)管腳Pim PIN8，以輸出信號(hào)或接收輸入信號(hào)。而一封裝體100則覆蓋該些二芯片、 該些二引線框架，同時(shí)覆蓋復(fù)數(shù)個(gè)管腳Pmi PIN8的至少部分面積，使這些復(fù)數(shù)個(gè)管腳 PINl PIN8的部分裸露于封裝體100之外，以供給外部的其他電子元件連接。[0044]在本實(shí)施例中，由于第一引線框架110及第二引線框架120的形狀相同，因此，以下僅針對(duì)第一引線框架Iio做討論。第一引線框架110及第二引線框架120的相鄰側(cè)邊于平行該芯片黏著區(qū)的兩端均包含一轉(zhuǎn)角區(qū)140。相較于圖1的習(xí)知的芯片封裝結(jié)構(gòu)，轉(zhuǎn)角區(qū) 140被改為弧形(即曲率半徑變大)，使得此處的電荷密度較轉(zhuǎn)腳為直角時(shí)低，因此，第一引線框架110及第二引線框架120的相鄰側(cè)邊的轉(zhuǎn)角區(qū)140所造成的電場(chǎng)相較習(xí)知的引線框架小，使得電荷不易游離而產(chǎn)生尖端放電。[0045]接著，請(qǐng)參考圖3，為根據(jù)本實(shí)用新型的一第二較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。在本實(shí)施例中，芯片封裝結(jié)構(gòu)為8管腳的小外形封裝(S0P-8)，包含一第一引線框架 210、一第二引線框架220、一第一芯片215、一第二芯片225、復(fù)數(shù)個(gè)管腳Pim， PIN8，以及一封裝體200。請(qǐng)同時(shí)參考圖2，相較于圖2，第一引線框架210及第二引線框架220更包含一放電隔離區(qū)260，位于第一芯片215及第二芯片225之間以提供導(dǎo)體屏蔽作用，以防止二芯片因彼此距離太近而于二芯片彼此靠近的一轉(zhuǎn)角區(qū)218發(fā)生尖端放電的疑慮。此外， 管腳PIN2，及PIN3，彼此連接，或管腳PIN7，、PIN8，以及引線框架220彼此連接，也可以使芯片封裝結(jié)構(gòu)透過管腳來達(dá)到較佳的散熱效果。而第一引線框架210及第二引線框架220 亦具有至少一開孔250，以增加與封裝體200的接觸面積。[0046]上述實(shí)施例以SOP的封裝形式為例說明，但實(shí)際的應(yīng)用不限于此，例如小外形電晶體(S0T，屬SOP的一種)、雙排扁平無管腳(DFN，Dual FlatNo-Lead)、兩排直立式封裝 (DIP)等封裝均可。以下均以DFN-8為例說明。[0047]請(qǐng)參考圖4，為根據(jù)本實(shí)用新型的一第三較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。芯片封裝結(jié)構(gòu)包含第一引線框架310、第二引線框架320、一控制芯片315、一驅(qū)動(dòng)芯片325、復(fù)數(shù)個(gè)管腳Pim# PIN8#以及一封裝體300?？刂菩酒?15及驅(qū)動(dòng)芯片325分別對(duì)應(yīng)黏著于第一引線框架310及第二引線框架320的一芯片黏著區(qū)(未繪出)之上。相較于圖3，第一引線框架310及第二引線框架320的相鄰側(cè)邊340a為一弧形，除了可以避免二引線框架的相鄰側(cè)邊340a發(fā)生尖端放電。同時(shí)，二引線框架的相鄰側(cè)邊340a的曲率相同，亦可以使二引線框架的相鄰側(cè)邊:340a積聚的電荷密度較為一致。本實(shí)施例的管腳PIN5# PIN6# 彼此連接，并與驅(qū)動(dòng)芯片325中用以與輸入電源耦接的接觸墊VDD電性連接以增加其散熱效果。另外，驅(qū)動(dòng)芯片325中用以致能的接觸墊EN亦可以輸入電源的電位作為致能信號(hào)， 故本實(shí)施例中的致能接觸墊EN亦可電性連接至管腳PIN5# PIN6#，如此透過管腳的并用而達(dá)到良好的散熱。[0048]此外，金屬引線與引線框架之間的電位差亦可能使金屬引線發(fā)生尖端放電的問題。有鑒于此，本實(shí)用新型的金屬引線除考量所需承載的電流來選擇線徑大小及外，同時(shí)考量金屬導(dǎo)線與引線框架間的尖端放電，選擇線徑較粗的金屬導(dǎo)線，使得金屬引線的曲率半徑變大，電荷較不易積聚于金屬引線380。[0049]再來，請(qǐng)參考圖5，為根據(jù)本實(shí)用新型的一第四較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。芯片封裝結(jié)構(gòu)包含一第一引線框架410、一第二引線框架418、一第三引線框架420、一第一芯片415、一第二芯片419、一第三芯片425、復(fù)數(shù)個(gè)管腳 PIN8%以及一封裝體 400。在本實(shí)施例中，第一引線框架410、第二引線框架418、第三引線框架420均具有一芯片黏著區(qū)(未繪出)，且第一芯片415、第二芯片419及第三芯片425分別對(duì)應(yīng)黏著于第一引線框架410、第二引線框架418、第三引線框架420的芯片黏著區(qū)的上且第一引線框架410、 第二引線框架418、第三引線框架420相鄰于同一列。同時(shí)，三芯片415、419及425分別具有復(fù)數(shù)個(gè)接觸墊435作為三芯片內(nèi)部電路的信號(hào)輸出端點(diǎn)或信號(hào)輸入端點(diǎn)。第一芯片415、 第二芯片419及第三芯片425上的電路透過復(fù)數(shù)個(gè)金屬弓I線電性連接復(fù)數(shù)個(gè)管腳Pim % PIN8%，以輸出信號(hào)或接收輸入信號(hào)。封裝體400則覆蓋該些三芯片、該些三引線框架，并覆蓋復(fù)數(shù)個(gè)管腳Pmi % PIN8%的至少部分面積，使這些復(fù)數(shù)個(gè)管腳Pim % PINS %的部分裸露于封裝體400之外，以供給外部的其他電子元件連接。[0050]在本實(shí)施例中，引線框架410的右側(cè)靠近引線框架418的左側(cè)；而引線框架418 的右側(cè)則靠近引線框架420的左側(cè)。三引線框架410、418及420彼此相鄰的側(cè)邊的兩端分別具有一轉(zhuǎn)角區(qū)440，且每個(gè)轉(zhuǎn)角區(qū)440為一復(fù)數(shù)個(gè)角度大于90度的組合形狀。請(qǐng)同時(shí)參考圖1，相較于圖1的轉(zhuǎn)角區(qū)40，本實(shí)施例的轉(zhuǎn)角區(qū)440因角度較大，使得此區(qū)較轉(zhuǎn)角為直角時(shí)不易產(chǎn)生尖端放電的問題。此外，三引線框架410、418及420具有至少一開孔450，以增加與封裝體400的接觸面積。而復(fù)數(shù)個(gè)管腳Pim % PIN8%與接觸墊435的連結(jié)關(guān)系與圖4所示的復(fù)數(shù)個(gè)管腳Pim# PIN8#與其接觸墊的聯(lián)結(jié)關(guān)系大致相同，在此不予贅述。[0051]接著，請(qǐng)參考圖6，為根據(jù)本實(shí)用新型的一第二較佳實(shí)施例的一引線框架右側(cè)視圖。請(qǐng)同時(shí)參考圖3，由于第一引線框架210及第二引線框架220的結(jié)構(gòu)形狀大致相同，在此僅以第一引線框架210作說明。第一引線框架210及第二引線框架220的相鄰側(cè)邊于垂直芯片黏著區(qū)的兩側(cè)均包含一厚度轉(zhuǎn)角區(qū)(以斜線表示)且第一引線框架210更包含一厚度面(以點(diǎn)表示)。若此厚度轉(zhuǎn)角區(qū)為九十度轉(zhuǎn)角，將可能會(huì)有尖端放電的疑慮。因此，在本實(shí)施例中，請(qǐng)參考圖6A，厚度轉(zhuǎn)角區(qū)210a為二個(gè)鈍角的組合形狀；請(qǐng)參考圖6B，厚度轉(zhuǎn)角 210a為一弧形，以降低此處產(chǎn)生尖端放電的風(fēng)險(xiǎn)。此外，厚度面的一轉(zhuǎn)彎處210b由90度轉(zhuǎn)角改為一弧形，也可以降低此處產(chǎn)生尖端放電的機(jī)會(huì)。[0052]再來，請(qǐng)參考圖7，為根據(jù)本實(shí)用新型的一第五較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。芯片封裝結(jié)構(gòu)包含第一引線框架510、第二引線框架518、第三引線框架520、第一芯片 515、第二芯片519、第三芯片525、復(fù)數(shù)個(gè)管腳PIN1* PIN8*以及一封裝體500。相較于圖 5，本實(shí)施例的引線框架510及520并排于同一列且與引線框架518并排于不同一列，使得引線框架518的下側(cè)分別靠近引線框架510及520的上側(cè)；而引線框架510的右側(cè)及引線6框架520的左側(cè)則彼此靠近，且三引線框架圍成一方形。由于第一引線框架510、第二引線框架518及第三引線框架520彼此相鄰的側(cè)邊的轉(zhuǎn)角區(qū)540較容易使電荷積聚，因此，在本實(shí)施例中，引線框架510的轉(zhuǎn)角區(qū)540于右上為弧形，其于右下為一弧形加上一頓角的組合形狀，其于左上為復(fù)數(shù)個(gè)頓角的組合形狀；引線框架520的轉(zhuǎn)角區(qū)540于左上為弧形， 其于左下為一弧形加上一鈍角的組合形狀，其于右上為復(fù)數(shù)個(gè)鈍角的組合形狀；而引線框架518的轉(zhuǎn)角區(qū)540于左下及右下轉(zhuǎn)角則皆為復(fù)數(shù)個(gè)鈍角的組合形狀，以避免三引線框架 510,518及520彼此相鄰的轉(zhuǎn)角區(qū)MO的電荷密度過高而發(fā)生尖端放電。[0053]除此之外，在本實(shí)施例中，第一引線框架510及第二引線框架520更包含一內(nèi)引線區(qū)53 ，接觸墊535透過金屬引線電性連接至內(nèi)引線區(qū)53fe。而在芯片及引線框架的面積較小以節(jié)省成本的情況下，內(nèi)引線區(qū)53 經(jīng)常會(huì)因黏著于芯片與引線框架的黏膠過多而出現(xiàn)溢膠現(xiàn)象(Resin Bleed)，使得內(nèi)引線區(qū)53 的面積不足，甚至造成引線失敗。因此， 本實(shí)施例分別于第一引線框架510、第二引線框架520以及內(nèi)引線區(qū)53 之間設(shè)置一溢膠防止區(qū)570以防止溢膠侵入內(nèi)引線區(qū)53 ，以確保內(nèi)引線區(qū)53 有足夠的引線空間。溢膠防止區(qū)570可以是一溝槽結(jié)構(gòu)，以容納溢膠；或者可以是一凸塊，使溢膠被遮檔于內(nèi)引線區(qū) 535a以外。而當(dāng)溢膠防止區(qū)570為凸塊時(shí)，亦可達(dá)到提供二芯片515、525導(dǎo)體屏蔽作用。[0054]接著，請(qǐng)參考圖8，為根據(jù)本實(shí)用新型的一第六較佳實(shí)施例的一芯片封裝結(jié)構(gòu)示意圖。芯片封裝結(jié)構(gòu)包含四引線框架610、618、620及628、四芯片615、619、625及629、復(fù)數(shù)個(gè)管腳Pim$ PIN8$以及一封裝體600。在本實(shí)施例中，四引線框架的形狀及大小相同， 且均具有一芯片黏著區(qū)。四芯片615、619、625及6 分別對(duì)應(yīng)黏著于四引線框架610、618、 620及628的該芯片黏著區(qū)之上。引線框架610及620并排于同一列，引線框架618及6 并排于另一列，且四引線框架彼此相鄰以為成一方形，使得四引線框架皆具有二相鄰的側(cè)邊，并于平行該芯片黏著區(qū)的兩端均包含一轉(zhuǎn)角區(qū)640，而四引線框架不相鄰的側(cè)邊的端點(diǎn)包含一轉(zhuǎn)角區(qū)642。在本實(shí)施例中，四引線框架彼此相鄰的轉(zhuǎn)角區(qū)640以及不相鄰的轉(zhuǎn)角區(qū)642皆為曲率一致的弧形。因此，本實(shí)施例的引線框架除了可以避免轉(zhuǎn)角區(qū)640因彼此距離過近而發(fā)生尖端放電，造成電路運(yùn)作不正常的問題，也不需要另外設(shè)計(jì)四組不同的引線框架模型而增加引線框架的制作成本。[0055]如上所述，本實(shí)用新型完全符合專利三要件新穎性、進(jìn)步性和產(chǎn)業(yè)上的利用性。 本實(shí)用新型在上文中已以較佳實(shí)施例揭露，然熟習(xí)本項(xiàng)技術(shù)者應(yīng)理解的是，該實(shí)施例僅用于描繪本實(shí)用新型，而不應(yīng)解讀為限制本實(shí)用新型的范圍。應(yīng)注意的是，舉凡與該實(shí)施例等效的變化與置換，均應(yīng)設(shè)為涵蓋于本實(shí)用新型的范疇內(nèi)。因此，本實(shí)用新型的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求范圍所界定者為準(zhǔn)。
權(quán)利要求1.一種芯片封裝結(jié)構(gòu)，其特征在于，所述的芯片封裝結(jié)構(gòu)包含 一第一引線框架及一第二引線框架，均具有一芯片黏著區(qū)； 復(fù)數(shù)個(gè)管腳；一第一芯片及一第二芯片，對(duì)應(yīng)黏著于所述的第一引線框架及所述的第二引線框架的所述的芯片黏著區(qū)之上，所述的第一芯片及所述的第二芯片分別具有復(fù)數(shù)個(gè)接觸墊；以及一封裝體，覆蓋所述的芯片、所述的引線框架及所述的復(fù)數(shù)個(gè)管腳的至少部分面積； 其中，所述的第一引線框架及所述的第二引線框架的相鄰側(cè)邊于平行所述的芯片黏著區(qū)的兩端均包含一轉(zhuǎn)角區(qū)，且所述的復(fù)數(shù)個(gè)轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的第一引線框架及所述的第二引線框架至少其中的一具有一溢膠防止區(qū)。
3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的第一引線框架及所述的第二引線框架至少其中的一更包含一放電隔離區(qū)，位于所述的第一芯片及所述的第二芯片之間。
4.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的至少一溢膠防止區(qū)為一溝槽。
5.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的至少一溢膠防止區(qū)為一凸塊。
6.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的第一引線框架及所述的第二引線框架的相鄰側(cè)邊于垂直所述的芯片黏著區(qū)的兩側(cè)均包含一厚度轉(zhuǎn)角區(qū)，且所述的復(fù)數(shù)個(gè)厚度轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。
7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的芯片封裝結(jié)構(gòu)更包含 一第三引線框架，具有一芯片黏著區(qū)；以及一第三芯片，黏著于所述的第三引線框架的所述的芯片黏著區(qū)之上； 其中，所述的第三引線框架與所述的第一引線框架及所述的第二引線框架彼此相鄰的側(cè)邊，于平行所述的芯片黏著區(qū)的兩端均包含一轉(zhuǎn)角區(qū)，且所述的復(fù)數(shù)個(gè)轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。
8.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的第一引線框架及所述的第二引線框架的相鄰側(cè)邊于平行所述的芯片黏著區(qū)的非兩端均包含一非轉(zhuǎn)角區(qū)，且所述的復(fù)數(shù)個(gè)非轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。
9.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的復(fù)數(shù)個(gè)管腳中至少兩個(gè)管腳彼此連接。
10.如權(quán)利要求1或7所述的芯片封裝結(jié)構(gòu)，其特征在于，所述的第一引線框架、所述的第二引線框架及所述的第三引線框架具有至少一開孔。
專利摘要本實(shí)用新型公開了一種芯片封裝結(jié)構(gòu)，包含一第一引線框架、一第二引線框架、一第一芯片及一第二芯片。第一引線框架及第二引線框架，均具有一芯片黏著區(qū)；第一芯片及第二芯片分別對(duì)應(yīng)黏著于第一引線框架及第二引線框架的芯片黏著區(qū)之上。其中，第一引線框架及第二引線框架的相鄰側(cè)邊于平行芯片黏著區(qū)的兩端均包含一轉(zhuǎn)角區(qū)，且此復(fù)數(shù)個(gè)轉(zhuǎn)角區(qū)包含一鈍角、一弧形或其組合。
文檔編號(hào)H01L25/00GK202259280SQ20112017245
公開日2012年5月30日 申請(qǐng)日期2011年5月26日 優(yōu)先權(quán)日2011年5月26日
發(fā)明者蒙上欣 申請(qǐng)人:登豐微電子股份有限公司