專利名稱：半導(dǎo)體集成電路裝置的制造方法
半導(dǎo)體集成電路裝置的制造方法技術(shù)領(lǐng)城本發(fā)明涉及一種半導(dǎo)體集成電路裝置的制造技術(shù)，尤其是涉及一種有效地用于將探 針卡的探針觸碰到半導(dǎo)體集成電路裝置的電極板上以對半導(dǎo)體集成電路進(jìn)行電氣檢査 的技術(shù)。
技術(shù)背景在日本專利特開2006—49599號公報(專利文獻(xiàn)1)中，關(guān)于探測半導(dǎo)體晶片中的 具有凸起電極的半導(dǎo)體芯片記載了如下技術(shù)利用照相機拍攝剛與各探針接觸后的各凸 起電極的狀態(tài)，通過與基準(zhǔn)數(shù)據(jù)進(jìn)行比較來檢測各凸起電極的周邊形狀(有無斷裂)及 是否在凸起電極間產(chǎn)生有異物(碎屑)等，從而可快速地特別指定由探測引起的接觸系 統(tǒng)不良或外觀不良。專利文獻(xiàn)l:日本專利特開2006—49599號公報發(fā)明內(nèi)容[發(fā)明所欲解決的問題]作為半導(dǎo)體集成電路裝置的檢査技術(shù)有探針檢查。所述探針檢查包含確認(rèn)探針是否 按照特別指定功能進(jìn)行動作的功能測試、以及進(jìn)行DC (Direct Current,直流)動作特 性及AC (Alternating Current,交流)動作特性的測試來辨別合格品/不合格品的測試等。 在探針檢査中，根據(jù)從顧客的以晶片狀態(tài)出貨的要求、提高M(jìn)CP (Multi-ChipPackage, 多芯片封裝)的成品率觀點考慮的KGD (Known Good Die,已知合格芯片)的保證要 求以及降低總制造成本等要求，使用有在晶片狀態(tài)下進(jìn)行探針檢査的技術(shù)。近年來，隨著半導(dǎo)體集成電路裝置的多功能化的進(jìn)展，在l個半導(dǎo)體芯片(以下， 僅稱作芯片)上進(jìn)行制作多個電路。而且，為了降低半導(dǎo)體集成電路裝置的制造成本， 使半導(dǎo)體元件及布線小型化，縮小半導(dǎo)體芯片(以下，僅稱作芯片)的面積，增加每一 張半導(dǎo)體晶片(以下，僅稱作晶片)的獲得芯片數(shù)。因此，不僅增加測試焊盤(焊盤) 數(shù)，而且縮短測試焊盤的配置間距，且也不斷縮小測試焊盤的面積。隨著如上所述的測 試焊盤的間距變窄，在所述探針檢查中使用具有懸臂狀探針的探測器時，難以將探針對準(zhǔn)設(shè)置于測試焊盤的配置位置上。測試技術(shù)無法適應(yīng)所述焊盤間距變窄的問題是極為嚴(yán)重的。即，即使可通過提髙光 刻法及蝕刻技術(shù)等半導(dǎo)體芯片制造技術(shù)，利用半導(dǎo)體元件的小型化來縮小集成電路部 分，但因難以使所述焊盤的間距變窄，所以難以有效地縮小整個芯片。本發(fā)明者對如下技術(shù)進(jìn)行討論通過使用具有探針的探測器，即使對測試焊盤的間 距狹窄的芯片也可實現(xiàn)探針檢査，所述探針是使用半導(dǎo)體集成電路裝置的制造技術(shù)所形 成的。其中，本發(fā)明者發(fā)現(xiàn)了如下另一問題。艮P，所述探針是片狀薄膜探針的一部分，設(shè)置在與作為檢査對象的芯片對向的薄膜 探針的主表面?zhèn)?，所述片狀薄膜探針是通過使用半導(dǎo)體集成電路裝置的制造技術(shù)，將由 由等形成的晶片作為型材，實施沉積金屬膜及聚酰亞胺膜及使所述各膜圖案化等而形成 的。在作為型材的晶片上，選擇性地對形成有探針的部分進(jìn)行各向異性蝕刻，形成多個 側(cè)面與底面(開口部)成約70.5°角度的四角錐形孔。所述孔的外形成為探針的外形。擔(dān)心產(chǎn)生如下不良情況本發(fā)明者所討論的探針的髙度為較低的15拜左右，因此 當(dāng)在作為檢査對象的半導(dǎo)體晶片(以下，僅稱作晶片)上附著有異物時，所述異物與薄 膜探針接觸而損壞探針及探針周邊的晶片。而且，也擔(dān)心如下不良情況因從作為檢査 對象的晶片附著在薄膜探針上的異物再次與作為檢査對象的晶片接觸而損壞作為檢査 對象的晶片。作為解決所述的不良情況的對策，專業(yè)人員定期停止探針檢査裝置，使用顯微鏡等 目測觀察作為檢查對象的晶片的表面，發(fā)現(xiàn)晶片表面的異常狀態(tài)由此防止所述不良情況 的擴(kuò)大。然而，產(chǎn)生如下不良情況每次為了便于專業(yè)人員進(jìn)行目測觀察都會停止探針 檢查裝置，因此，探針檢查裝置的運轉(zhuǎn)率降低。而且，也產(chǎn)生如下不良情況因為通過 目測觀察晶片表面，所以增大專業(yè)人員的疲勞。本發(fā)明的一個目的在于提供一種可在伴隨著探針檢査的半導(dǎo)體集成電路裝置的制 造方法中可提髙制造成品率的技術(shù)。本發(fā)明的一個目的在于提供一種技術(shù)，其可防止在使用薄膜探針進(jìn)行探針檢査時損 壞薄膜探針及作為檢査對象的晶片，所述薄膜探針具有使用半導(dǎo)體集成電路裝置的制造 技術(shù)所形成的探針。本發(fā)明的一個目的在于提供一種不降低探針檢査裝置的運轉(zhuǎn)率便可實施探針檢查 的技術(shù)。根據(jù)本說明書的記述及隨附圖式可明確得知本發(fā)明的所述內(nèi)容、其他目的及新穎特征。[解決問題的技術(shù)手段]以下簡單說明本申請案中所揭示的發(fā)明中的代表發(fā)明的概要。1. 一種半導(dǎo)體集成電路裝置的制造方法，其包括(a)供給半導(dǎo)體晶片的步驟，所述半導(dǎo)體晶片具有多個芯片形成區(qū)域，且所述多個芯片形成區(qū)域分別具有半導(dǎo)體集成電路以及與所述半導(dǎo)體集成電路電連接的多個電極；(b)供給探針卡的步驟，所述探針卡 具有可與所述半導(dǎo)體晶片的所述多個電極接觸的多個接觸端子；(c)供給攝像機構(gòu)及標(biāo) 準(zhǔn)樣品圖像的步驟，所述攝像機構(gòu)獲得包含選自所述多個芯片形成區(qū)域中的1個第1芯 片形成區(qū)域的整個區(qū)域的第1區(qū)域的第1圖像，所述標(biāo)準(zhǔn)樣品圖像是拍攝正常的所述芯 片形成區(qū)域而得的圖像；(d)使所述探針卡的所述多個接觸端子的前端接觸到所述半導(dǎo) 體晶片中的所述第1芯片形成區(qū)域的所述多個電極，進(jìn)行所述半導(dǎo)體集成電路的電氣檢 査的步驟(e)在所述(d)步驟后，利用所述攝像機構(gòu)獲得所述第1區(qū)域的所述第1 圖像，且對所述第1圖像中的所述第1芯片形成區(qū)域與所述標(biāo)準(zhǔn)樣品圖像中的所述第1 芯片形成區(qū)域加以比較的步驟；以及(f)當(dāng)在所述(e)步驟中檢測出所述第1圖像中 的所述第1芯片形成區(qū)域、與所述標(biāo)準(zhǔn)樣品圖像中的所述第1芯片形成區(qū)域存在不同之 處時，自動停止對所述第1芯片形成區(qū)域以外的所述芯片形成區(qū)域進(jìn)行所述(d)步驟 的步驟。2. 而且，一種半導(dǎo)體集成電路裝置的制造方法，其包括(a)供給半導(dǎo)體晶片的步 驟，所述半導(dǎo)體晶片具有多個芯片形成區(qū)域，且所述多個芯片形成區(qū)域分別具有半導(dǎo)體 集成電路以及與所述半導(dǎo)體集成電路電連接的多個電極；(b)供給薄膜探針片及擠壓機 構(gòu)的步驟，所述薄膜探針片具有可與所述半導(dǎo)體晶片的所述多個電極接觸的多個接觸端 子，所述擠壓機構(gòu)用以使所述薄膜探針片的所述多個接觸端子接觸于所述半導(dǎo)體晶片的 所述多個電極；(c)供給攝像機構(gòu)及標(biāo)準(zhǔn)樣品圖像的步驟，所述攝像機構(gòu)獲得包含第1 區(qū)域的第2區(qū)域的第1圖像，所述第1區(qū)域包含選自所述多個芯片形成區(qū)域中的1個第 1芯片形成區(qū)域的整個區(qū)域，且平面對應(yīng)于所述擠壓機構(gòu)，標(biāo)準(zhǔn)樣品圖像是拍攝正常的 所述芯片形成區(qū)域所得的圖像；(d)利用所述擠壓機構(gòu)，使所述薄膜探針片的所述多個 接觸端子的前端接觸于所述半導(dǎo)體晶片中的所述第1芯片形成區(qū)域的所述多個電極，對 所述半導(dǎo)體集成電路進(jìn)行電氣檢查的步驟；(e)在所述(d)步驟后，利用所述攝像機 構(gòu)獲得所述第1區(qū)域的所述第1圖像，且對所述第1圖像中的所述第1芯片形成區(qū)域與 所述標(biāo)準(zhǔn)樣品圖像中的所述第1芯片形成區(qū)域加以比較的步驟；以及(f)當(dāng)在所述(e) 步驟中檢測出所述第1圖像中的所述第1芯片形成區(qū)域、與所述標(biāo)準(zhǔn)樣品圖像中的所述第1芯片形成區(qū)域的不同之處時，自動停止對所述第1芯片形成區(qū)域以外的所述芯片形成區(qū)域進(jìn)行所述(d)步驟；且所述薄膜探針片具有絕緣膜以及多個第1布線，所述絕 緣膜形成在所述多個接觸端子上且具有多個通孔，所述多個第1布線形成在所述絕緣膜 上且經(jīng)由所述多個通孔與對應(yīng)的所述多個接觸端子電連接。 [發(fā)明的效果]以下簡單說明通過本申請案所記載的發(fā)明中的代表i:明所獲得的效果?？商狍{半導(dǎo)體集成電路裝置的制造成品率。 而且，可防止在使用薄膜探針進(jìn)行探針檢査時損壞薄膜探針及作為檢査對象的晶 片，所述薄膜探針具有使用半導(dǎo)體集成電路裝置的制造技術(shù)形成的探針。 而且，可不降低探針檢査裝置的運轉(zhuǎn)率便可實施探針檢査。附困說明

圖1是本發(fā)明一實施形態(tài)的探針卡的主要部分截面圖。圖2是本發(fā)明一實施形態(tài)的探針卡的下表面的主要部分平面圖。圖3是沿著圖2中的A-A線的截面圖。圖4是本發(fā)明一實施形態(tài)的探針卡的主要部分截面圖。圖5是形成有作為使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行探針檢查的對象的半導(dǎo)體芯 片區(qū)域的半導(dǎo)體晶片的平面圖。圖6是作為使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行探針檢査的對象的半導(dǎo)體芯片的平 面圖。圖7是形成在圖6所示的半導(dǎo)體芯片上的焊盤的立體圖。圖8是表示將圖6所示的半導(dǎo)體芯片連接到液晶面板上的方法的主要部分截面圖。 圖9是形成本發(fā)明一實施形態(tài)的探針卡的薄膜片的主要部分平面圖。 圖10是放大表示圖9中的主要部分的平面圖。 圖11是沿著圖9中的B-B線的截面圖。圖12是說明使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行探針檢査時探針與焊盤的位置關(guān) 系的主要部分平面圖。圖13是作為使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行探針檢查的對象的半導(dǎo)體芯片的 平面圖。圖14是說明使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行探針檢查時探針與焊盤的位置關(guān) 系的主要部分平面圖。圖15是說明形成本發(fā)明一實施形態(tài)的探針卡的薄膜片的制造步驟的主要部分截面圖。圖16是續(xù)圖15后的薄膜片的制造步驟中的主要部分截面圖。 圖17是續(xù)圖16后的薄膜片的制造步驟中的主要部分截面圖。 圖18是續(xù)圖17后的薄膜片的制造步驟中的主要部分截面圖。 圖19是續(xù)圖18后的薄膜片的制造步驟中的主要部分截面圖。 圖20是續(xù)圖19后的薄膜片的制造步驟中的主要部分截面圖。 圖21是續(xù)圖20后的薄膜片的制造步驟中的主要部分截面圖。 圖22是已進(jìn)行探針檢査的半導(dǎo)體芯片的平面圖。圖23是說明使用本發(fā)明一實施形態(tài)的探針卡的探針檢査的主要部分截面圖。.圖24是說明在使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行的探針檢查步驟中，作為圖像 而獲得的晶片表面的區(qū)域的主要部分平面圖。圖25是表示使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行的探針檢查步驟中，作為檢査對 象的芯片的圖像與預(yù)先獲得的正常芯片的圖像的比較方法的說明圖。圖26是表示使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行的探針檢査步驟中，作為檢查對 象的芯片的圖像與預(yù)先獲得的正常芯片的圖像的比較方法的平面圖。圖27是表示在使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行的探針檢查步驟中所使用的預(yù) 先獲得的正常芯片的圖像的亮度的說明圖。圖28是表示在使用本發(fā)明一實施形態(tài)的探針卡進(jìn)行的探針檢査步驟中所使用的作 為檢査對象的芯片的圖像的亮度的說明圖。[符號的說明]1多層布線基板2薄膜片(薄膜探針片)3柱塞3A彈簧4壓環(huán)5開口部6粘接環(huán)7、 7A、 7B探針(接觸端子)8彈簧針座9擠壓具(擠壓機構(gòu))10芯片(芯片形成區(qū)域)11、 12焊盤(電極)14、 15像素電極16玻璃基板17液晶層18玻璃基板21A、 21B金屬膜22聚酰亞胺膜(絕緣膜)23布線(第l布線)24通孔(開孔部)25聚酰亞胺膜(絕緣膜)26通孔(開孔部)27布線(第l布線)28聚酰亞胺膜31晶片'32氧化硅膜33孔34氧化硅膜35、 37、 38導(dǎo)電性膜42、 43導(dǎo)電性膜51壓痕CHD卡固定器CM1照相機(攝像機構(gòu))DST1、 DST2異物FRG聯(lián)結(jié)環(huán)HS1比較裝置IA中心區(qū)域IKJ異常形狀KKS1報螯裝置KS1存儲裝置LN1線(第l線)OA外周區(qū)域OGA 區(qū)域(第2區(qū)域)PCA 區(qū)域(第1區(qū)域)PGP 彈簧針SB 輔助基板SIK 不同之處THD 測試頭WH 晶片具體實施方式
在詳細(xì)說明本申請案發(fā)明前，以下先說明本申請案中的術(shù)語的含義。 所謂設(shè)備面是晶片的主表面，且是指利用光刻法在其面上形成有與多個芯片區(qū)域?qū)?應(yīng)的設(shè)備圖案的面。所謂接觸端子或探針是指用以與設(shè)置在各芯片區(qū)域上的電極板接觸來進(jìn)行電氣特 性檢查的針、探針、突起等。所謂薄膜探針(membrane probe)、薄膜探針卡、或突起針布線薄片集合體是指設(shè)置 有與所述檢查對象接觸的所述接觸端子(突起針)以及從所述接觸端子開始纏繞的布線， 且在所述布線上形成有外部接觸用電極的薄膜，例如是指厚度為10jmi 100tim左右的 薄膜，且利用與將硅晶片用于半導(dǎo)體集成電路的制造時相同的晶片工序，即組合光刻技 術(shù)、CVD (Chemical Vapor Deposition,化學(xué)氣相沉積)技術(shù)、濺鍍技術(shù)及蝕刻技術(shù)等的 圖案化方法，使布線層及與所述布線層電連接的前端部(接觸端子)形成為一體的薄膜 等。當(dāng)然，工序復(fù)雜，也可單獨形成一部分，之后組合為一體。所謂探針卡是指具有與作為檢查對象的晶片接觸的接觸端子及多層布線基板等的 結(jié)構(gòu)體，所謂探測器或半導(dǎo)體檢查裝置是指具有樣品支撐系統(tǒng)的檢查裝置，所述樣品支 撐系統(tǒng)包含載置聯(lián)結(jié)環(huán)、探針卡及作為檢查對象的晶片的晶片載物臺。所謂探針檢査是使用探測器對晶片步驟結(jié)束后的晶片進(jìn)行的電氣測試，即是指將所 述接觸端子的前端接觸到形成在芯片區(qū)域的主表面上的電極來進(jìn)行半導(dǎo)體集成電路的 電氣檢査，所述探針檢查是進(jìn)行確認(rèn)探針是否按照特別指定功能進(jìn)行動作的功能測試及 DC動作特性及AC動作特性的測試來辨別合格品/不合格品。區(qū)別于分割為各芯片后(或 封裝結(jié)束后)進(jìn)行的揀選測試(最終測試)。所謂彈簧針(POGOpin)或彈簧探針是指具有利用彈簧(盤簧〉的彈力使觸針(柱 塞(接觸針))觸碰到電極(端子)的結(jié)構(gòu)，且可視需要與所述電極電連接的接觸針，例如為如下構(gòu)成，即配置在金屬制管(保持構(gòu)件)內(nèi)的彈簧經(jīng)由金屬球?qū)椓魉偷接| 針。所謂測試器(Test System,測試系統(tǒng))是對半導(dǎo)體集成電路進(jìn)行電氣檢査的裝置， 其產(chǎn)生特別指定電壓以及作為基準(zhǔn)的時序等信號。所謂測試頭，與測試器電連接，接收從測試器發(fā)送的電壓及信號，對半導(dǎo)體集成電 路產(chǎn)生電壓及詳細(xì)的時序等信號，經(jīng)由彈簧針等將信號傳送到探針卡。所謂聯(lián)結(jié)環(huán)，經(jīng)由彈簧針等與測試頭及探針卡電連接，將從測試頭傳送出的信號傳 送到下述探針卡。以下實施形態(tài)中，方便起見，在必要時分割為多個部分或?qū)嵤┬螒B(tài)進(jìn)行說明，除特 別明示的情況外，所述各部分并非彼此無關(guān)，而是處于一方為另一方的一部分或全部的 變形例、詳細(xì)內(nèi)容、補充說明等關(guān)系中。而且，以下實施形態(tài)中，說到要素數(shù)等(包含個數(shù)、數(shù)值、數(shù)量、范圍等)時，除 特別明示的情況以及原理上明確限定為特別指定數(shù)的情況外，并不限定為該特別指定 數(shù)，可為特別指定數(shù)以上，也可為特別指定數(shù)以下。進(jìn)而，當(dāng)然，以下實施形態(tài)中，所述構(gòu)成要素(也包含要素步驟等)除特別明示的 情況以及原理上明確為必須的情況等外，并非必須。而且，當(dāng)然，在實施例等中，關(guān)于 構(gòu)成要素等，在說到"包含A","由A形成"時，除特別明示僅為所述要素的意思的情況 外，并非排除此以外的要素。同樣，以下實施形態(tài)中，在說到構(gòu)成要素等的形狀、位置關(guān)系等時，除特別明示的情況以及原理上明確為并非如此的情況等外，實質(zhì)上包含近似或類似于所述形狀等。所 述情況也同樣適用于所述數(shù)值及范圍。而且，在說到材料等時，除特別明示并非如此的意思時、或原理上或狀況上并非如 此時外，特別指定的材料為主要材料，并不排除次要要素、添加物、附加要素等。例如， 硅構(gòu)件除特別明示的情況外，并非僅為純粹的硅的情況，也包含添加雜質(zhì)，以硅為主要 要素的2元、3元等合金(例如SiGe)等。而且，在用以說明本實施形態(tài)的所有圖式中，原則上是對具有相同功能的部分附上 相同符號，省略其重復(fù)說明。而且，在本實施形態(tài)中所使用的圖式中，即使是平面圖，也有時會為了易于觀察圖 式而局部性地附上影線。以下，根據(jù)圖式詳細(xì)說明本發(fā)明的實施形態(tài)。圖1是本實施形態(tài)的探針卡的主要部分截面圖。如圖1所示，本實施形態(tài)的探針卡包含多層布線基板l、薄膜片(薄膜探針片)2、測試頭THD、聯(lián)結(jié)環(huán)FGR以及卡固定 器CHD等。測試頭THD與聯(lián)結(jié)環(huán)FGR之間、以及聯(lián)結(jié)環(huán)FGR與多層布線基板1之間， 分別經(jīng)由多根彈簧針PGP而電連接，由此，測試頭THD與多層布線基板1之間電連接。 卡固定器CHD將多房布線基板l機械地連接在探測器上，且，具有防止由于來自彈簧 針PGP的壓力而使多層布線基板1產(chǎn)生翹曲的機械強度。圖2是本實施形態(tài)的探針卡的下表面的主要部分平面圖，圖3是沿有圖2中的A-A 線的截面圖。如圖2及圖3所示，本實施形態(tài)的探針卡除圖1所示的構(gòu)件外還包含例如柱塞3等。 薄膜片2利用壓環(huán)4固定在多層布線基板1的下表面上，柱塞3安裝在多層布線基板1 的上表面上。在多層布線基板1的中央部設(shè)置有開口部5，在所述開口部5內(nèi)，薄膜片 2與柱塞3經(jīng)由粘接環(huán)6而粘接。在薄膜片2的下表面上，形成有例如四角錐形或四角錐梯形的多個探針(接觸端子) 7。在薄膜片2內(nèi)形成有多個布線，所述多個布線與各探針7電連接，且從各探針7延 伸到薄膜片2的探測部。在多層布線基板l的下表面或上表面上，形成有分別與所述多 個布線的端部電接觸的多個支承部(省略圖示)，所述多個支承部通過形成在多層布線 基板1內(nèi)的布線與設(shè)置在多層布線基板1的上表面上的多個彈簧針(POGO)座8電連 接。所述彈簧針座8具有支承將來自測試器的信號導(dǎo)入到探針卡的彈簧針的功能。在本實施形態(tài)中，薄膜片2由以例如聚酰亞胺為主成分的薄膜形成。此類薄膜片2 具有柔軟性，因此在本實施形態(tài)中為如下結(jié)構(gòu)為了使所有探針7接觸于芯片(半導(dǎo)體 集成電路裝置)的焊盤，柱塞3經(jīng)由擠壓具(擠壓機構(gòu))9從上表面(背面)擠壓形成 有探針7的區(qū)域的薄膜片2。艮P,利用配置在柱塞3內(nèi)的彈簧3A的彈力，對擠壓具9 施加固定壓力。在本實施形態(tài)中，作為擠壓具9的材質(zhì)，可例示42合金。此處，如果增加形成在作為檢查對象的芯片表面上的測試焊盤數(shù)，則將隨此增加用 以將信號分別傳送到各測試焊盤的彈簧針PGP的根數(shù)。而且，因為彈簧針PGP的根數(shù) 增加而導(dǎo)致施加在多層布線基板1上的來自彈簧針PGP的壓力也增加，因此，為了防止 多層布線基板l翹曲，必須增加卡固定器CHD的厚度。進(jìn)而，當(dāng)形成為如下結(jié)構(gòu)時， 即為了使形成在薄膜片2上的各探針7與所對應(yīng)的測試焊盤可靠地接觸而對各下述外周 區(qū)域OA (參照圖3)施加張力時，從多層布線基板1的表面到薄膜片2的探針面為止 的髙度HT (參照圖1)有限，其中所述外周區(qū)域OA是以薄膜片2的中心區(qū)域IA (參 照圖3)及粘接環(huán)為界限、作為外周側(cè)且包圍中心區(qū)域IA的區(qū)域。擔(dān)心產(chǎn)生如下不良情 況當(dāng)卡固定器CHD的厚度大于所述髙度HT的界限值時，薄膜片2埋入卡固定器CHD內(nèi)，從而無法使探針7與測試焊盤可靠地接觸。因此，本實施形態(tài)中為如下結(jié)構(gòu)在僅對所述薄膜片2的中心區(qū)域IA施加張力的 狀態(tài)下，粘接薄膜片2與粘接環(huán)6，不對外周區(qū)域OA施加張力。此時，可例示如下， 即作為粘接環(huán)6的材質(zhì)，選擇具有與Si (硅)相同程度的熱膨脹系數(shù)的金屬(例如，42 合金)，作為粘接薄膜片2與粘接環(huán)6的粘接劑，使用環(huán)氧系粘接劑。由此，可增髙規(guī) 定到所述薄膜片2的探針面為止的高度HT的粘接環(huán)6的髙度，因此，所述髙度HT也 增高，從而可避免產(chǎn)生薄膜片2埋入卡固定器CHD內(nèi)的不良情況。即，即使在卡固定 器CHD增厚時，也可使探針7與測試焊盤可靠地接觸。代替使用所述機構(gòu)，如圖4所示,采用在多層布線基板1的中央部安裝輔助基板SB， 且在所述輔助基板SB上安裝薄膜片2的結(jié)構(gòu)，也可增高從多層布線基板1的表面到薄 膜片2的探針面為止的高度HT。與多層布線基板1相同，在輔助基板SB內(nèi)形成有多個 布線，進(jìn)而，形成有分別與所述各布線的端部電接觸的多個支承部(省略圖示)。設(shè)置 在多層布線基板1上的支承部與設(shè)置在輔助基板SB上的支承部通過焊錫來使例如分別 對應(yīng)的支承部彼此電連接。也可代替使用焊錫，而是使用經(jīng)由各向異性導(dǎo)電橡膠壓接多 層布線基板1與輔助基板SB的方法；或在多層布線基板1及輔助基板SB的各自表面 上形成與所述支承部電連接的鍍Cu (銅)制的突起部，且對所對應(yīng)的突起部彼此進(jìn)行 壓接的方法。在本實施形態(tài)中，作為使用所述探針卡進(jìn)行探針檢查(電氣檢査)的對象，可例示 形成有LCD (Liquid Crystal Display,液晶顯示器)驅(qū)動器的芯片。圖5是區(qū)劃有所述 多個芯片(芯片形成區(qū)域)10的晶片WH的平面圖。此外，是對區(qū)劃有所述多個芯片 10的晶片WH使用本實施形態(tài)的探針卡進(jìn)行探針檢査。而且，圖6中圖示有所述芯片 10的平面圖及將所述芯片10的一部分加以放大的圖。所述芯片10由例如單晶硅基板形 成，在所述芯片10的主表面上形成有LCD驅(qū)動器電路(半導(dǎo)體集成電路)。而且，在 芯片IO的主表面的周邊部，配置有與LCD驅(qū)動器電路電連接的多個焊盤(電極)11、 12，沿圖6中的芯片10的上側(cè)的長邊及兩短邊排列的焊盤11為輸出端子，沿芯片10 的下側(cè)的長邊排列的焊盤12為輸入端子。LCD驅(qū)動器的輸出端子數(shù)多于輸入端子數(shù)， 因此，為了盡量增大相鄰焊盤11的間隔，焊盤11沿芯片10的上側(cè)的長邊及兩短邊排 成兩行，且沿芯片10的上側(cè)的長邊及兩短邊的兩行焊盤11排列為彼此錯開。在本實施 形態(tài)中，相鄰焊盤ll的配置間距LP例如為約40nm以下。而且，在本實施形態(tài)中，焊 盤ll為平面矩形，沿與芯片10的外周交叉(正交)的方向延伸的長邊的長度LA為約 100 pun,沿芯片10的外周延伸的短邊的長度LB為約18拜。而且，配置有相鄰焊盤11的間距LP為約40拜，焊盤11的短邊的長度LB為約18脾，因此，相鄰焊盤ll的間 隔為約22tim。焊盤11、 12包含由例如Au (金)形成的凸起電極(突起電極)，所述凸起電極是 利用電解電鍍、非電解電鍍、蒸鍍或濺鍍等方法形成在例如通常由鋁等的金屬膜形成的 輸入輸出端子(焊接盤)上。圖7是焊盤11的立體圖。焊盤11的髙度LC為約25,, 焊盤12也具有相同程度的髙度。而且，所述芯片10可通過如下方式來制造，B卩，在晶片的主表面上所區(qū)劃出的多 個芯片區(qū)域上，使用半導(dǎo)體制造技術(shù)形成LCD驅(qū)動器電路(半導(dǎo)體集成電路〉及輸入 輸出端子(焊盤)，繼而利用所述方法在輸入輸出端子上形成焊盤11、 12后，對晶片進(jìn) 行切塊而使芯片區(qū)域單片化。而且，在本實施形態(tài)中，在對晶片進(jìn)行切塊前，對各芯片 區(qū)域?qū)嵤┧鎏结槞z查。此外，以下在說明探針檢查(焊盤11、 12與探針7接觸的步 驟)時，未特別明示的情況下，芯片IO表示對晶片進(jìn)行切塊前的各芯片區(qū)域。圖8是表示將所述芯片10連接到液晶面板上的方法的主要部分截面圖。如圖8所 示，液晶面板由例如如下各部分等形成，即，在主表面上形成有像素電極14、 15的玻 璃基板16，液晶層17，以及以隔著液晶層17與玻璃基板16對向的方式配置的玻璃基 板18等。在本實施形態(tài)中可例示，以分別與焊盤ll、 12連接的方式，將芯片10倒裝 焊接在所述液晶面板的玻璃基板16的像素電極14、 15上，由此，將芯片10連接到液 晶面板上。圖9是放大表示所述薄膜片2的下表面的形成有探針7的區(qū)域的一部分的主要部分 平面圖，圖10是放大表示以圖9中的PA所表示的區(qū)域的主要部分平面周，圖ll是沿 圖9中的B-B線的主要部分截面圖。所述探針7是薄膜片2中圖案化為平面四邊形的金屬膜21A、 21B的一部分，且是 在金屬膜21A、 21B中的薄膜片2的下表面上突出成四角錐形或四角錐梯形的部分。在 薄膜片2的主表面上，以與形成在所述芯片10上的焊盤1K 12的位置對準(zhǔn)的方式配置 探針7，圖9中，表示與焊盤11對應(yīng)的探針7的配置。所述各探針7中，探針7A與排 列成兩行的焊盤11中相對接近芯片10外周的行(以下，稱作第l行)的焊盤ll對應(yīng)， 探針7B與排列成兩行的焊盤11中相對遠(yuǎn)離芯片IO外周的行(以下，稱作第2行)的 焊盤11對應(yīng)。此處，圖12是表示探針檢查時探針7與焊盤11、 12接觸時的平面上的 探針7A、 7B與焊盤11的位置關(guān)系(探針7A、 7B與焊盤11的接觸位置)的平面圖。 而且，位于最接近位置上的探針7A與探針7B之間的距離，由圖12中所記載的紙面上 的左右方向的距離LX及上下方向的距離LY規(guī)定，距離LX為配置有所述相鄰焊盤11的間距LP的一半即為約20jun。而且，在本實施形態(tài)中，距離LY為約45nm。金屬膜21A、 21B是例如從下層依序?qū)盈B有銠膜及鎳膜而形成的。在金屬膜21A、 21B上形成有聚酰亞胺膜(絕緣膜)22，在聚酰亞胺膜22上形成有與各金屬膜21A、 21B 電連接的布線(第1布線)23。布線23在形成在聚酰亞胺膜22上的通孔24的底部與 金屬膜21A、 21B接觸。而且，在聚酰亞胺膜22及布線23上形成有聚酰亞胺膜(絕緣 膜)25。在聚酰亞胺膜25上選擇性地形成有到達(dá)一部分布線23的通孔26，且在聚酰亞 胺膜22上形成有在通孔26的底部與布線23接觸的布線(第1布線)27。在聚酰亞胺 膜25及布線27上形成有聚酰亞胺膜28。如上所述，金屬膜21A、21B的一部分成為形成為四角錐形或四角錐梯形的探針7A、 7B。根據(jù)圖12所示的位于最接近位置的探針7A與探針7B之間的距離LY、 LY，來規(guī) 定如上所述的四角錐形或四角錐梯形探針7A、 7B的底面一邊(與聚酰亞胺膜22的邊界 線)的長度L7A (參照圖10)，在本實施形態(tài)中，可例示使所述長度L7A為20pm 50 Hm左右。此外，圖10中，使用探針7A的平面圖表示所述長度L7A,長度L7A在探針 7B中也相同。如圖9 圖12所示，在本實施形態(tài)中，以將通孔24、 26配置在探針7A、 7B上(平 面上與探針7A、 7B重疊的位置)的方式制造薄膜片2。而且，以在與探針7A、 7B在 平面上重疊的位置在表面上未形成有凹坑的方式，形成金屬膜21A、 21B。如果形成如 上所述的凹坑，則在聚酰亞胺膜22 (參照圖11)上形成通孔24時用作掩模的光阻膜等 的殘渣容易殘留在凹坑中，當(dāng)凹坑中殘留有殘渣時，可能會在布線23與探針7A、 7B 之間引起導(dǎo)通不良。而且，所述凹坑也會反映并出現(xiàn)在布線23的表面上，因此，在上 層的聚酰亞胺膜25上形成通孔26時用作掩模的光阻膜等的殘渣容易殘留在出現(xiàn)在布線 23的表面上的凹坑中。因此，當(dāng)凹坑中殘留有所述殘渣時，可能會在布線27與布線27 之間引起導(dǎo)通不良。凹坑的深度越深，越容易殘留如上所述的光阻膜等的殘渣，且所有 凹坑的深度不均勻，因此，難以從例如約1500針以上的所有探針7A、 7B的表面除去殘 渣。因此，在本實施形態(tài)中，以不會產(chǎn)生如上所述的凹坑的方式形成金屬膜21A、 21B， 所述步驟的詳情于后敘述。而且，在本實施形態(tài)中，如上所述，以將通孔24配置在探針7A、 7B上(在平面上 與探針7A、 7B重疊的位置)的方式制造薄膜片2。因此，無須在金屬膜21A、 21B上 確保用以連接通孔24的區(qū)域，因此，可大幅減小金屬膜21A、 21B的平面尺寸。而且， 也可通過將通孔26配置在平面上與探針7A、 7B及通孔24重疊的位置，來省略用以從 布線23連接通孔26的區(qū)域。由此，可以更窄的間距配置探針7A、 7B，因此，也可使用具備本實施形態(tài)的薄膜片2的探針卡，對以更窄間距配置焊盤11、 12的芯片10進(jìn)行 探針檢查。然而，因為無法以窄間距配置探針，所以，芯片側(cè)的焊盤(測試焯盤)也以與探針 一致的間距配置，有時會妨礙焊盤配置的窄間距化，進(jìn)而妨礙芯片的小型化。另一方面， 根據(jù)本實施形態(tài)，如上所述，以將通孔24、 26配置在探針7A、 7B上的方式制造薄膜片 2,從而形成為可以窄間距配置探針7A、 7B的結(jié)構(gòu)。因此，在芯片10側(cè)，不會妨礙焊 盤ll、 12的配置的窄間距化。B卩，可省略因為焊盤ll、 12的配置的窄間距化而多余的 芯片10的區(qū)域，因此，可實現(xiàn)芯片10的小型化。在所述本實施形態(tài)中，使用圖6說明了將焊盤11排列為兩行的情況，但如圖13所 示，也存在排列為一行的芯片10。如此，在將焊盤ll排列為一行的情況下，焊盤ll的 短邊的長度LB短到15jim左右，配置有相鄰焊盤ll的間距LP為20nm以下，最小窄 間距化到16 jim左右。如使用圖9 圖11所說明的那樣，具備本實施形態(tài)的薄膜片2 的探針7A、 7B為可應(yīng)對焊盤11的窄間距化的結(jié)構(gòu)，因此，也可對形成有如圖13所示 的小尺寸及狹配置間距的焊盤11的芯片10,使用薄膜片2，在圖14所示的位置，探針 7A、 7B分別與焊盤11接觸。其次，使用圖15 圖21，說明所述本實施形態(tài)的薄膜片2的制造步驟。圖15 圖 21是具有與使用圖9 圖12所說明的兩行焊盤11 (參照圖6)對應(yīng)的探針7A、 7B的薄 膜片2的制造步驟中的主要部分截面圖。首先，如圖15所示，準(zhǔn)備厚度為0.2mm 0.8mm左右的包含硅的晶片31,利用熱 氧化法，在所述晶片31的兩表面上形成膜厚為0.5拜左右的氧化硅膜32。繼而，將光 阻膜作為掩模，對晶片31的主表面?zhèn)鹊难趸枘?2進(jìn)行蝕刻，在晶片31的主表面?zhèn)?的氧化硅膜32上形成到達(dá)晶片31的開口部。其次，將殘留的氧化硅膜32作為掩模， 使用強堿水溶液(例如氫氧化鉀水溶液)，對晶片31進(jìn)行各向異性蝕刻，由此，在晶片 31的主表面上形成由(111)面包圍的四角錐形或四角錐梯形孔33。其次，如圖16所示，在形成所述孔33時，利用氫氟酸及氟化銨的混合液的濕式蝕 刻，除去用作掩模的氧化硅膜32。繼而，通過對晶片31實施熱氧化處理，在包含孔33 內(nèi)部的晶片31的整個表面上形成膜厚為0.5拜左右的氧化硅膜34。其次，在包含孔33 內(nèi)部的晶片31的主表面上形成導(dǎo)電性膜35。所述導(dǎo)電性膜35可通過利用濺鍍法或蒸鍍 法依序沉積例如膜厚為0.1拜左右的鉻膜及膜厚為lnm左右的銅膜來形成。其次，在 導(dǎo)電性膜35上形成光阻膜，在以后步驟中，利用光刻技術(shù)，除去形成有金屬膜21A、21B (參照圖9 圖11)區(qū)域上的光阻膜，形成開口部。其次，利用將導(dǎo)電性膜35作為電極的電解電鍍法，在位于所述光阻膜的開口部底 部的導(dǎo)電性膜35上依序沉積髙硬度的導(dǎo)電性膜37及導(dǎo)電性膜38。在本實施形態(tài)中可例 示，使導(dǎo)電性膜37為銠膜，使導(dǎo)電性膜38為鎳膜。利用到此為止的步驟，可以利用導(dǎo) 電性膜37、 38形成所述金屬膜21A、 21B。而且，孔33內(nèi)的導(dǎo)電性膜37、 38為所述探 針7A、 7B。而且，如上所述，以不會在導(dǎo)電性膜38的表面上形成反映孔33的形狀的 凹坑的方式，形成作為金屬膜21A、 21B的最上層的導(dǎo)電性膜38。此外，在以后步驟中 除去導(dǎo)電性膜35,所述步驟于后敘述。在金屬膜21A、 21B中，在以后的步驟形成所述探針7A、 7B時，由銠膜形成的導(dǎo) 電性膜37作為表面，導(dǎo)電性膜37直接接觸于焊盤11。因此，優(yōu)選硬度高、耐磨耗性優(yōu) 良的材質(zhì)作為導(dǎo)電性膜37。而且，因為導(dǎo)電性膜37直接接觸于焊盤11，所以當(dāng)被探針 7A、 7B削下的焊盤11的碎屑附著在導(dǎo)電性膜37上時，必然需要除去所述碎屑的清洗 步驟，從而可能會延遲探針檢査步驟。因此，優(yōu)選難以附著在形成焊盤11的材料上的 材質(zhì)作為導(dǎo)電性膜37。因此，在本實施形態(tài)中，選擇滿足所述各條件的銠膜作為導(dǎo)電性 膜37。由此，可省略所述清洗步驟。其次，在除去形成所述金屬膜21A、 21B (導(dǎo)電性膜37、 38)時所使用的光阻膜后， 如圖17所示，形成聚酰亞胺膜22以覆蓋金屬膜21A、 21B及導(dǎo)電性膜35 (同時參照圖 11)。繼而，在所述聚酰亞胺膜22上，在平面上與探針7A、 7B重疊的位置形成到達(dá)金 屬膜21A、 21B的所述通孔24。所述通孔24可利用將光阻膜作為掩模的干式蝕刻、將 鋁膜作為掩模的干式蝕刻或使用激光的穿孔加工來形成。此時，如果在作為金屬膜21A、 21B的最上層的導(dǎo)電性膜38的表面上形成反映孔33的形狀的凹坑，則有時會在以后步 驟中形成通孔24(參照圖9 圖11)時的掩模材料的殘渣殘留在所述凹坑中。當(dāng)所述凹 坑中殘留有所述殘渣時，在通孔24的底部，所述殘渣妨礙探針7A、 7B與布線23 (參 照圖9 圖11)之間的電氣導(dǎo)通，引起導(dǎo)通不良。因此，較理想的是，如上所述，以不 會在導(dǎo)電性膜38的表面上形成反映孔33的形狀的凹坑的方式，形成作為金屬膜21A、 21B的最上層的導(dǎo)電性膜38。其次，如圖18所示，在包含通孔24的內(nèi)部的聚酰亞胺膜22上形成導(dǎo)電性膜42。 所述導(dǎo)電性膜42可通過利用濺鍍法或蒸鍍法依序沉積例如膜厚為0.1 nm左右的鉻膜及 膜厚為lnm左右的銅膜來形成。繼而，在所述導(dǎo)電性膜42上形成光阻膜后，利用光刻 技術(shù)使所述光阻膜圖案化，在光阻膜上形成到達(dá)導(dǎo)電性膜42的開口部。其后，利用電 鍍法，在所述開口部內(nèi)的導(dǎo)電性膜42上形成導(dǎo)電性膜43。在本實施形態(tài)中，作為導(dǎo)電性膜43可例示銅膜，或從下層依序沉積銅膜及鎳膜而成的層疊膜。其次，在除去所述光阻膜后，將導(dǎo)電性膜43作為掩模，對導(dǎo)電性膜42進(jìn)行蝕刻， 由此，形成包含導(dǎo)電性膜42、 43的布線23。布線23可在通孔24的底部與金屬膜21A、 21B電連接。此處，在本實施形態(tài)中，以不會在導(dǎo)電性膜38的表面上形成反映孔33的 形狀的凹坑的方式，形成作為金屬膜21A、 21B的最上層的導(dǎo)電性膜38,因此，可防治 在作為布線23的最上層的導(dǎo)電性膜43的表面上形成下層的凹坑。此時，如果在導(dǎo)電性 膜43的表面上形成反映下層形狀的凹坑，則有時會在以后步驟中形成通孔26 (參照圖 9 圖11)時的掩模材料的殘渣殘留在所述凹坑中。當(dāng)所述凹坑中殘留有所述殘渣時， 在通孔26的底部，所述殘渣妨礙布線27(參照圖9 圖11)與布線23之間的電性導(dǎo)通， 引起導(dǎo)通不良，但在本實施形態(tài)中，防止殘留所述殘渣，因此可防止在布線27與布線 23之間產(chǎn)生導(dǎo)通不良。其次，如圖19所示，在晶片31的主表面上形成所述聚酰亞胺膜25。繼而，利用與 形成所述通孔24的步驟相同的步驟，形成到達(dá)一部分布線23的通孔26 (也參照圖9 圖ll)。如上所述，所述通孔26也形成在平面上與探針7A、 7B重疊的位置上。其次，如圖20所示，利用與形成布線23的步驟相同的步驟，在通孔26的底部形 成與布線23連接的布線27。繼而，如圖21所示，利用與形成聚酰亞胺膜25的步驟相 同的步驟，形成聚酰亞胺膜28。其后，利用使用例如氫氟酸與氟化銨的混合液進(jìn)行的蝕刻，除去晶片31背面的氧 化硅膜34。繼而，利用使用強堿水溶液(例如氫氧化鉀水溶液)進(jìn)行的蝕刻，除去作為 用以形成薄膜片2的型材的晶片31。其次，利用蝕刻依序除去氧化硅膜34及導(dǎo)電性膜 35，制造本實施形態(tài)的薄膜片2 (參照圖11)。此時，使用氫氟酸及氟化銨的混合液蝕 刻氧化硅膜34，使用髙錳酸鉀水溶液蝕刻導(dǎo)電性膜35中所包含的鉻膜，使用堿性銅蝕 刻液蝕刻導(dǎo)電性膜35中所包含的銅膜。通過到此為止的步驟，作為形成探針7A、 7B 的導(dǎo)電性膜37 (參照圖16)的銠膜形成在探針7A、 7B的表面上。如上所述，在表面上 形成有銠膜的探針7A、 7B上，難以附著探針7A、 7B所接觸的焊盤11的材料即Au等， 硬度髙于Ni，且難以氧化，可使接觸電阻穩(wěn)定?？梢曅枰ㄟ^重復(fù)形成所述通孔24、布線23以及聚酰亞胺膜25的步驟，進(jìn)一步 形成多層布線。圖22是剛進(jìn)行探針檢查后的芯片10的平面圖，且放大圖示有一部分。如所述圖22 所示，當(dāng)使用具備本實施形態(tài)的薄膜片2的探針卡進(jìn)行探針檢查時，在焊盤11、 12的 表面上形成有由探針7 (7A、 7B)前端的擠壓而產(chǎn)生的微小壓痕51。探針檢査時晶片WH (芯片10)與薄膜片2接觸的位置僅在焊盤11、 12與探針7的前端，通常，晶片WH(芯片10)上所產(chǎn)生的變化僅為所述壓痕51，但在晶片WH與薄膜片2接觸后，有 時會在晶片WH (芯片10)上產(chǎn)生除壓痕51以外的異常形狀I(lǐng)KJ。而且，當(dāng)在焊盤ll、 12上產(chǎn)生異常形狀I(lǐng)KJ時，也有時壓痕51會大到預(yù)想情況以上而成為異常形狀I(lǐng)KJ。例如，附著在薄膜片2的主表面(探針7的形成面)上的異物介于晶片WH (芯片 10)與薄膜片2之間，通過被擠壓到晶片WH (芯片IO)上而產(chǎn)生所述異常形狀I(lǐng)KJ: 或者，所述異物本身附著在晶片WH (芯片IO)上而成為異常形狀I(lǐng)KJ。而且，所述異 物例如原本附著在作為探針檢查對象的晶片WH (芯片10)上，以在晶片WH與薄膜片 2接觸時從晶片WH轉(zhuǎn)印到薄膜片2上的方式附著在薄膜片2上，圖23是說明其原理的 截面圖。如所述圖23所示，當(dāng)附著在晶片WH (芯片10)上的異物DST1的直徑R1大 于探針7的髙度H1 (例如約18jim)時，有時在探針7的前端與焊盤11、 12接觸時， 異物DST1與薄膜片2 (聚酰亞胺膜22)接觸并陷入到薄膜片2中，即使在晶片WH與 薄膜片2離開后，也處于附著在薄膜片2上的狀態(tài)。產(chǎn)生如下不良情況當(dāng)在所述狀態(tài) 下連續(xù)對芯片IO進(jìn)行探針檢查時，連續(xù)形成產(chǎn)生有異常形狀I(lǐng)KJ的芯片10。而且，有 時也產(chǎn)生如下不良情況當(dāng)異物DST1與薄膜片2 (聚酰亞胺膜22)接觸并陷入到薄膜 片2中時，從異物DST1對薄膜片2施加應(yīng)力，薄膜片2中的布線23、 27產(chǎn)生斷線。而且，也有時異物DST2附著在焊盤11、 12上。此時，在附著有異物DST2的焊盤 11、 12中，探針7不與所述焊盤11、 12接觸而與異物DST2接觸，從而在其他焊盤ll、 12中，探針7無法與焊盤11、 12接觸，探針7與焊盤11、 12成為離開的狀態(tài)。此處， 如果于所有探針7分別與對應(yīng)的焊盤11、 12接觸時使1個探針7擠壓對應(yīng)的焊盤11、 12的力約為2 gf,則在形成在薄膜片2上的探針7的數(shù)為1000個的情況下，薄膜片2 整體以約2kgf (2000gf)的力擠壓晶片WH(芯片10)。然而，如上所述，當(dāng)異物DST2 附著在焊盤ll、 12上時，其他焊盤ll、 12無法與對應(yīng)的探針7接觸，因此，薄膜片2 整體上的擠壓力(約2kgf)集中在與異物DST2接觸的探針7上。例如，當(dāng)附著有異物 DST2的焊盤11、 12為1個時，薄膜片2整體上的擠壓力(約2 kgf)施加在所述l個 焊盤ll、 12以及對應(yīng)的探針7上。擔(dān)心產(chǎn)生如下不良情況由于所述擠壓力的集中， 包含探針7及布線23、 27的薄膜片2損壞，或者，在焊盤ll、 12下方的芯片10中形 成有布線及半導(dǎo)體元件時，包含焊盤11、 12在內(nèi)的芯片IO中的布線及半導(dǎo)體元件損壞。 尤其，在芯片10中，使用機械強度低的低介電常數(shù)膜等作為布線層間的層間絕緣膜時， 由探針7與焊盤11、 12接觸而產(chǎn)生的擠壓力容易傳送到芯片10內(nèi)，因此，芯片10中 的布線及半導(dǎo)體元件容易損壞。因此，本實施形態(tài)中，為了防止產(chǎn)生如上所述的各種不良情況，在進(jìn)行使用薄膜片2的探針檢查步驟中，利用圖像檢查來調(diào)査剛進(jìn)行探針檢査后的晶片WH的表面(主表 面)狀態(tài)。此處，圖24是表示在晶片WH的表面(主表面)內(nèi)作為圖像而獲得的區(qū)域 (第1區(qū)域)PCA的主要部分平面圖。所述區(qū)域PCA包含擠壓具9擠壓的區(qū)域(第2 區(qū)域)OGA，所述區(qū)域OGA對應(yīng)于擠壓具9的平面形狀。而且，位于區(qū)域OGA的中 央且著色表示的芯片10是剛進(jìn)行探針檢査后的芯片(第1芯片形成區(qū)域)10。在薄膜 片2中，與晶片WH的表面(主表面)最接近且水平對向的區(qū)域是由擠壓具9擠壓的區(qū) 域，因此，所述異物DST1容易附著在所述區(qū)域內(nèi)，而且，所述區(qū)域容易將異物DST2 擠壓向芯片10。因此，在本實施形態(tài)中，在作為圖像而獲得的區(qū)域PCA內(nèi)包含擠壓具 9擠壓的區(qū)域OGA。而且，芯片IO包含排列有所述多個焊盤(電極)ll的周邊區(qū)域以 及主要形成有集成電路的元件形成區(qū)域，所述第1芯片形成區(qū)域包含所述周邊區(qū)域以及 元件形成區(qū)域。而且，將剛進(jìn)行探針檢査后的芯片IO稱作第1芯片形成區(qū)域，將除此 以外的芯片10 (已完成探針檢査的芯片10以及尚未進(jìn)行探針檢查的芯片10)稱作第2 芯片形成區(qū)域。圖25是表示在所述圖像檢査及檢測異常形狀I(lǐng)KJ時進(jìn)行報警或使裝置停止運轉(zhuǎn)的 系統(tǒng)的構(gòu)成的說明圖。所述系統(tǒng)包括存儲器或磁盤驅(qū)動器等存儲裝置KS1、照相機(攝 像機構(gòu))CM1、進(jìn)行圖像比較的計算機等比較裝置HS1以及檢測異常形狀I(lǐng)KJ時進(jìn)行報 警或使裝置停止運轉(zhuǎn)的報瞀裝置KKS1等。在存儲裝置KS1中，將未產(chǎn)生異常形狀I(lǐng)KJ 的芯片IO的圖像預(yù)先保存為電子數(shù)據(jù)，存儲裝置KS1根據(jù)電連接的比較裝置HS1的要 求，將所述電子數(shù)據(jù)作為標(biāo)準(zhǔn)樣品圖像進(jìn)行發(fā)送。照相機CM1 (例如數(shù)字照相機)拍攝 與包含剛進(jìn)行探針檢查后的芯片10的所述區(qū)域PCA對應(yīng)的晶片WH的表面(主表面)， 將所獲得的圖像(第1圖像)作為電子數(shù)據(jù)發(fā)送到電連接的比較裝置HS1。比較裝置 HS1將從存儲裝置KS1發(fā)送出的標(biāo)準(zhǔn)樣品圖像與從照相機CM1發(fā)送出的獲得圖像加以 比較，且將比較結(jié)果發(fā)送到報警裝置KKS1。也可僅在獲得圖像中的芯片IO上存在異常 形狀I(lǐng)KJ時發(fā)送所述比較結(jié)果。報警裝置KKS1在比較裝置HS1發(fā)送出的比較結(jié)果表示 獲得圖像中的芯片10上存在異常形狀I(lǐng)KJ時，通過點亮顯示燈或發(fā)出警報來向?qū)I(yè)人 員報瞀，或停止運轉(zhuǎn)探測器。利用如上所述的方法來檢測異常形狀I(lǐng)KJ,由此，可省略 由專業(yè)人員目測來進(jìn)行芯片IO的表面觀察，因此，可減輕專業(yè)人員的疲勞。在本實施形態(tài)中，每當(dāng)對特定數(shù)的芯片IO進(jìn)行探針檢查時，使用圖25所示的系統(tǒng) 實施圖豫比較檢査。所述特定數(shù)可以適當(dāng)設(shè)定，例如如果設(shè)定較小的所述特定數(shù)，則可 以防止大量形成產(chǎn)生有異常形狀I(lǐng)KJ的芯片10，且當(dāng)薄膜片2受到損壞時，可以即時檢 測所述損壞而更換薄膜片2。其結(jié)果為，可提髙半導(dǎo)體集成電路裝置的制造成品率。另一方面，如果將設(shè)定較大的所述特定數(shù)，則探測器不停止運轉(zhuǎn)而連續(xù)進(jìn)行探針檢 査，因此，可以防止探測器的運轉(zhuǎn)率降低。在本實施形態(tài)中可例示，當(dāng)在晶片WH中形 成有約1000個芯片10時，從其中選擇約10個芯片10,在對各個所述選擇的芯片10進(jìn) 行探針檢查后，立即進(jìn)行所述圖像比較檢査，即，以約100個中的l個比例進(jìn)行所述圖像比較檢査。而且，在本實施形態(tài)中，對利用照相機CM1所獲得的圖像中所拍攝到的所有芯片 10使用圖25所示的系統(tǒng)進(jìn)行圖像比較檢査。即，不僅對位于與擠壓具9平面形狀對應(yīng) 的區(qū)域OGA (參照圖24)的中央的芯片10 (參照圖24)進(jìn)行圖像比較檢查，也對至少 一部分進(jìn)入作為圖像而獲得的區(qū)域PCA (參照圖24)中的芯片10進(jìn)行圖像比較檢査。 由此，如果在照相機CM1即將獲得圖像前已進(jìn)行探針檢査的芯片10以外的芯片10被 拍攝到圖像中，則可對至少一部分區(qū)域辨別有無異常形狀I(lǐng)KJ,因此，可進(jìn)一步可靠地 防止在以下探針檢査步驟中大量形成產(chǎn)生有異常形狀I(lǐng)KJ的芯片10。艮P，在本實施形態(tài)中，不僅可檢測出作為探針檢査對象的芯片的多個電極或所述電 極間等限定區(qū)域的異常，也可以檢測出作為探針檢查對象的芯片的其他區(qū)域(元件形成 區(qū)域)的異常。進(jìn)而，也可檢測出作為探針檢査對象的芯片以外的晶片上的其他區(qū)域(其他芯片10) 的異常。根據(jù)如上所述的本實施形態(tài)，即使未在作為檢查對象的芯片的多個電極或所述電極 間等限定區(qū)域內(nèi)產(chǎn)生異常時，也可提前檢測出在其他區(qū)域存在異常來控制檢查裝置運 轉(zhuǎn)，因此，可大幅度提高半導(dǎo)體集成電路的制造成品率。其次，詳細(xì)說明預(yù)先保存在存儲裝置KS1中的未產(chǎn)生異常形狀I(lǐng)KJ的芯片10的圖 像、與利用照相機CM1拍攝的芯片10的圖像的比較方法。如上所述，將預(yù)先保存在存儲裝置KS1中的未產(chǎn)生異常形狀I(lǐng)KJ的芯片10的圖像、 與利用照相機CM1拍攝的芯片IO的圖像作為電子數(shù)據(jù)供給到比較裝置HSI。因此，可 列舉如下一例每當(dāng)比較兩圖像時，以相同分辨率將兩圖像提供到比較裝置HSl,或者， 在比較裝置HS1中將兩圖像轉(zhuǎn)換為相同分辨率后，比較兩圖像所對應(yīng)的全部像素的亮度 或灰度等，由此檢測有無異常形狀I(lǐng)KJ?；蛘?，如圖26所示，也可以在兩圖像的芯片 10中，以相等間隔D1配置沿芯片IO的長邊(圖26中的X方向(第1方向))延伸的 與長邊相同長度的多根線(第l線)LN1,比較對應(yīng)的各線LN1上的亮度，由此檢測有 無異常形狀I(lǐng)KJ。此外，在圖26中，為了易于觀察圖，省略圖示焊盤ll、 12。使線LN1的配置間隔Dl為比較裝置HS1中判定存在異常形狀I(lǐng)KJ時的異常形狀I(lǐng)KJ的直徑以下， 在本實施形態(tài)中可例示10jun左右以下，優(yōu)選2nm 3nm左右以下。此處，圖27是預(yù) 先保存在存儲裝置KS1中的未產(chǎn)生異常形狀KJ的芯片10的圖像中1根線LNl上的亮 度或灰度的波形的一例。而且，圖28是利用照相機CM1拍攝的芯片10的圖像中1根 線LNl上的亮度或灰度的波形的一例，所述線LNl是與圖27中顯示亮度或灰度的未產(chǎn) 生異常形狀I(lǐng)KJ的芯片10的圖像中的1根線LNl對應(yīng)。比較圖27及圖28所示的兩個 亮度或灰度的波形，當(dāng)利用照相機CM1拍攝的芯片10的圖像中的1根線LNl上的亮度 或灰度的波形中存在不同之處SIK(參照圖28)時，可判定芯片10中產(chǎn)生異常形狀I(lǐng)KJ。 而且，可有效地活用于如下情況，即可根據(jù)所述不同之處SIK測量異常形狀I(lǐng)KJ的大小 (直徑)，當(dāng)所述大小為特定值以上而判定為異常形狀I(lǐng)KJ。
以上，根據(jù)實施形態(tài)，具體說明了由本發(fā)明者完成的發(fā)明，但當(dāng)然，本發(fā)明并不限 定于所述實施形態(tài)，可在不脫離本發(fā)明要旨的范圍內(nèi)進(jìn)行各種變更。
在所述實施形態(tài)中，說明了在使用探針卡進(jìn)行探針檢査時，通過圖像比較來檢測芯 片中所產(chǎn)生的異常形狀，所述探針卡具備包含使用半導(dǎo)體集成電路裝置的制造技術(shù)所形 成的探針的薄膜片，但在使用具備懸臂狀探針(探針)的探針卡等其他探針卡進(jìn)行探針 檢查時，也可通過相同的圖像比較來檢測芯片中所產(chǎn)生的異常形狀。
本發(fā)明的半導(dǎo)體集成電路裝置的制造方法可廣泛應(yīng)用于半導(dǎo)體集成電路裝置的制 造步驟中的探針檢查步驟。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置的制造方法，其特征在于包括(a)供給半導(dǎo)體晶片的步驟，所述半導(dǎo)體晶片具有多個芯片形成區(qū)域，所述多個芯片形成區(qū)域分別具有半導(dǎo)體集成電路以及與所述半導(dǎo)體集成電路電連接的多個電極，對所述半導(dǎo)體晶片獲得有標(biāo)準(zhǔn)樣品圖像，且所述標(biāo)準(zhǔn)樣品圖像是拍攝包含所述多個芯片形成區(qū)域的所述半導(dǎo)體晶片的表面狀態(tài)而得的圖像；(b)供給探針卡的步驟，所述探針卡具有可與所述半導(dǎo)體晶片的所述多個電極接觸的多個接觸端子；(c)使所述探針卡的所述多個接觸端子的前端，接觸于選自所述半導(dǎo)體晶片中的所述多個芯片形成區(qū)域中的一個第1芯片形成區(qū)域的所述多個電極，由此對所述第1芯片形成區(qū)域的所述半導(dǎo)體集成電路進(jìn)行電氣檢查的步驟；(d)在所述(c)步驟后，獲得拍攝所述半導(dǎo)體晶片的表面狀態(tài)而得的第1圖像的步驟，所述半導(dǎo)體晶片包含所述第1芯片形成區(qū)域及所述第1芯片形成區(qū)域外側(cè)的第2芯片形成區(qū)域；以及(e)在所述(d)步驟后，將所述第1圖像中的所述第1及第2芯片形成區(qū)域、與所述標(biāo)準(zhǔn)樣品圖像中的所述第1及第2芯片形成區(qū)域加以比較的步驟。
2. —種半導(dǎo)體集成電路裝置的制造方法，其特征在于包括(a)供給半導(dǎo)體晶片的步 驟，所述半導(dǎo)體晶片具有多個芯片形成區(qū)域，且所述多個芯片形成區(qū)域分別具有半 導(dǎo)體集成電路以及與所述半導(dǎo)體集成電路電連接的多個電極；(b)供給探針卡的步 驟，所述探針卡具有可與所述半導(dǎo)體晶片的所述多個電極接觸的多個接觸端子；(c)供給攝像機構(gòu)及標(biāo)準(zhǔn)樣品圖像的步驟，所述攝像機構(gòu)獲得包含選自所述多個 芯片形成區(qū)域中的一個第1芯片形成區(qū)域的整個區(qū)域的第1區(qū)域的第1圖像，且所 述標(biāo)準(zhǔn)樣品圖像是拍攝正常的所述芯片形成區(qū)域而得的圖像；(d)使所述探針卡的 所述多個接觸端子的前端接觸所述半導(dǎo)體晶片中的所述第1芯片形成區(qū)域的所述多 個屯極，來對所述半導(dǎo)體集成電路進(jìn)行電氣檢查的步驟；(e)在所述(d)步驟后， 利用所述攝像機構(gòu)獲得所述第1區(qū)域的所述第1圖像，且將所述第1圖像中的所述 第1芯片形成區(qū)域與所述標(biāo)準(zhǔn)樣品圖像中的所述第1芯片形成區(qū)域加以比較的步 驟；以及(f)當(dāng)在所述(e)步驟中檢測出所述第1圖像中的所述第1芯片形成區(qū) 域與所述標(biāo)準(zhǔn)樣品圖像中的所述第1芯片形成區(qū)域存在不同之處時，自動停.l卜.對所 述第l芯片形成區(qū)域以外的所述芯片形成區(qū)域進(jìn)行所述(d)步驟的步驟。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在所述第l 圖像中及所述標(biāo)準(zhǔn)樣品圖像中包含所述第1芯片形成區(qū)域以外的所述芯片形成區(qū)域的一部分或整個區(qū)域，且當(dāng)檢測出所述第1圖像中的所述第1芯片形成區(qū)域以外的 所述芯片形成區(qū)域的一部分或整個區(qū)域與所述標(biāo)準(zhǔn)樣品圖像中的所述第1芯片形成 區(qū)域以外的所述芯片形成區(qū)域的一部分或整個區(qū)域存在不同之處時，自動停止對所 述第1芯片形成區(qū)域以外的所述芯片形成區(qū)域進(jìn)行所述(d)步驟的步驟。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在所述(e) 步驟中，將所述第1圖像中的所述第1芯片形成區(qū)域的整個區(qū)域與所述標(biāo)準(zhǔn)樣品圖 像中的所述第1芯片形成區(qū)域加以比較。
5. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在所述(f) 步驟中檢測出的所述不同之處是所述第1芯片形成區(qū)域上產(chǎn)生的異常形狀或附著在 所述第1芯片形成區(qū)域上的異物，且所述異常形狀或所述異物具有2拜以上的直 徑。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于所述異常形 狀或所述異物具有10 Jim以上的直徑。
7. 根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于所述探針卡 具備薄膜探針片以及擠壓機構(gòu)，所述薄膜探針片具有所述多個接觸端子，所述擠壓 機構(gòu)用以使所述薄膜探針片的所述多個接觸端子接觸所述半導(dǎo)體晶片的所述多個 電極，且所述薄膜探針片具有絕緣膜以及多個第l布線，所述絕緣膜形成在所述多 個接觸端子上且具有多個通孔，所述多個第l布線形成在所述絕緣膜上且經(jīng)由所述 多個通孔與對應(yīng)的所述多個接觸端子電連接。
8. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在分別對所述半導(dǎo)體晶片中的所有所述芯片形成區(qū)域進(jìn)行所述(d)步驟后，或者，在分別對所選擇的l個以上的所述芯片形成區(qū)域進(jìn)行所述(d)步驟后，實施所述(e)步驟 及所述(f)步驟。
9. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于通過比較所 述第1圖像及所述標(biāo)準(zhǔn)樣品圖像的各自的電子數(shù)據(jù)，來進(jìn)行所述(e)步驟。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于通過比較所 述第1圖像及所述標(biāo)準(zhǔn)樣品圖像的各自的電子數(shù)據(jù)中的對應(yīng)位置的像素的亮度，來 進(jìn)行所述(e)步驟。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于通過比較在 所述第1圖像及所述標(biāo)準(zhǔn)樣品圖像中分別沿對應(yīng)位置的第1方向延伸的多根第1線 的亮度，來進(jìn)行所述(e)步驟。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于所述多根 第l線分別以10nin以下的間隔配置。
13. —種半導(dǎo)體集成電路裝置的制造方法，其特征在于包括(a〉供給半導(dǎo)體晶片的步 驟，所述半導(dǎo)體晶片具有多個芯片形成區(qū)域，且所述多個芯片形成區(qū)域分別具有半 導(dǎo)體集成電路以及與所述半導(dǎo)體集成電路電連接的多個電極；(b)供給薄膜探針片 及擠壓機構(gòu)的步驟，所述薄膜探針片具有可與所述半導(dǎo)體晶片的所述多個電極接觸 的多個接觸端子，且所述擠壓機構(gòu)用以使所述薄膜探針片的所述多個接觸端子接觸 所述半導(dǎo)體晶片的所述多個電極；(c)供給攝像機構(gòu)及標(biāo)準(zhǔn)樣品圖像的步驟，所述 攝像機構(gòu)獲得包含第1區(qū)域的第2區(qū)域的第1圖像，所述第1區(qū)域包含選自所述多 個芯片形成區(qū)域中的一個第1芯片形成區(qū)域的整個區(qū)域，且與所述擠壓機構(gòu)平面對 應(yīng)，且所述標(biāo)準(zhǔn)樣品圖像是拍攝正常的所述芯片形成區(qū)域而得的圖像，；(d)利用 所述擠壓機構(gòu)，使所述薄膜探針片的所述多個接觸端子的前端接觸所述半導(dǎo)體晶片 中的所述第1芯片形成區(qū)域的所述多個電極，來對所述半導(dǎo)體集成電路進(jìn)行電氣檢 査的步驟；(e)在所述(d)步驟后，利用所述攝像機構(gòu)獲得所述第1區(qū)域的所述 第1圖像，且將所述第1圖像中的所述第1芯片形成區(qū)域與所述標(biāo)準(zhǔn)樣品圖像中的 所述第1芯片形成區(qū)域加以比較的步驟；以及(f)當(dāng)在所述(e)步驟中檢測出所 述第1圖像中的所述第1芯片形成區(qū)域、與所述標(biāo)準(zhǔn)樣品圖像中的所述第1芯片形 成區(qū)域存在不同之處時，自動停止對所述第1芯片形成區(qū)域以外的所述芯片形成區(qū) 域進(jìn)行所述(d)步驟的步驟；且所述薄膜探針片具有絕緣膜以及多個第1布線， 所述絕緣膜形成在所述多個接觸端子上且具有多個通孔，所述多個第l布線形成在 所述絕緣膜上且經(jīng)由所述多個通孔與對應(yīng)的所述多個接觸端子電連接。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于包括在所 述第1圖像中及所述標(biāo)準(zhǔn)樣品圖像中包含所述第1芯片形成區(qū)域以外的所述芯片形 成區(qū)域的一部分或整個區(qū)域，且當(dāng)檢測出所述第1圖像中的所述第1芯片形成區(qū)域 以外的所述芯片形成區(qū)域的一部分或整個區(qū)域與所述標(biāo)準(zhǔn)樣品圖像中的所述第1芯 片形成區(qū)域以外的所述芯片形成區(qū)域的一部分或整個區(qū)域存在不同之處時，自動停 止對所述第l芯片形成區(qū)域以外的所述芯片形成區(qū)域進(jìn)行所述(d)步驟的步驟。
15. 根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在所述(e) 步驟中，將所述第1圖像中的第1芯片形成區(qū)域的整個區(qū)域與所述標(biāo)準(zhǔn)樣品圖像中 的所述第1芯片形成區(qū)域加以比較。
16. 根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在所述(f)步驟中檢測出的所述不同之處是在所述第1芯片形成區(qū)域上產(chǎn)生的異常形狀或附著在所述第1芯片形成區(qū)域上的異物，且所述異常形狀或所述異物具有2 nm以上的 直徑。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于所述異常 形狀或所述異物具有10 jun以上的直徑。
18. 根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在所述(f) 步驟中檢測出的所述不同之處是附著在所述第l芯片形成區(qū)域上的異物，且所述異 物的直徑大于所述接觸端子的髙度。
19. 根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于在分別對 所述半導(dǎo)體晶片中的所有所述芯片形成區(qū)域進(jìn)行所述(d)步驟后，或者，在分別 對所選擇的l個以上的所述芯片形成區(qū)域進(jìn)行所述(d)步驟后，實施所述(e)步 驟及所述(f)步驟。
20. 根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于通過比較 所述第l圖像及所述標(biāo)準(zhǔn)樣品圖像的各自的電子數(shù)據(jù)，來進(jìn)行所述(e)步驟。
21. 根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于通過比較 所述第1圖像及所述標(biāo)準(zhǔn)樣品圖像的各自的電子數(shù)據(jù)中的對應(yīng)位置的像素的亮度， 來進(jìn)行所述(e)步驟。
22. 根據(jù)權(quán)利要求20所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于通過比較 在所述第1圖像及所述標(biāo)準(zhǔn)樣品圖像中分別沿對應(yīng)位置的第1方向延伸的多根第1 線的亮度，來進(jìn)行所述(e)步驟。
23. 根據(jù)權(quán)利要求22所述的半導(dǎo)體集成電路裝置的制造方法，其特征在于所述多根 第l線分別以10jun以下的間隔配置。
全文摘要
本發(fā)明防止在使用薄膜探針進(jìn)行探針檢查時損壞薄膜探針及作為檢查對象的晶片，所述薄膜探針具有使用半導(dǎo)體集成電路裝置的制造技術(shù)形成的探針。利用照相機等攝像機構(gòu)獲得晶片表面內(nèi)的區(qū)域PCA的圖像，將已預(yù)先獲得的正常芯片10的圖像與區(qū)域PCA中的所有芯片10加以比較，由此，判定區(qū)域PCA中的所有芯片10中是否產(chǎn)生異常形狀，所述晶片表面內(nèi)的區(qū)域PCA包含剛進(jìn)行探針檢查后的芯片10位于中央且擠壓具擠壓的區(qū)域OGA。
文檔編號G01R31/28GK101246832SQ20081000027
公開日2008年8月20日 申請日期2008年1月30日 優(yōu)先權(quán)日2007年2月16日
發(fā)明者岡山正男 申請人:株式會社瑞薩科技