072中，鄰近第一隔離阱區(qū)1072的上表面，具有所述第二導電類型并具有比第一隔離阱區(qū)1072相對高的摻雜濃度(例如，圖1中示意為N+型)。第一隔離接觸區(qū)1074 —般用于降低第一隔離結(jié)構(gòu)107與將之引出的相應隔離電極(如圖1中示意的第一隔離電極NTub)之間的接觸電阻。
[0027]根據(jù)本公開的一個實施例，第一隔離結(jié)構(gòu)107還可以包括第一隔離淺阱區(qū)1073。該第一隔離淺阱區(qū)1073形成于隔離區(qū)域13范圍內(nèi)的第二外延層104中，縱向貫穿第二外延層104直至與第一隔離掩埋區(qū)1071部分接觸。在這一實施例中，所述第一隔離阱區(qū)1072可以形成于該第一隔離淺阱區(qū)1073中，亦即該第一隔離淺阱區(qū)1073包圍該第一隔離阱區(qū)1072。該第一隔離淺阱區(qū)1073也具有所述第二導電類型(例如圖1中示意為N型)，其摻雜濃度可能小于所述第一隔離阱區(qū)1072的摻雜濃度。該第一隔離淺阱區(qū)1073有助于提高第一隔離電極Ntub與第二外延層104之間的擊穿電壓。
[0028]在一個實施例中，該第一隔離結(jié)構(gòu)107還可以包括第一隔離電極NTub，與第一隔離接觸區(qū)1074電連接，用于根據(jù)實際應用需求為第一隔離結(jié)構(gòu)107整體耦接電勢。
[0029]在一個實施例中，雙極結(jié)型半導體器件10還可以包括第一淺溝槽隔離(STI)區(qū)1080和第二淺溝槽隔離(STI)區(qū)1090。第一 STI區(qū)1080大致位于PNP雙極結(jié)型晶體管單元105與第一隔離結(jié)構(gòu)107之間，為PNP雙極結(jié)型晶體管單元105與第一隔離結(jié)構(gòu)107之間提供隔離。第STI區(qū)1090大致位于NPN雙極結(jié)型晶體管單元106與第一隔離結(jié)構(gòu)107之間，為NPN雙極結(jié)型晶體管單元106與第一隔離結(jié)構(gòu)107之間提供隔離。
[0030]以上基于圖1對根據(jù)本公開各實施例的雙極結(jié)型半導體器件10進行了說明，根據(jù)本公開各實施例及其變形實施方式的雙極結(jié)型半導體器件的有益效果不應該被認為僅僅局限于以上對各實施例的描述中所提及的。根據(jù)本公開各實施例的提及及其它未提及的有益效果可以通過閱讀本公開的詳細說明及研究各實施例的附圖被更好地理解。
[0031]圖2至圖12示出了根據(jù)本公開一個實施例的制造雙極結(jié)型半導體器件10的方法中部分階段的流程示意圖。本領(lǐng)域的技術(shù)人員應該理解圖2至圖12的示意僅僅是示例性的。為便于理解，以下制作方法的描述以采用BCD工藝為例。該工藝線在集成電路生產(chǎn)中通常要同時制作雙極結(jié)型器件(Bipolar Device)、互補金屬氧化物半導體器件(CMOS)和雙擴散金屬氧化物半導體器件(DMOS)。以下結(jié)合圖2至圖12描述的制造雙極結(jié)型半導體器件10的方法。其中全隔離垂直型PNP晶體管單元105，與普通橫向PNP晶體管結(jié)構(gòu)相比，有更大的放大系數(shù)和放大系數(shù)跌落特性，并且發(fā)射極電流集邊效應很小。在全隔離垂直型NPN晶體管單元106中，從集電極向下注入襯底的空穴電流會極大地被第二個隔離結(jié)構(gòu)收集從而抑制縱向和橫向寄生PNP的開啟，而同時第一掩埋層102會極大地收集襯底中會導致閂鎖效應和電路功能不正常的游離電子。并且全隔離垂直NPN還可以實現(xiàn)基區(qū)到集電極去的正向偏置，這種工作方式在某些應用中可以極大簡化電路的設計和復雜程度以及成本。上述優(yōu)點在普通結(jié)構(gòu)的NPN晶體管中都無法簡單實現(xiàn)。
[0032]參考圖2示意，首先提供具有第一導電類型(例如:圖2-12的實施例中示意為P型)的半導體襯底101并在該半導體襯底101中形成第一掩埋層102。該第一掩埋層102具有所述第二導電類型(例如:圖2-12的實施例中示意為N型)。在一個實施例中，該第一掩埋層102由該半導體襯底101的上表面開始向該半導體襯底101的內(nèi)部縱向延伸直至達到設定的掩埋深度。在一個實施例中，第一掩埋層102可以通過在半導體襯底101中進行第二導電類型(例如，N型)的離子注入形成。本領(lǐng)域的技術(shù)人員應該理解，在離子注入后可以進行離子擴散以形成第一掩埋層102。
[0033]接下來參考圖3示意，在第一掩埋層102上制作第一外延層103。該第一外延層103具有所述第一導電類型(例如，圖3的實施例中示意為P-型)，其可以具有比襯底101相對低的摻雜濃度。該第一外延層103具有第一厚度Tl，該第一厚度Tl的設定對在同一工藝線中制作的DMOS中的寄生雙極型晶體管的放大系數(shù)有較大影響。該第一厚度Tl越厚越有助于減小寄生雙極型晶體管的放大系數(shù)。然而若該第一厚度Tl太厚將導致第一掩埋層102與后續(xù)形成的第一隔離結(jié)構(gòu)107之間(尤其是第一掩埋層102到第一隔離阱區(qū)1072)的連接電阻過高。因而實際需要合理選擇第一外延層103的第一厚度Tl。例如，在一個實施例中，該第一厚度Tl可以大致在4um?I Oum的范圍。
[0034]接下來參考圖4示意，在隔離區(qū)域13范圍內(nèi)的第一外延層103中制作第一隔離掩埋區(qū)1071。該第一隔離掩埋區(qū)1071的掩埋深度可以從第一外延層103的上表面開始縱向貫穿第一外延層103直至第一外延層103的下表面并與第一掩埋層102接觸。第一隔離掩埋區(qū)1071可以具有所述第二導電類型(例如，圖4中示意為N型)。在一個實施例中，第一隔離掩埋區(qū)1071可以通過在第一外延層103中進行第二導電類型(例如，N型)的離子注入形成。本領(lǐng)域的技術(shù)人員應該理解，在離子注入之前可以在第一外延層103上制作構(gòu)圖的掩膜層以露出第一外延層103的需要形成第一隔離掩埋區(qū)1071的部分并遮蔽其余部分。在離子注入之后可以進行離子擴散以形成第一隔離掩埋區(qū)1071。
[0035]接下來參考圖5示意，在第一外延層103的位于第一有效單元區(qū)域11范圍內(nèi)的部分中形成第一集電極掩埋區(qū)1051，其掩埋深度可以從第一外延層103的上表面開始縱向貫穿第一外延層103直至第一外延層103與第一掩埋層102的交接面止。第一集電極掩埋區(qū)1051可以具有所述第一導電類型(例如，圖5中示意為P型)。該第一集電極掩埋區(qū)1051用作垂直型PNP雙極結(jié)型晶體管單元105(參見圖1示意)的集電極區(qū)。根據(jù)本公開的一個實施例，在形成第一集電極掩埋區(qū)1051的同時也可以制作具有所述第一導電類型的第二隔離掩埋區(qū)1066，以節(jié)約工藝步驟。該第二隔離掩埋區(qū)1066制作于第一外延層103的位于第二有效單元區(qū)域12范圍內(nèi)的第一外延層103中，其掩埋深度可以從第一外延層103的上表面開始縱向貫穿第一外延層103直至第一外延層103與第一掩埋層102的交接面止。該第二隔離掩埋區(qū)1066用作將垂直型NPN雙極結(jié)型晶體管單元106(參見圖1示意)與第一掩埋層102隔離的重要結(jié)構(gòu)。在一個實施例中，第一集電極掩埋區(qū)1051和第二隔離掩埋區(qū)1066可以通過在第一外延層103中進行第一導電類型(例如，P型)的離子注入形成。該工藝步驟中，進行離子注入的濃度和能量設置比較關(guān)鍵，應當合適選取。若離子注入濃度過高則會導致垂直型NPN雙極結(jié)型晶體管單元106與第二隔離掩埋區(qū)1066之間的擊穿電壓較低(以及在第一掩埋層102與在同一工藝線中制作的DMOS的源極親接時)，還可能導致外延層娃材料的缺陷。反之，若離子注入濃度過低，會導致第一集電極掩埋區(qū)1051不能有效發(fā)揮收集載流子(例如，對于垂直型PNP雙極結(jié)型晶體管單元105，該載流子為空穴)的作用，致使垂直型PNP雙極結(jié)型晶體管單元105的縱向寄生PNP晶體管(由第一基極阱區(qū)1054、第一集電極掩埋區(qū)1051和第一掩埋層102構(gòu)成)的放大系數(shù)大而易開啟。。離子注入濃度過低還可能導致形成的第二隔離掩埋區(qū)1066不能起到應有的隔離作用。在一個實施例中，上述第一導電類型的離子注入濃度可以在5E11?4E13的范圍，離子注入能量可以在200keV?IMeV的范圍。本領(lǐng)域的技術(shù)人員應該理解，在離子注入之前可以在第一外延層103上制作構(gòu)圖的掩膜層以露出第一外延層103的需要形成第一集電極掩埋區(qū)1051和第二隔離掩埋區(qū)1066的部分并遮蔽其余部分。在離子注入之后可以進行離子擴散。接下來參考圖6示意，在第一外延層103上制作第二外延層104。該第二外延層104也具有所述第一導電類型(例如，圖6中示意為P-型)，其可以具有比襯底101相對低的摻雜濃度。在一個實施例中，該第二外延層104可以采用生長的方式形成，在第二外延層104的生長過程中，第一集電極掩埋區(qū)1051和第一隔離掩埋區(qū)1071會向第二外延層104中擴散，見圖6示意。該第二外延層104具有第二厚度T2，該第二厚度T2的設定對在同一工藝線中制作的DMOS的性能也很關(guān)鍵。但若該第二厚度T2太厚將導致第一掩埋層102與后續(xù)形成的第一隔離結(jié)構(gòu)107之間(尤其是第一掩埋層102到第一隔離阱區(qū)1072)的連接電阻過高。在制作有圖1中示意的第二隔離結(jié)構(gòu)的實施例中，該第二厚度T2太厚還會導致第二隔離掩埋區(qū)1066和第二隔離阱區(qū)1067之間的連接電阻太高。因而實際需要合理選擇第二外延層104的第二厚度T2。例如，在一個實施例中，該第二厚度T2可以大致在1.2um?4um的范圍。
[0036]接下來參考圖7示意，在第二外延層104的位于第一有效單元區(qū)域11范圍內(nèi)的部分中制作第一基極阱區(qū)1054。該第一基極阱區(qū)1054縱向貫穿第二外延層104直至與第一集電極掩埋區(qū)1051接觸或部分交疊。第一基極阱區(qū)1054可以具有所述第二導電類型(例如，圖7中示意為N型)。該第一基極阱區(qū)1054用作垂直型PNP雙極結(jié)型晶體管單元105(參見圖1示意)的基極區(qū)。根據(jù)本公開的一個實施例，在形成第一基極阱區(qū)1054的同時也可以制作具有