多晶硅膜21后退的蝕刻處理進行多晶硅膜21的圖案化。由此形成控制柵(字線)31 (圖4B)。圖1OA是表示應(yīng)用了本發(fā)明的實施方式所涉及的制造方法的情況下的控制柵的形狀得SEM像?？刂茤?1是本發(fā)明中的第二柵極的一個例子。
[0060]接下來，例如通過離子注入法在硅基板10的表面形成低濃度的η型的漏極24a。在該離子注入工序中，使用控制柵31作為掩模，并向硅基板10注入磷等五價元素。離子注入量例如為I X 11Vcm2 (圖4C)。
[0061]接下來，例如通過CVD法以覆蓋存儲單元整體的方式形成絕緣膜25 (圖5A)。絕緣膜25構(gòu)成控制柵31的側(cè)壁。絕緣膜25例如也可以由層疊了厚度1nm左右的NSG膜和厚度90nm左右的SiN膜的層疊膜構(gòu)成。另外，絕緣膜25也可以是由單一的材料構(gòu)成的單層膜。絕緣膜25是本發(fā)明中的第二絕緣膜的一個例子。
[0062]接下來，例如通過利用各向異性干式蝕刻使絕緣膜25后退的蝕刻處理來形成側(cè)壁32。側(cè)壁32以與控制柵31的側(cè)面接觸并且覆蓋低濃度的漏極24a的端部的方式形成。接下來，例如通過離子注入法，在低濃度的漏極24a內(nèi)形成高濃度的η型的漏極24b。在該離子注入工序中，使用控制柵31以及側(cè)壁32作為掩模，向漏極24a的表面注入磷等五價元素。離子注入量例如為I X 11Vcm2(圖5B)。漏極24a、24b是本發(fā)明中的漏極的一個例子。
[0063]接下來，除去覆蓋源極布線18的上表面得保護膜19之后，例如通過濺射法，以覆蓋存儲單元整體的方式形成厚度大約為1nm左右的鈷膜。接下來，實施大約550°C左右的RTA (Rapid Thermal Anneal:快速熱退火)處理。通過該熱處理，鈷與娃反應(yīng)，在控制柵31、源極布線18、以及漏極24b的表面分別形成硅化物層40、41以及42。其后，通過使用了硫酸和過氧化氫混合物、氨和過氧化氫混合物等的清洗，除去堆積在隔離物15以及側(cè)壁32上的未反應(yīng)的鈷(圖5C)。這樣，將自對準地形成的硅化物層稱為自對準硅化物。通過形成硅化物層40、41以及42，能夠減小控制柵31、源極布線18以及漏極24b的電阻。硅化物層40,41以及42是本發(fā)明中的金屬化合物層的一個例子。也可以代替鈷而使用鉬、鎢、鈦、鎳等。
[0064]經(jīng)由以上的各工序完成作為本發(fā)明的實施方式所涉及的半導(dǎo)體裝置的半導(dǎo)體存儲器100。S卩，半導(dǎo)體存儲器100包括硅基板10、在硅基板10上經(jīng)由柵極絕緣膜11設(shè)置的浮柵30、以及設(shè)置在浮柵30上并且表面被平坦化的隔離物15。半導(dǎo)體存儲器100還包括在硅基板10上與浮柵30以及隔離物15鄰接地設(shè)置的控制柵31、在夾著浮柵30以及控制柵31的位置設(shè)置的源極17以及漏極24a、24b、以及與源極17電連接的源極布線18。半導(dǎo)體存儲器100還包括分別設(shè)置在控制柵31的上表面、源極布線18的上表面以及漏極24b的上表面的硅化物層40、41、42。
[0065]半導(dǎo)體存儲器100具有以源極17為中心對稱地配置了兩個存儲單元的結(jié)構(gòu)。在存儲單元例如寫入數(shù)據(jù)“O”的情況下，使硅基板10的電壓為0V，并分別對控制柵(字線)31、和源極布線18施加規(guī)定的電壓。由此，在控制柵31以及浮柵30的正下的溝道區(qū)域流通電流，熱電子經(jīng)由柵極絕緣膜11注入到浮柵30。該熱電子保持在浮柵30內(nèi)。由于向浮柵30的熱電子注入而存儲單元的門限電壓變高。另一方面，在存儲單元寫入數(shù)據(jù)“ I ”的情況下，不進行向浮柵30的熱電子注入。因此，在存儲單元進行了數(shù)據(jù)“I”的寫入的情況下的存儲單元的門限電壓比進行了數(shù)據(jù)“ O ”的寫入的情況小。
[0066]另一方面，在消除寫入到存儲單元的數(shù)據(jù)“O”的情況下，使漏極24a、24b以及源極布線18的電壓為0V，并對控制柵31施加規(guī)定的電壓。由此，在隧道絕緣膜20流通隧穿效應(yīng)振蕩電流(Fowler-Nordheim Tunneling Current)，在浮柵30積蓄的電子被控制柵31抽出。由于在浮柵30的端部形成有尖銳部30a，所以在該部分產(chǎn)生電場集中，能夠以比較低的電壓進行數(shù)據(jù)消除。此外，數(shù)據(jù)“O”和數(shù)據(jù)“I”的分配也可以與上述的情況相反。
[0067]以下，對作為比較例所涉及的半導(dǎo)體裝置的半導(dǎo)體存儲器的制造方法進行說明。圖6A?圖6C以及圖7A?圖7C是表示比較例所涉及的半導(dǎo)體裝置的制造方法的剖視圖。比較例所涉及的制造方法在省略了隔離物15的平坦處理(參照圖2D)這一點與上述的本發(fā)明的實施方式所涉及的制造方法不同。對于其他的工序，與上述的本發(fā)明的實施方式所涉及的制造方法相同，所以適當(dāng)?shù)厥÷灾貜?fù)的說明。
[0068]圖6A與圖3D對應(yīng)。如圖6A所示，以覆蓋隧道絕緣膜20的表面的方式形成構(gòu)成控制柵的多晶硅膜21。多晶硅膜21成為與包括埋設(shè)置在其內(nèi)部的浮柵30以及隔離物15的結(jié)構(gòu)物的形狀對應(yīng)的敷層形狀。根據(jù)比較例所涉及的制造方法，不實施隔離物15的平坦處理，而隔離物15直接維持蝕刻處理后的形狀，所以多晶硅膜21的臺階部21a成為外伸形狀。圖9B是表示應(yīng)用了本比較例所涉及的制造方法的情況下的、多晶硅膜21的敷層形狀得 SEM(Scanning Electron Microscope:掃描電子顯微鏡)像。
[0069]圖6B與圖4A對應(yīng)。如圖6B所示，以覆蓋具有外伸形狀的多晶硅膜21的方式形成由二氧化硅(S12)等絕緣體構(gòu)成的絕緣膜22。絕緣膜22沿多晶硅膜21的外伸形狀形成。絕緣膜22構(gòu)成晶體管(未圖示)的柵極氧化膜，該晶體管構(gòu)成與存儲單元一起形成在硅基板10上的周邊電路。接著，以覆蓋絕緣膜22的方式形成多晶硅膜23。多晶硅膜23構(gòu)成晶體管的柵極，該晶體管構(gòu)成周邊電路。接著，對多晶硅膜23蝕刻進行圖案化。此時，除去形成在多晶娃膜21上的多晶娃膜23。
[0070]圖6C與圖4B對應(yīng)。如圖6C所示，通過各向異性干式蝕刻除去絕緣膜22并通過使多晶硅膜21后退的蝕刻處理進行多晶硅膜21的圖案化，由此形成控制柵(字線)31。在蝕刻處理中，同時進行絕緣膜22與多晶硅膜21的蝕刻，但起因于多晶硅膜21的外伸形狀而絕緣膜22的蝕刻的進行比多晶硅膜21的蝕刻的進行晚，而在蝕刻處理的完成時刻絕緣膜22呈突起狀殘存，由此在控制柵31的端部產(chǎn)生突起部31a。后述突起部31a的產(chǎn)生的機制的詳細。圖1OB是表示應(yīng)用了本比較例所涉及的制造方法的情況下的控制柵31的形狀得SEM像。
[0071]圖7A與圖5A對應(yīng)。如圖7A所示，控制柵31在具有突起部31a的狀態(tài)下被構(gòu)成側(cè)壁的絕緣膜25覆蓋。
[0072]圖7B與圖5B對應(yīng)。如圖7B所示，通過使絕緣膜25后退的蝕刻處理形成側(cè)壁32。由于在控制柵31產(chǎn)生的突起部31a，不能夠完全地除去覆蓋控制柵31的上表面的絕緣膜25，而在控制柵31的上表面留有絕緣膜25的殘渣25a。
[0073]圖7C與圖5C對應(yīng)。如圖7C所示，通過自對準硅化物工序分別在控制柵31、源極布線18、以及漏極24b的表面形成硅化物層40、41以及42。然而，由于在控制柵31的上表面殘存有殘渣25a，所以形成在控制柵31的上表面的硅化物層40的面積與本發(fā)明的實施方式所涉及的制造方法相比較顯著減小。由此，難以充分地減小控制柵31的電阻。
[0074]如以上，根據(jù)比較例所涉及的制造方法，存在由于構(gòu)成控制柵31的多晶硅膜21的成膜時的敷層形狀成為外伸形狀而在控制柵31產(chǎn)生突起部31a，阻礙控制柵31的上表面的硅化物層40的形成的情況。
[0075]圖8A是表示在上述的比較例所涉及的制造方法中，通過構(gòu)成控制柵31的多晶硅膜21的蝕刻處理對多晶硅