通用型I/O。它特別適合于那些需要帶有復(fù)雜和準(zhǔn)確的時間脈沖的多種傳感器信息和驅(qū)動傳動器的應(yīng)用。TMS470MF04207的HET外設(shè)包含“異或(XOR)共享”功能。該功能允許對兩個相鄰的HET高分辨率通道進(jìn)行“異或”運(yùn)算，從而可以輸出一個小于標(biāo)準(zhǔn)HET的脈沖。
[0045]TMS470MF04207器件具有一個10位分辨率的采樣及保持MibADC?？衫密浖γ總€MibADC通道進(jìn)行分組，以用于順序轉(zhuǎn)換序列。有三個單獨(dú)的分組，它們均可以由一個外部事件觸發(fā)。每個序列可在被觸發(fā)時執(zhí)行一次轉(zhuǎn)換，或者通過配置以執(zhí)行連續(xù)轉(zhuǎn)換模式。
[0046]調(diào)頻零引腳鎖相環(huán)(FMzPLL)時鐘模塊包含一個鎖相環(huán)、一個時鐘監(jiān)視器電路、一個時鐘啟用電路和一個前置分頻器。FMzPLL的功能是將外部頻率基準(zhǔn)倍頻至一個較高的頻率，以供內(nèi)部使用。FMzPLL提供了全局時鐘模塊(GCM)的輸入。GCM模塊接著向所有其他的TMS470MF04207器件模塊提供系統(tǒng)時鐘(HCLK)、實(shí)時中斷時鐘(RTICLK)、CPU時鐘(GCLK)、HET時鐘(VCLK2)、DCAN時鐘(AVCLK1)及外設(shè)接口時鐘(VCLK)。
[0047]另外，TMS470MF04207器件還具有兩個外部時鐘前置分頻器(ECP)模塊，該模塊在被啟用時將輸出一個連續(xù)外部時鐘(ECLK) ACLKl頻率是外設(shè)接口時鐘(VCLK)頻率的一個用戶可編程比值?？梢赃x擇第二個ECLK輸出來取代HET15輸出。它與ECLKl共用同一個信源時鐘，但可以針對一個產(chǎn)生自ECLKl的單獨(dú)輸出頻率進(jìn)行獨(dú)立設(shè)置。
[0048]錯誤信令模塊(ESM)在器件內(nèi)部提供了一個用于錯誤報告的共用位置，從而實(shí)現(xiàn)了高效的錯誤檢查和識別。
[0049]實(shí)施例8:
[0050]本實(shí)施例是在上述任一實(shí)施例的基礎(chǔ)上進(jìn)一步優(yōu)化，進(jìn)一步的，為更好的實(shí)現(xiàn)本發(fā)明，能有效的利用成熟的大型邏輯可編程技術(shù)進(jìn)行整個終端設(shè)備的構(gòu)架，特別采用下述設(shè)置方式:所述邏輯電路處理器的處理芯片采用MAX 10FPGA。
[0051]Altera的MAX 10FPGA在低成本、單芯片小外形封裝可編程邏輯器件中實(shí)現(xiàn)了先進(jìn)的處理功能，是革命性的非易失集成器件。繼承了前一代MAX器件系列的單芯片特性，使用單核或者雙核電壓供電，其密度范圍在2K至50KLE之間。
[0052]MAX 10FPGA采用TSMC的55nm嵌入式NOR閃存技術(shù)制造，支持瞬時接通功能。其集成功能包括模數(shù)轉(zhuǎn)換器(ADC)和雙配置閃存，支持您在一個芯片上存儲兩個鏡像，在鏡像間動態(tài)切換。與CPLD不同，MAX 10FPGA還包括全功能FPGA特性，例如，N1s II軟核嵌入式處理器、數(shù)字信號處理(DSP)模塊和軟核DDR3存儲控制器等。
[0053]具有如下特性:
[0054]雙配置閃存，一個管芯閃存支持雙配置，實(shí)現(xiàn)數(shù)千次重新編程真正的失效安全更新。
[0055]模擬模塊，集成模擬模塊和ADC以及溫度傳感器，非常靈活的采樣排序功能，縮短了延時，減小了電路板面積。
[0056]瞬時接通，MAX10FPGA是系統(tǒng)電路板上第一個開始工作的器件，控制高密度FPGA、ASIC、ASSP和處理器等其他組件的啟動。
[0057]N1s II軟核嵌入式處理器，MAX 10FPGA支持Altera軟核N1s II嵌入式處理器的集成，為嵌入式開發(fā)人員提供了單芯片、完全可配置的瞬時接通處理器子系統(tǒng)。
[0058]DSP模塊，作為第一款非易失具有DSP的FPGA，MAX 10FPGA非常適合使用集成18x18乘法器的高性能、高精度應(yīng)用。
[0059]DDR3外部存儲器接口，MAX 10FPGA通過軟核IP存儲控制器支持DDR3SDRAM和LPDDR2接口，適合視頻、數(shù)據(jù)通路和嵌入式應(yīng)用。
[0060]用戶閃存，具有736KB管芯用戶閃存代碼存儲功能，MAX10FPGA支持先進(jìn)的單芯片N1s II嵌入式應(yīng)用。
[0061]本發(fā)明采用大型可編程邏輯技術(shù)與嵌入式微處理技術(shù)相結(jié)合的設(shè)計方式而設(shè)計的智能檢測終端，利用具有高速硬件并行算法和高工作頻率的邏輯電路處理器內(nèi)部構(gòu)建的硬件數(shù)據(jù)處理電路對各種檢測數(shù)據(jù)進(jìn)行加載處理，并采用嵌入式芯片電路做微控制處理，完成配電變壓器的各種待檢測數(shù)據(jù)的檢測，整個智能監(jiān)測終端具有成本低廉、運(yùn)行穩(wěn)定、處理速度快捷等優(yōu)點(diǎn)。
[0062]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，其特征在于:包括邏輯電路處理器、單片機(jī)、存儲器、串口驅(qū)動電路、電源電路、人機(jī)交互電路、日歷芯片、開關(guān)驅(qū)動電路、CAN總線電路，所述邏輯電路處理器連接單片機(jī)，所述存儲器連接邏輯電路處理器，所述人機(jī)交互電路分別連接邏輯電路處理器及單片機(jī)，所述電源電路分別連接邏輯電路處理器、單片機(jī)及人機(jī)交互電路，所述串口驅(qū)動電路連接邏輯電路處理器，所述邏輯電路處理器連接日歷芯片，所述開關(guān)驅(qū)動電路連接邏輯電路處理器，所述CAN總線電路連接邏輯電路處理器。2.根據(jù)權(quán)利要求1所述的一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，其特征在于:所述存儲器內(nèi)設(shè)置有FLASH存儲器和隨機(jī)存儲器，所述FLASH存儲器和隨機(jī)存儲器皆連接邏輯電路處理器。3.根據(jù)權(quán)利要求2所述的一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，其特征在于:所述隨機(jī)存儲器采用靜態(tài)隨機(jī)存儲器和/或動態(tài)隨機(jī)存儲器。4.根據(jù)權(quán)利要求1所述的一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，其特征在于:所述電源電路包括太陽能電池板、控制器及供電電路，所述太陽能電池板連接控制器，所述供電電路分別連接控制器、邏輯電路處理器、單片機(jī)及人機(jī)交互電路。5.根據(jù)權(quán)利要求4所述的一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，其特征在于:所述電源電路內(nèi)還設(shè)置有蓄電池，所述蓄電池連接控制器。6.根據(jù)權(quán)利要求1所述的一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，其特征在于:所述人機(jī)交互電路內(nèi)設(shè)置有鼠鍵套和顯示屏。7.根據(jù)權(quán)利要求1或4所述的一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，其特征在于:所述單片機(jī)采用TMS470MF04207。8.根據(jù)權(quán)利要求1或2或4所述的一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，其特征在于:所述邏輯電路處理器的處理芯片采用MAX 10 FPGA。
【專利摘要】本發(fā)明公開了一種應(yīng)用于電力系統(tǒng)的配電變壓器智能檢測終端，包括邏輯電路處理器、單片機(jī)、存儲器、串口驅(qū)動電路、電源電路、人機(jī)交互電路、日歷芯片、開關(guān)驅(qū)動電路、CAN總線電路，所述邏輯電路處理器連接單片機(jī)，所述存儲器連接邏輯電路處理器，所述人機(jī)交互電路分別連接邏輯電路處理器及單片機(jī)，所述電源電路分別連接邏輯電路處理器、單片機(jī)及人機(jī)交互電路，所述串口驅(qū)動電路連接邏輯電路處理器，所述邏輯電路處理器連接日歷芯片，所述開關(guān)驅(qū)動電路連接邏輯電路處理器，所述CAN總線電路連接邏輯電路處理器。
【IPC分類】G01R31/00
【公開號】CN105510749
【申請?zhí)枴緾N201511031601
【發(fā)明人】不公告發(fā)明人
【申請人】劉雷
【公開日】2016年4月20日
【申請日】2015年12月31日