專(zhuān)利名稱(chēng):可編程延時(shí)裝置及其控制流程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及火工品領(lǐng)域，尤其涉及一種應(yīng)用于需快速設(shè)定延期時(shí)間的起爆網(wǎng)路的可編程延時(shí)點(diǎn)火控制裝置。
背景技術(shù)：
在電雷管的網(wǎng)路化應(yīng)用中，需要對(duì)雷管的起爆時(shí)機(jī)進(jìn)行控制。在武器、航空等領(lǐng)域，甚至要求實(shí)現(xiàn)隨外部環(huán)境和條件的變化而改變雷管起爆時(shí)機(jī)的控制，即根據(jù)外部條件的變化，快速設(shè)定雷管的延期時(shí)間，使雷管在該延期時(shí)間間隔后精確起爆。對(duì)序列化起爆的雷管網(wǎng)路的這種改變，要求雷管網(wǎng)路具有較好的起爆一致性和延期時(shí)間一致性，即要求雷管網(wǎng)路中諸雷管啟動(dòng)延時(shí)的時(shí)機(jī)具有良好的一致性，諸雷管的延期精度具有良好的一致性。除此之外，還要求控制部件的安全性得到保障。在某些情況下，特別是在武器系統(tǒng)的戰(zhàn)斗部位，還要求雷管脫離控制設(shè)備后，雷管內(nèi)部?jī)?chǔ)存的能量必須能夠維持雷管自身一定時(shí)間之內(nèi)的正常工作，并能提供雷管起爆所需的能量。通常情況下，這種能量的儲(chǔ)存采用在雷管內(nèi)部嵌入電池的方式，這就存在以下缺陷
I.電池存在儲(chǔ)存年限，電池自身存在的暗電流會(huì)逐漸消耗電池所儲(chǔ)能量，這就可能導(dǎo)致雷管脫離控制設(shè)備后電池供電不足，進(jìn)而影響雷管網(wǎng)路的正常起爆。
2.內(nèi)置于雷管內(nèi)部的電池的存在，對(duì)雷管的儲(chǔ)存和運(yùn)輸構(gòu)成安全隱患，不利于社會(huì)安全性。
3.內(nèi)置于雷管內(nèi)部的電池，在使用前必須首先進(jìn)行激活，這就為使用帶來(lái)不便。
除此之外，應(yīng)用于武器系統(tǒng)戰(zhàn)斗部位的雷管網(wǎng)路，還要求能快速地對(duì)諸雷管設(shè)定延期時(shí)間，因此雷管內(nèi)部?jī)?chǔ)存的能量還必須滿(mǎn)足高速通信的能量消耗要求。
現(xiàn)有的電子雷管控制部件的設(shè)計(jì)中，采用電容作為儲(chǔ)能裝置實(shí)現(xiàn)雷管能量的內(nèi)部存儲(chǔ)。但由于電子雷管使用于規(guī)?；鸨W(wǎng)路，無(wú)需考慮使用時(shí)的快速性，因此電子雷管起爆網(wǎng)路采用低頻時(shí)鐘和載波通信方式實(shí)現(xiàn)通信。這樣的通信過(guò)程較為緩慢，無(wú)法實(shí)現(xiàn)延期時(shí)間的快速設(shè)定。若采用高頻時(shí)鐘實(shí)現(xiàn)通信，電容所儲(chǔ)能量又難以滿(mǎn)足高頻時(shí)鐘下控制部件的能量消耗，從而無(wú)法提供足夠的工作所需能量和起爆所需能量。

發(fā)明內(nèi)容
本發(fā)明的目的在于改進(jìn)現(xiàn)有技術(shù)的缺陷，提供一種既能實(shí)現(xiàn)無(wú)源工作、又能快速設(shè)定延期時(shí)間的可編程延時(shí)裝置，從而在保障使用需求的同時(shí)，提高了整體安全性。
本發(fā)明是通過(guò)以下技術(shù)方案實(shí)現(xiàn)技術(shù)目的的
一種可編程延時(shí)裝置，接受外部向其供電，并接受外部發(fā)來(lái)的信息。并且，該可編程延時(shí)裝置還連接到外部的地址設(shè)定模塊，由地址設(shè)定模塊設(shè)定本延時(shí)裝置的地址。該可編程延時(shí)裝置還連接到外部的主控機(jī)，與該主控機(jī)進(jìn)行雙向數(shù)據(jù)交互。該可編程延時(shí)裝置還連接到外部的點(diǎn)火模塊，控制該點(diǎn)火模塊的點(diǎn)火。該可編程延時(shí)裝置內(nèi)部，包括可編程延時(shí)控制芯片、數(shù)字儲(chǔ)能模塊、點(diǎn)火儲(chǔ)能模塊、高速通信模塊、高頻時(shí)鐘電路、和低頻時(shí)鐘電路。具體連接關(guān)系描述如下
I.可編程延時(shí)控制芯片的電源輸入端直接通向可編程延時(shí)裝置外部，接受外部向其供電；控制芯片的地址設(shè)定端通向可編程延時(shí)裝置外部，接受地址設(shè)定模塊設(shè)定的地址；控制芯片還有一端直接通向可編程延時(shí)裝置外部，接受外部發(fā)來(lái)的信息。
2.控制芯片的管腳一連接數(shù)字儲(chǔ)能模塊；管腳二連接到本裝置外部的點(diǎn)火模塊的一端；管腳三連接點(diǎn)火儲(chǔ)能模塊，并與點(diǎn)火儲(chǔ)能模塊共同連接到點(diǎn)火模塊的另一端；數(shù)字儲(chǔ)能模塊的另一端與點(diǎn)火儲(chǔ)能模塊的另一端共同接地?？刂菩酒墓苣_四連接高速通信模塊，與該模塊進(jìn)行雙向通訊；管腳五連接高頻時(shí)鐘電路，接受該電路提供的高頻時(shí)鐘；管腳六連接低頻時(shí)鐘電路，接受該電路提供的低頻時(shí)鐘。控制芯片的電源輸出端一同時(shí)連接高速通信模塊和高頻時(shí)鐘電路，向該二者供電；控制芯片的電源輸出端二連接到低頻時(shí)鐘電路，向其供電。3.高速通信模塊還有一端通向本可編程延時(shí)裝置外部，與主控機(jī)聯(lián)系，進(jìn)行雙向通訊；高速通信模塊的其余一端、高頻時(shí)鐘電路的其余一端、和低頻時(shí)鐘電路的其余一端共同接地。
該技術(shù)方案的優(yōu)點(diǎn)在于
I.采用數(shù)字儲(chǔ)能模塊和點(diǎn)火儲(chǔ)能模塊，分別儲(chǔ)存本裝置自身工作所需能量和起爆點(diǎn)火模塊所需能量，這就實(shí)現(xiàn)了本裝置的無(wú)源設(shè)計(jì)。在使用本裝置時(shí)方對(duì)儲(chǔ)能模塊進(jìn)行充電，這就保障了本裝置在儲(chǔ)存和運(yùn)輸過(guò)程中的安全性。并且，把可編程延時(shí)裝置工作所需能量和點(diǎn)火所需能量分別存儲(chǔ)，當(dāng)需點(diǎn)火時(shí)再對(duì)點(diǎn)火儲(chǔ)能模塊進(jìn)行儲(chǔ)能，這就保障了本裝置在使用過(guò)程中的安全性，并確保了點(diǎn)火的可靠性。
2.設(shè)計(jì)相互獨(dú)立的電源輸入線路和通信線路，從而在通信的同時(shí)，可不間斷地對(duì)儲(chǔ)能模塊補(bǔ)充能量，既縮短了儲(chǔ)能模塊的有效充電時(shí)間，又能確保儲(chǔ)能模塊中儲(chǔ)存滿(mǎn)足本裝置工作所需能量及起爆點(diǎn)火模塊所需能量。
3.采用裝置外部的地址設(shè)定模塊為本裝置設(shè)定地址，相當(dāng)于為網(wǎng)路中諸可編程延時(shí)裝置設(shè)定了編碼，使得序列起爆控制的實(shí)現(xiàn)、延期時(shí)間的批量設(shè)定和逐個(gè)設(shè)定成為可能。
4.采用高速通信模塊實(shí)現(xiàn)芯片與外部主控機(jī)的快速數(shù)據(jù)交互，加快了延期時(shí)間的設(shè)定。將該高速通信模塊置于芯片外部，還提高了芯片在使用時(shí)的靈活性，即可在本裝置中選用不同的通信模塊連接于芯片外部，以適應(yīng)不同通信模式的外部設(shè)備對(duì)通信模塊的需求。
5.采用雙時(shí)鐘工作模式，即通信過(guò)程、控制過(guò)程采用高頻時(shí)鐘，而可編程延期模塊啟動(dòng)后、開(kāi)始延時(shí)時(shí)間倒計(jì)數(shù)時(shí)采用低頻時(shí)鐘，這就大大降低了啟動(dòng)延時(shí)時(shí)間倒計(jì)數(shù)后本裝置的功耗，從而能確保數(shù)字儲(chǔ)能模塊中所儲(chǔ)能量足以滿(mǎn)足起爆前本裝置的工作。
6.本裝置外部輸入的信息，例如外部傳感器的輸入，或者外部控制設(shè)備的控制信號(hào)輸入等，直接輸入到本裝置內(nèi)部的芯片，用以實(shí)現(xiàn)外部對(duì)本裝置工作模式的控制。好處在于，既實(shí)現(xiàn)了對(duì)本裝置不同工作模式的選擇，又加快了本裝置對(duì)外部輸入信息的響應(yīng)速度。
本可編程延時(shí)裝置中的控制芯片，進(jìn)一步可包含電源管理模塊、點(diǎn)火控制模塊、和邏輯控制模塊。其連接關(guān)系具體如下
其中，電源管理模塊和點(diǎn)火控制模塊相連，并共同通向控制芯片外部，構(gòu)成電源輸入端；邏輯控制模塊有一端通向控制芯片外部，接受外部發(fā)來(lái)的信息；邏輯控制模塊還有一端通向控制芯片外部，構(gòu)成地址設(shè)定端。
其中，電源管理模塊，一端通向控制芯片外部，構(gòu)成管腳一；一端與邏輯控制模塊連接，與該模塊進(jìn)行信號(hào)聯(lián)系；一端同時(shí)連接到控制芯片外部的高速通信模塊和高頻時(shí)鐘電路，構(gòu)成電源輸出端一；還有一端連接到邏輯控制模塊，向其供電，該端還同時(shí)連接到控制芯片外部的低頻時(shí)鐘電路，構(gòu)成電源輸出端二。
其中，點(diǎn)火控制模塊，一端連接邏輯控制模塊；一端連接到控制芯片外部的點(diǎn)火模塊的一端，構(gòu)成管腳二；還有一端同時(shí)連接到控制芯片外部的點(diǎn)火儲(chǔ)能模塊和點(diǎn)火模塊的
另一端，構(gòu)成管腳三。
其中，邏輯控制模塊，還有一端接地，其余的端分別通向控制芯片外部，構(gòu)成管腳四、管腳五、和管腳六。
這樣設(shè)計(jì)可編程延時(shí)控制芯片的好處在于
I.設(shè)計(jì)電源管理模塊，一方面，可采用寬輸入范圍設(shè)計(jì)，使之適應(yīng)于外部的不同輸入電壓。另一方面，電源管理模塊向芯片內(nèi)部的邏輯控制模塊提供的較低工作電壓、向芯片外部的高速通信模塊、高頻時(shí)鐘電路和低頻時(shí)鐘電路提供的較低工作電壓，都能降低本裝置的整體功耗。從而，當(dāng)外部停止向本裝置供電時(shí)，數(shù)字儲(chǔ)能模塊中所儲(chǔ)能量能更長(zhǎng)時(shí)間地提供本裝置正常工作所需能量，從而適應(yīng)于無(wú)源儲(chǔ)能設(shè)計(jì)的要求。
2.點(diǎn)火控制模塊可對(duì)外部輸入的點(diǎn)火能量以及點(diǎn)火儲(chǔ)能模塊中儲(chǔ)存的點(diǎn)火能量進(jìn)行管理，從而保障本裝置對(duì)點(diǎn)火模塊的點(diǎn)火控制的安全性。
上述控制芯片中的電源管理模塊，又可優(yōu)選細(xì)化為電源轉(zhuǎn)換模塊和電子開(kāi)關(guān)。其中，電源轉(zhuǎn)換模塊連接到電源輸入端，接受本延時(shí)裝置外部提供的電源；電源轉(zhuǎn)換模塊一端連接管腳一；一端與邏輯控制模塊相連，向邏輯控制模塊發(fā)送復(fù)位信號(hào)；電源轉(zhuǎn)換模塊還有一端連接到邏輯控制模塊，向該模塊供電，該端同時(shí)連接到電子開(kāi)關(guān)的一端；電子開(kāi)關(guān)的另一端通向電源管理模塊外部，連接到電源輸出端一；電子開(kāi)關(guān)的控制端與邏輯控制模塊相連，接受邏輯控制模塊發(fā)送來(lái)的控制信號(hào)。
電源管理模塊的這一優(yōu)選方案的好處在于由于芯片外部的通信模塊要求保證一定的發(fā)送距離，因此高速通信模塊的功耗比較大；而時(shí)鐘電路的功耗隨時(shí)鐘電路頻率的增加而增加，因此高頻時(shí)鐘電路的功耗也較大。在電源管理模塊內(nèi)部引入電子開(kāi)關(guān)，使得對(duì)這兩個(gè)高功耗模塊的供電控制成為可能。在啟動(dòng)延期后，停止對(duì)這兩部分電路的供電，可以大大降低本裝置的功耗，從而當(dāng)外部停止向本裝置的供電后，得以延長(zhǎng)本裝置的有效工作時(shí)間。
上述控制芯片中的點(diǎn)火控制模塊，又可包含充電控制電路、安全放電電路、和點(diǎn)火控制電路。其中，充電控制電路連接到電源輸入端，接受本延時(shí)裝置外部提供的電源；充電控制電路的其余兩端，一端與邏輯控制模塊相連，接受邏輯控制模塊發(fā)來(lái)的控制信號(hào)；一端與安全放電電路相連，并共同通向點(diǎn)火控制模塊外部，連接到管腳三。安全放電電路還有一端接地；其余一端與邏輯控制模塊相連，接受邏輯控制模塊發(fā)來(lái)的控制信號(hào)。點(diǎn)火控制電路一端接地；一端與邏輯控制模塊相連，接受邏輯控制模塊發(fā)來(lái)的控制信號(hào)；其余一端通向點(diǎn)火控制模塊外部，連接到管腳二。
點(diǎn)火控制模塊對(duì)點(diǎn)火儲(chǔ)能模塊中儲(chǔ)存的點(diǎn)火能量的充放進(jìn)行控制當(dāng)需進(jìn)行點(diǎn)火儲(chǔ)能時(shí)，方閉合充電控制電路對(duì)點(diǎn)火儲(chǔ)能模塊開(kāi)始充電，這就確保了對(duì)本裝置的其他操作的本征安全性；當(dāng)需點(diǎn)火時(shí)，方閉合點(diǎn)火控制電路使點(diǎn)火回路導(dǎo)通，點(diǎn)火儲(chǔ)能模塊中儲(chǔ)存的能量通過(guò)點(diǎn)火模塊釋放，完成點(diǎn)火；當(dāng)需中斷點(diǎn)火時(shí)，閉合安全放電電路，釋放點(diǎn)火儲(chǔ)能模塊中儲(chǔ)存的能量。這樣的方案可靠地控制了點(diǎn)火能量，從而保證了本裝置在使用時(shí)、非點(diǎn)火狀態(tài)下的安全性。
上述點(diǎn)火控制模塊，可還包含檢測(cè)電路，從而實(shí)現(xiàn)本發(fā)明可編程延時(shí)裝置的檢測(cè)功能。其中，檢測(cè)電路與充電控制電路共同連接到電源輸入端，接受本延時(shí)裝置外部提供的電源。檢測(cè)電路還有一端與邏輯控制模塊相連，進(jìn)行雙向數(shù)據(jù)交互；其余一端與充電控制電路和安全放電電路相連，并共同通向點(diǎn)火控制模塊外部，連接到管腳三。
在點(diǎn)火控制模塊中引入檢測(cè)電路，實(shí)現(xiàn)了對(duì)本裝置的連接狀態(tài)和點(diǎn)火回路自身工作狀態(tài)的重復(fù)檢測(cè)，從而保障了本裝置點(diǎn)火的可靠性。上述控制芯片中的邏輯控制模塊，優(yōu)選包含中央處理器、可編程延期模塊、輸入/輸出接口、串行通信接口和預(yù)定標(biāo)器。具體連接如下
I.中央處理器一端接地；一端與預(yù)定標(biāo)器共同通向邏輯控制模塊外部，連接到管腳五；一端與可編程延期模塊、輸入/輸出接口、串行通信接口、和預(yù)定標(biāo)器共同通向芯片外部，連接到電源輸出端二 ；中央處理器的其余端通過(guò)控制芯片的內(nèi)部總線連接到可編程延期模塊、輸入/輸出接口、串行通信接口、和預(yù)定標(biāo)器。
2.可編程延期模塊還有一端通向邏輯控制模塊外部，連接到管腳六；其余一端連接到芯片外部的點(diǎn)火控制模塊。
3.輸入/輸出接口還有一端通向本可編程延時(shí)裝置外部，接受外部發(fā)來(lái)的信息；再一端連接到本可編程延時(shí)裝置外部的地址設(shè)定模塊，構(gòu)成地址設(shè)定端；輸入/輸出接口還有一端連接到控制芯片外部的電源管理模塊，與之進(jìn)行雙向數(shù)據(jù)交互；其余一端連接到芯片外部的點(diǎn)火控制模塊。
4.串行通信接口還有一端與預(yù)定標(biāo)器的其余一端連接；串行通信接口的其余一端連接到邏輯控制模塊外部的管腳四。
上述技術(shù)方案的優(yōu)點(diǎn)在于，中央處理器和預(yù)定標(biāo)器連接高頻時(shí)鐘電路，采用高速時(shí)鐘工作，這就加快了本可編程延時(shí)控制芯片對(duì)通信數(shù)據(jù)和外部輸入信號(hào)的響應(yīng)速度。而專(zhuān)用于進(jìn)行延期時(shí)間倒計(jì)數(shù)的可編程延期模塊則連接低頻時(shí)鐘電路，采用低速時(shí)鐘工作，這就降低了本裝置在進(jìn)行延期時(shí)間倒計(jì)數(shù)時(shí)的功耗。當(dāng)可編程延期模塊開(kāi)始倒計(jì)數(shù)后，即停止對(duì)高頻時(shí)鐘電路的供電，使之停止工作，從而使得除可編程延期模塊外的其它電路均處于靜止?fàn)顟B(tài)，這就極大降低了本裝置的整體功耗。
除此之外，本裝置外部輸入的信息通過(guò)輸入/輸出接口直接輸入中央處理器，這也最大程度地提高了本裝置對(duì)外部信息的響應(yīng)速度。
本發(fā)明還提供了不具備檢測(cè)功能的可編程延時(shí)裝置的控制流程
第一步，中央處理器進(jìn)行上電復(fù)位初始化，即，中央處理器通過(guò)輸入/輸出接口向電源管理模塊內(nèi)部的電子開(kāi)關(guān)發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)閉合，電源管理模塊開(kāi)始對(duì)高速通信模塊和高頻時(shí)鐘電路供電；串行通信接口初始化；中央處理器通過(guò)輸入/輸出接口讀取地址設(shè)定模塊中設(shè)定的、本可編程延時(shí)裝置的地址。
第二步，中央處理器依據(jù)讀取到的地址，計(jì)算本可編程延時(shí)裝置的延期時(shí)間默認(rèn)值。
第三步，將計(jì)算出的延期時(shí)間默認(rèn)值寫(xiě)入可編程延期模塊。
第四步，中央處理器通過(guò)輸入/輸出接口向點(diǎn)火控制模塊中的充電控制電路發(fā)送控制信號(hào)，使得該充電控制電路閉合，可編程延時(shí)裝置外部開(kāi)始向點(diǎn)火儲(chǔ)能模塊供電。
第五步，中央處理器等待接收外部發(fā)送來(lái)的信息若接收到延時(shí)啟動(dòng)信號(hào)，則執(zhí)行第七步；否則，執(zhí)行第六步。
第六步，中央處理器判斷是否接收到主控機(jī)發(fā)送來(lái)的延期時(shí)間設(shè)定指令若接收至IJ，則執(zhí)行寫(xiě)延期時(shí)間進(jìn)程，然后返回第五步；若未接收到，則直接返回第五步。
第七步，中央處理器向可編程延期模塊發(fā)送控制信號(hào)，啟動(dòng)該可編程延期模塊。
第八步，中央處理器向電子開(kāi)關(guān)發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)斷開(kāi)，電源管理模塊停止對(duì)高速通信模塊和高頻時(shí)鐘電路的供電。
第九步,結(jié)束本控制流程。
上述控制流程實(shí)現(xiàn)了對(duì)延期時(shí)間設(shè)定和啟動(dòng)的控制。
I.在完成上電復(fù)位初始化后，本裝置即可依照預(yù)設(shè)的計(jì)算規(guī)則、根據(jù)外部的地址設(shè)定模塊對(duì)其設(shè)定的地址，計(jì)算得出應(yīng)寫(xiě)入可編程延期模塊的本裝置的延期時(shí)間。這就使得由本裝置構(gòu)成的點(diǎn)火網(wǎng)路可以自動(dòng)地按照預(yù)設(shè)規(guī)則確認(rèn)起爆控制序列，從而外部無(wú)需逐個(gè)地對(duì)點(diǎn)火網(wǎng)路中的每一個(gè)可編程延時(shí)裝置設(shè)定延期時(shí)間。這就提高了整個(gè)點(diǎn)火網(wǎng)路的響應(yīng)時(shí)間，使得從對(duì)本裝置供電到控制本裝置完成點(diǎn)火的時(shí)間大大縮短，從控制流程上保障了延期時(shí)間的快速設(shè)定。
2.主控機(jī)向本裝置發(fā)送的指令包括延期時(shí)間設(shè)定指令，本裝置執(zhí)行寫(xiě)延期時(shí)間進(jìn)程即可對(duì)依據(jù)所設(shè)定的地址寫(xiě)入的默認(rèn)延期時(shí)間進(jìn)行修改。在將默認(rèn)延期時(shí)間寫(xiě)入可編程延期模塊后，允許對(duì)點(diǎn)火網(wǎng)路中個(gè)別延時(shí)裝置的延期時(shí)間進(jìn)行修改，這就既保障了延期時(shí)間的快速設(shè)定，又保留了本裝置的使用靈活性。
3.由外部輸入的信息直接控制本裝置的工作模式，還能最大程度地提高本裝置對(duì)外部信息的響應(yīng)速度。
4.接收到延時(shí)啟動(dòng)信號(hào)、啟動(dòng)可編程延期模塊后，立即切斷對(duì)高速通信模塊和高頻時(shí)鐘電路的供電，從而由高頻時(shí)鐘電路提供工作時(shí)鐘的中央處理器和預(yù)定標(biāo)器均停止工作，本裝置進(jìn)入低功耗工作方式。這就極大降低了本裝置在延期時(shí)間倒計(jì)數(shù)時(shí)的功耗，從而一方面降低了對(duì)數(shù)字儲(chǔ)能模塊能量?jī)?chǔ)存能力的要求，另一方面，在相同儲(chǔ)能的情況下，具備 了倒計(jì)數(shù)更長(zhǎng)時(shí)間范圍的能力。
本發(fā)明還提供了具備檢測(cè)功能的可編程延時(shí)裝置的控制流程
步驟一，中央處理器執(zhí)行第一步。
步驟二，中央處理器執(zhí)行第二步。
步驟三，中央處理器執(zhí)行第三步。
步驟四，中央處理器等待接收外部發(fā)送來(lái)的信息若接收到功能檢測(cè)信號(hào)，則執(zhí)行步驟五；否則，執(zhí)行步驟六。
步驟五，進(jìn)入功能檢測(cè)狀態(tài)，中央處理器執(zhí)行功能檢測(cè)流程；然后執(zhí)行步驟十一。
步驟六，中央處理器執(zhí)行第四步。
步驟七，中央處理器判斷是否接收到外部發(fā)送來(lái)的延時(shí)啟動(dòng)信號(hào)若接收到，則執(zhí)行步驟九；若未接收到，執(zhí)行步驟八。
步驟八，中央處理器判斷是否接收到主控機(jī)發(fā)送來(lái)的延期時(shí)間設(shè)定指令若接收至IJ，則執(zhí)行寫(xiě)延期時(shí)間進(jìn)程，然后返回步驟七；若未接收到，則直接返回步驟七。
步驟九，中央處理器執(zhí)行第七步。
步驟十，中央處理器執(zhí)行第八步。
步驟^--，結(jié)束本控制流程。
該控制流程除實(shí)現(xiàn)對(duì)延期時(shí)間設(shè)定和啟動(dòng)的控制外，還實(shí)現(xiàn)了對(duì)本裝置的連接狀態(tài)以及點(diǎn)火回路自身工作狀態(tài)的可重復(fù)檢測(cè)性。
在完成上電復(fù)位初始化、寫(xiě)入默認(rèn)延期時(shí)間后，由外部輸入到本裝置的信息直接 控制本裝置進(jìn)入功能檢測(cè)狀態(tài)或者正常點(diǎn)火準(zhǔn)備狀態(tài)。并且，功能檢測(cè)狀態(tài)與正常點(diǎn)火準(zhǔn)備狀態(tài)彼此獨(dú)立，也就是說(shuō)，一旦本裝置接收到功能檢測(cè)信號(hào)，則進(jìn)入功能檢測(cè)狀態(tài)進(jìn)行功能檢測(cè)，直至斷電關(guān)機(jī)。而一旦本裝置未接收到功能檢測(cè)信號(hào)，即認(rèn)為進(jìn)入正常使用狀態(tài)，開(kāi)始對(duì)點(diǎn)火儲(chǔ)能模塊進(jìn)行充電，直至完成點(diǎn)火。這樣就既確保了進(jìn)行功能檢測(cè)時(shí)本裝置不可能具備點(diǎn)火能力，從而確保功能檢測(cè)過(guò)程的安全性，又避免了本裝置在正常使用中還進(jìn)行功能檢測(cè)，從而最大程度地縮短本裝置進(jìn)行點(diǎn)火準(zhǔn)備的時(shí)間。
上述步驟五中的功能檢測(cè)流程，按照以下步驟進(jìn)行
步驟Al，中央處理器執(zhí)行充放電回路檢測(cè)進(jìn)程。
步驟A2，中央處理器等待接收主控機(jī)發(fā)送來(lái)的指令若接收到狀態(tài)回讀指令，則執(zhí)行步驟A3 ;若接收到延期時(shí)間設(shè)定指令，則執(zhí)行步驟A4 ;若接收到延期時(shí)間回讀指令，則執(zhí)行步驟A5。
步驟A3，中央處理器執(zhí)行狀態(tài)回讀進(jìn)程；然后返回步驟A2。
步驟A4，中央處理器執(zhí)行寫(xiě)延期時(shí)間進(jìn)程；然后返回步驟A2。
步驟A5，中央處理器執(zhí)行延期時(shí)間回讀進(jìn)程；然后返回步驟A2。
上述功能檢測(cè)流程，首先對(duì)本裝置的充放電回路進(jìn)行檢測(cè)，即對(duì)本裝置內(nèi)部的充電回路、點(diǎn)火回路和安全放電回路的工作狀態(tài)進(jìn)行檢測(cè)，從而完成對(duì)本裝置點(diǎn)火控制的基本功能的檢測(cè)。
然后，依據(jù)主控機(jī)向本裝置發(fā)送的指令，選擇進(jìn)行狀態(tài)回讀檢測(cè)、延期時(shí)間設(shè)定檢測(cè)、或者延期時(shí)間回讀檢測(cè)。好處在于，其一，采用相互獨(dú)立的延期時(shí)間設(shè)定指令和延期時(shí)間回讀指令，在檢測(cè)時(shí)可先發(fā)送延期時(shí)間回讀指令即可回讀寫(xiě)入到可編程延期模塊中的默認(rèn)延期時(shí)間，從而檢測(cè)本裝置默認(rèn)延期時(shí)間的寫(xiě)入是否準(zhǔn)確。其二，在檢測(cè)時(shí)可重復(fù)地進(jìn)行延期時(shí)間的設(shè)定和回讀，從而驗(yàn)證本裝置延期時(shí)間的寫(xiě)入是否準(zhǔn)確。其三，采用狀態(tài)回讀指令可對(duì)本裝置的點(diǎn)火回路以及與雷管的連接準(zhǔn)確性進(jìn)行檢測(cè)，同時(shí)還可獲取當(dāng)前可編程延時(shí)裝置的地址設(shè)定信息和輸入信號(hào)的信息，從而確保了可編程延時(shí)裝置同外部連接的可靠性。
前述第六步、步驟八、以及步驟A4中的寫(xiě)延期時(shí)間進(jìn)程，按照以下步驟進(jìn)行
步驟B 1，中央處理器判斷接收到的延期時(shí)間設(shè)定指令是否針對(duì)本地址寫(xiě)延期時(shí)間若是，則執(zhí)行步驟B2 ;若不是，則執(zhí)行步驟B4。
步驟B2，中央處理器將延期時(shí)間設(shè)定指令中包含的延期時(shí)間值寫(xiě)入可編程延期模塊中。[0083]步驟B3，中央處理器向主控機(jī)返回寫(xiě)延期時(shí)間成功信息。
步驟B4，結(jié)束本寫(xiě)延期時(shí)間進(jìn)程。
執(zhí)行上述寫(xiě)延期時(shí)間進(jìn)程，本裝置外部的主控機(jī)得以針對(duì)某一可編程延時(shí)裝置設(shè)定延期時(shí)間，從而提高了本裝置在使用時(shí)的靈活性。
功能檢測(cè)流程中步驟A3的狀態(tài)回讀進(jìn)程，按照以下步驟進(jìn)行
步驟Cl，中央處理器判斷接收到的狀態(tài)回讀指令是否針對(duì)本地址回讀狀態(tài)若是，則執(zhí)行步驟C2 ;若不是，則執(zhí)行步驟C7。
步驟C2，中央處理器讀取存儲(chǔ)在其內(nèi)的檢測(cè)狀態(tài)，包括讀取充電回路檢測(cè)狀態(tài)位、安全放電回路檢測(cè)狀態(tài)位、和點(diǎn)火回路檢測(cè)狀態(tài)位。
步驟C3，中央處理器讀取本可編程延時(shí)裝置的外部輸入的信息的狀態(tài)。
步驟C4，中央處理器讀取地址設(shè)定模塊輸入的信息的狀態(tài)。
步驟C5，中央處理器將步驟C2、步驟C3、和步驟C4中的狀態(tài)進(jìn)行數(shù)據(jù)打包。
步驟C6，中央處理器將狀態(tài)數(shù)據(jù)包返回主控機(jī)。
步驟C7，結(jié)束本狀態(tài)回讀進(jìn)程。
上述狀態(tài)回讀進(jìn)程在本裝置進(jìn)入功能檢測(cè)流程后，作為功能檢測(cè)的一方面進(jìn)行。主控機(jī)發(fā)出的狀態(tài)回讀指令，通常針對(duì)某一可編程延時(shí)裝置發(fā)出。執(zhí)行狀態(tài)回讀進(jìn)程，其一，實(shí)現(xiàn)了對(duì)該裝置執(zhí)行充放電回路檢測(cè)進(jìn)程的檢測(cè)結(jié)果的獲取，其二，實(shí)現(xiàn)了對(duì)輸入該裝置的信號(hào)的獲取，其三，實(shí)現(xiàn)了對(duì)該裝置的地址設(shè)定信息的獲取。外部可主動(dòng)改變可編程延時(shí)裝置的地址設(shè)定信息和信號(hào)輸入，然后通過(guò)執(zhí)行本狀態(tài)回讀進(jìn)程實(shí)現(xiàn)對(duì)地址設(shè)定信息和信號(hào)輸入的獲取，從而可檢測(cè)該裝置同外部連接的可靠性。
功能檢測(cè)流程中步驟A5中的延期時(shí)間回讀進(jìn)程，按照以下步驟進(jìn)行
步驟D1，中央處理器判斷接收到的延期時(shí)間回讀指令是否針對(duì)本地址回讀延期時(shí)間若是，則執(zhí)行步驟D2 ;若不是，則執(zhí)行步驟D4。
步驟D2，中央處理器讀取可編程延期模塊中寫(xiě)入的延期時(shí)間。
步驟D3，中央處理器將讀出的延期時(shí)間發(fā)送至主控機(jī)。
步驟D4,結(jié)束本延期時(shí)間回讀進(jìn)程。
上述延期時(shí)間回讀進(jìn)程，實(shí)現(xiàn)了主控機(jī)對(duì)寫(xiě)入到可編程延期模塊內(nèi)部的延期時(shí)間的獲取，從而得以檢測(cè)延期時(shí)間默認(rèn)值的寫(xiě)入的準(zhǔn)確性以及依據(jù)延期時(shí)間設(shè)定指令寫(xiě)入延期時(shí)間的準(zhǔn)確性。


圖I為本發(fā)明可編程延時(shí)裝置的總體構(gòu)成框圖；
圖2為本發(fā)明中可編程延時(shí)控制芯片的構(gòu)成框圖；
圖3為本發(fā)明中電源管理模塊的構(gòu)成框圖；
圖4為本發(fā)明中無(wú)檢測(cè)功能的點(diǎn)火控制模塊的構(gòu)成框圖；
圖5為本發(fā)明中有檢測(cè)功能的點(diǎn)火控制模塊的構(gòu)成框圖；
圖6為本發(fā)明中邏輯控制模塊的構(gòu)成框圖；
圖7為本發(fā)明無(wú)檢測(cè)功能的可編程延時(shí)裝置的控制流程示意圖；
圖8為本發(fā)明有檢測(cè)功能的可編程延時(shí)裝置的控制流程示意圖；[0109]圖9為本發(fā)明有檢測(cè)功能的可編程延時(shí)裝置的功能檢測(cè)流程示意圖；
圖10為本發(fā)明的功能檢測(cè)流程中充放電回路檢測(cè)進(jìn)程的示意圖；
圖11為本發(fā)明中充電回路檢測(cè)進(jìn)程的示意圖；
圖12為本發(fā)明中安全放電回路檢測(cè)進(jìn)程的示意圖；
圖13為本發(fā)明中點(diǎn)火回路檢測(cè)進(jìn)程的示意圖；
圖14為本發(fā)明中寫(xiě)延期時(shí)間進(jìn)程的示意圖；
圖15為本發(fā)明中延期時(shí)間回讀進(jìn)程的示意圖；
圖16為本發(fā)明中狀態(tài)回讀進(jìn)程的示意圖。
具體實(shí)施方式
下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步詳細(xì)說(shuō)明。
一種可編程延時(shí)裝置100，如圖1，接受外部向其供電，并接受外部發(fā)來(lái)的信息。并且，該可編程延時(shí)裝置100還連接到外部的地址設(shè)定模塊120，由地址設(shè)定模塊120設(shè)定本延時(shí)裝置100的地址。該可編程延時(shí)裝置100還連接到外部的主控機(jī)，與該主控機(jī)進(jìn)行雙向數(shù)據(jù)交互。該可編程延時(shí)裝置100還連接到外部的點(diǎn)火模塊110，控制點(diǎn)火模塊110的點(diǎn)火。
如圖I所示，該可編程延時(shí)裝置100內(nèi)部，包括可編程延時(shí)控制芯片40、數(shù)字儲(chǔ)能模塊10、點(diǎn)火儲(chǔ)能模塊20、高速通信模塊50、高頻時(shí)鐘電路60、和低頻時(shí)鐘電路70。具體連接關(guān)系描述如下
I.可編程延時(shí)控制芯片40的電源輸入端21和22直接通向可編程延時(shí)裝置100外部，接受外部向其供電。其中，電源輸入端22直接接地。控制芯片40的地址設(shè)定端30通向可編程延時(shí)裝置100外部，接受地址設(shè)定模塊120設(shè)定的地址。控制芯片40還有一端直接通向可編程延時(shí)裝置100外部，接受外部發(fā)來(lái)的信息，用于控制可編程延期裝置100的不同工作狀態(tài)。
2.控制芯片40的管腳I連接數(shù)字儲(chǔ)能模塊10，向數(shù)字儲(chǔ)能模塊10充電或者接受該模塊10的供電當(dāng)外部開(kāi)始向可編程延期裝置100供電時(shí)，向數(shù)字儲(chǔ)能模塊10充電；當(dāng)外部供電停止時(shí)，數(shù)字儲(chǔ)能模塊10向控制芯片40提供工作電源?？刂菩酒?0的管腳2連接到本裝置100外部的點(diǎn)火模塊110的一端；管腳3連接點(diǎn)火儲(chǔ)能模塊20，并與點(diǎn)火儲(chǔ)能模塊20共同連接到點(diǎn)火模塊110的另一端。數(shù)字儲(chǔ)能模塊10的另一端與點(diǎn)火儲(chǔ)能模塊20的另一端共同接地。控制芯片40的管腳4連接高速通信模塊50，與該模塊50進(jìn)行雙向通訊；管腳5連接高頻時(shí)鐘電路60，接受該電路60提供的高頻時(shí)鐘；管腳6連接低頻時(shí)鐘電路70，接受該電路70提供的低頻時(shí)鐘?？刂菩酒?0的電源輸出端11同時(shí)連接高速通信模塊50和高頻時(shí)鐘電路60，向該二者供電；控制芯片40的電源輸出端12連接到低頻時(shí)鐘電路70，向其供電。
3.高速通信模塊50還有一端通向本可編程延時(shí)裝置100外部，與主控機(jī)聯(lián)系，進(jìn)行雙向通訊；高速通信模塊50的其余一端、高頻時(shí)鐘電路60的其余一端、和低頻時(shí)鐘電路70的其余一端共同接地。
該技術(shù)方案的優(yōu)點(diǎn)在于
I.采用數(shù)字儲(chǔ)能模塊10和點(diǎn)火儲(chǔ)能模塊20，分別儲(chǔ)存本裝置100自身工作所需能量和起爆點(diǎn)火模塊110所需能量，這就實(shí)現(xiàn)了本裝置100的無(wú)源設(shè)計(jì)。在使用本裝置100時(shí)方對(duì)數(shù)字儲(chǔ)能模塊10進(jìn)行充電，從而保障本裝置100在儲(chǔ)存和運(yùn)輸過(guò)程中的安全性。將可編程延時(shí)裝置100工作所需能量和點(diǎn)火所需能量分別存儲(chǔ)，當(dāng)需點(diǎn)火時(shí)方對(duì)點(diǎn)火儲(chǔ)能模塊20進(jìn)行儲(chǔ)能，從而保障本裝置100在使用過(guò)程中的安全性，并確保點(diǎn)火的可靠性。
2.設(shè)計(jì)相互獨(dú)立的電源輸入線路和通信線路，從而在通信的同時(shí)，仍可不間斷地對(duì)儲(chǔ)能模塊補(bǔ)充能量。這就既縮短了儲(chǔ)能模塊充滿(mǎn)電的時(shí)間，又能確保儲(chǔ)能模塊中儲(chǔ)存有滿(mǎn)足本裝置100工作所需能量及起爆點(diǎn)火模塊110所需能量。
3.采用裝置100外部的地址設(shè)定模塊120為本裝置100設(shè)定地址，相當(dāng)于為網(wǎng)路中諸可編程延時(shí)裝置100設(shè)定了編碼，使得序列起爆控制的實(shí)現(xiàn)、延期時(shí)間的批量設(shè)定和逐個(gè)設(shè)定成為可能。該地址設(shè)定模塊120還可用于根據(jù)預(yù)設(shè)的規(guī)則為本裝置100設(shè)定默認(rèn)延期時(shí)間。
4.采用置于芯片40外部的高速通信模塊50實(shí)現(xiàn)芯片40與外部主控機(jī)的快速數(shù)據(jù)交互，尤其是加快了延期時(shí)間的設(shè)定。
5.采用雙時(shí)鐘工作模式，即通信過(guò)程、控制過(guò)程采用高頻時(shí)鐘，而可編程延期模塊啟動(dòng)后、開(kāi)始延時(shí)時(shí)間倒計(jì)數(shù)時(shí)采用低頻時(shí)鐘，這就大大降低了啟動(dòng)延時(shí)時(shí)間倒計(jì)數(shù)后本裝置100的功耗，從而能確保數(shù)字儲(chǔ)能模塊10中所儲(chǔ)能量足以滿(mǎn)足起爆前本裝置100的工作。
6.本裝置100外部輸入的信息，例如外部傳感器的輸入，或者外部控制設(shè)備的控制信號(hào)輸入、外部輸入的電源信息等，直接輸入到本裝置100內(nèi)部的芯片40，用以實(shí)現(xiàn)外部對(duì)本裝置100工作模式的控制。好處在于，既實(shí)現(xiàn)了對(duì)本裝置100不同工作模式的選擇，又加快了本裝置100對(duì)外部輸入信息的響應(yīng)速度。
本可編程延時(shí)裝置100中的控制芯片40，如圖2所示，進(jìn)一步可包含電源管理模塊41、點(diǎn)火控制模塊42、和邏輯控制模塊43。其連接關(guān)系具體如下
I.電源管理模塊41和點(diǎn)火控制模塊42相連，并共同通向控制芯片40外部，構(gòu)成電源輸入端21和22，接受外部提供的電源。邏輯控制模塊43有一端通向控制芯片40外部，接受外部發(fā)來(lái)的信息。邏輯控制模塊43還有一端通向控制芯片40外部，構(gòu)成地址設(shè)定端30，接受外部的地址設(shè)定模塊120設(shè)定的地址。
2.電源管理模塊41，一端通向控制芯片40外部，構(gòu)成管腳1，連接到數(shù)字儲(chǔ)能模塊10。一端與邏輯控制模塊43連接，與該模塊43進(jìn)行信號(hào)聯(lián)系；一端同時(shí)連接到控制芯片40外部的高速通信模塊50和高頻時(shí)鐘電路60，構(gòu)成電源輸出端11，向這兩個(gè)模塊供電；還有一端連接到邏輯控制模塊43，向其供電，該端還同時(shí)連接到控制芯片40外部的低頻時(shí)鐘電路70，構(gòu)成電源輸出端12。當(dāng)外部向本裝置100提供電源時(shí)，電源管理模塊41將外部電源轉(zhuǎn)換為合適的電壓，通過(guò)管腳I輸入到數(shù)字儲(chǔ)能模塊10，向該儲(chǔ)能模塊10充電。當(dāng)外部停止向本裝置100供電時(shí)，數(shù)字儲(chǔ)能模塊10通過(guò)管腳I向?qū)⑺鶅?chǔ)能量提供給電源管理模塊41，由該模塊41將其轉(zhuǎn)換為合適的電壓，供控制芯片40內(nèi)部正常工作使用。除此之外，電源管理模塊41通過(guò)兩個(gè)不同的電壓輸出端，將向高速通信模塊50和高頻時(shí)鐘電路60的供電與向低頻時(shí)鐘電路70的供電區(qū)分開(kāi)，使得不同工作模式下的不同供電方案成為可能。
3.點(diǎn)火控制模塊42，一端連接邏輯控制模塊43 ;—端連接到控制芯片40外部的點(diǎn)火模塊110的一端，構(gòu)成管腳2 ;還有一端同時(shí)連接到控制芯片40外部的點(diǎn)火儲(chǔ)能模塊20和點(diǎn)火模塊110的另一端，構(gòu)成管腳3。
4.邏輯控制模塊43，還有一端接地，其余的端分別通向控制芯片40外部，構(gòu)成管腳4、管腳5、和管腳6。
這樣設(shè)計(jì)可編程延時(shí)控制芯片40的好處在于
I.設(shè)計(jì)電源管理模塊41，一方面，可采用寬輸入范圍設(shè)計(jì)，使之適應(yīng)于外部的不同輸入電壓。另一方面，電源管理模塊41向芯片40內(nèi)部的邏輯控制模塊43提供的較低工作電壓、向芯片40外部的高速通信模塊50、高頻時(shí)鐘電路60和低頻時(shí)鐘電路70提供的較低工作電壓，都能降低本裝置100的整體功耗。從而，當(dāng)外部停止向本裝置100供電時(shí)，數(shù)字儲(chǔ)能模塊10中所儲(chǔ)能量能更長(zhǎng)時(shí)間地提供本裝置100正常工作所需能量，從而適應(yīng)于無(wú)源儲(chǔ)能設(shè)計(jì)的要求。2.點(diǎn)火控制模塊42可對(duì)外部輸入的點(diǎn)火能量以及點(diǎn)火儲(chǔ)能模塊20中儲(chǔ)存的點(diǎn)火能量進(jìn)行管理，從而保障本裝置100對(duì)點(diǎn)火模塊110的點(diǎn)火控制的安全性。
上述控制芯片40中的電源管理模塊41，又可優(yōu)選細(xì)化為電源轉(zhuǎn)換模塊411和電子開(kāi)關(guān)412，如圖3所示。其中，電源轉(zhuǎn)換模塊411連接到電源輸入端21和22，接受本延時(shí)裝置100外部提供的電源；電源轉(zhuǎn)換模塊411 一端連接管腳I ;一端與邏輯控制模塊43相連，向邏輯控制模塊43發(fā)送復(fù)位信號(hào)；電源轉(zhuǎn)換模塊411還有一端連接到邏輯控制模塊43，向該模塊43供電，該端同時(shí)連接到電子開(kāi)關(guān)412的一端；電子開(kāi)關(guān)412的另一端通向電源管理模塊41外部，連接到電源輸出端11 ;電子開(kāi)關(guān)412的控制端與邏輯控制模塊43相連，接受邏輯控制模塊43發(fā)送來(lái)的控制信號(hào)。
電源管理模塊41的這一優(yōu)選方案的好處在于由于芯片40外部的通信模塊要求保證一定的發(fā)送距離，因此高速通信模塊50的功耗比較大；而時(shí)鐘電路的功耗隨時(shí)鐘電路頻率的增加而增加，因此高頻時(shí)鐘電路60的功耗也較大。在電源管理模塊41內(nèi)部引入電子開(kāi)關(guān)412，使得對(duì)這兩個(gè)高功耗模塊的供電控制成為可能，從而可以大大降低本裝置100的功耗，尤其當(dāng)外部停止向本裝置100的供電后，或者本裝置100啟動(dòng)延期時(shí)間倒計(jì)數(shù)后，可采用斷開(kāi)上述電子開(kāi)關(guān)412的方式停止這兩個(gè)高功耗模塊的工作。
上述控制芯片40中的點(diǎn)火控制模塊42，又可包含充電控制電路421、安全放電電路422、和點(diǎn)火控制電路423，如圖4所示。其中，充電控制電路421連接到電源輸入端21和22，接受本延時(shí)裝置100外部提供的電源；充電控制電路421的其余兩端，一端與邏輯控制模塊43相連，接受邏輯控制模塊43發(fā)來(lái)的控制信號(hào)；一端與安全放電電路422相連，并共同通向點(diǎn)火控制模塊42外部，連接到管腳3。安全放電電路422還有一端接地；其余一端與邏輯控制模塊43相連，接受邏輯控制模塊43發(fā)來(lái)的控制信號(hào)。點(diǎn)火控制電路423 —端接地；一端與邏輯控制模塊43相連，接受邏輯控制模塊43發(fā)來(lái)的控制信號(hào)；其余一端通向點(diǎn)火控制模塊42外部，連接到管腳2。
點(diǎn)火控制模塊42對(duì)點(diǎn)火儲(chǔ)能模塊20中儲(chǔ)存的點(diǎn)火能量的充放進(jìn)行控制當(dāng)需進(jìn)行點(diǎn)火儲(chǔ)能時(shí)，方閉合充電控制電路421對(duì)點(diǎn)火儲(chǔ)能模塊20開(kāi)始充電，這就確保了對(duì)本裝置100的其他操作的本征安全性；當(dāng)需點(diǎn)火時(shí)，方閉合點(diǎn)火控制電路423使點(diǎn)火回路導(dǎo)通，點(diǎn)火儲(chǔ)能模塊20中儲(chǔ)存的能量通過(guò)點(diǎn)火模塊110釋放，完成點(diǎn)火；當(dāng)需中斷點(diǎn)火時(shí)，閉合安全放電電路422，釋放點(diǎn)火儲(chǔ)能模塊20中儲(chǔ)存的能量。這樣的方案可靠地控制了點(diǎn)火能量，從而保證了本裝置100在使用時(shí)、非點(diǎn)火狀態(tài)下的安全性。[0142]上述點(diǎn)火控制模塊42’，可還包含檢測(cè)電路424，從而實(shí)現(xiàn)本發(fā)明可編程延時(shí)裝置100的檢測(cè)功能，如圖5所示。其中，檢測(cè)電路424與充電控制電路421共同連接到電源輸入端21和22，接受本延時(shí)裝置100外部提供的電源。檢測(cè)電路424還有一端與邏輯控制模塊43相連，進(jìn)行雙向數(shù)據(jù)交互；其余一端與充電控制電路421和安全放電電路422相連，并共同通向點(diǎn)火控制模塊42外部，連接到管腳3。
在點(diǎn)火控制模塊42’中引入檢測(cè)電路424，實(shí)現(xiàn)了對(duì)本裝置100的連接狀態(tài)和點(diǎn)火回路自身工作狀態(tài)的重復(fù)檢測(cè)，從而保障了本裝置100點(diǎn)火的可靠性。
檢測(cè)電路424的具體構(gòu)成，可參考專(zhuān)利申請(qǐng)文件200810108688. X中公開(kāi)的技術(shù)方案。、[0145]上述控制芯片40中的邏輯控制模塊43，優(yōu)選包含中央處理器435、可編程延期模塊431、輸入/輸出接口 432、串行通信接口 433和預(yù)定標(biāo)器434，如圖6所示。具體連接如下
I.中央處理器435 —端接地；一端與預(yù)定標(biāo)器434共同通向邏輯控制模塊43外部，連接到管腳5，由高頻時(shí)鐘電路60提供高頻時(shí)鐘；一端與可編程延期模塊431、輸入/輸出接口 432、串行通信接口 433、和預(yù)定標(biāo)器434共同通向芯片40外部，連接到電源輸出端12 ;中央處理器435的其余端通過(guò)控制芯片40的內(nèi)部總線連接到可編程延期模塊431、輸入/輸出接口 432、串行通信接口 433、和預(yù)定標(biāo)器434。
2.可編程延期模塊431還有一端通向邏輯控制模塊43外部，連接到管腳6，接受低頻時(shí)鐘電路提供的低頻時(shí)鐘；其余一端連接到芯片40外部的點(diǎn)火控制模塊42。
3.輸入/輸出接口 432還有一端通向本可編程延時(shí)裝置100外部，接受外部發(fā)來(lái)的信息；再一端連接到本可編程延時(shí)裝置100外部的地址設(shè)定模塊120，構(gòu)成地址設(shè)定端30，接受地址設(shè)定模塊120對(duì)本裝置100設(shè)定地址；輸入/輸出接口 432還有一端連接到控制芯片40外部的電源管理模塊41，與之進(jìn)行雙向數(shù)據(jù)交互；其余一端連接到芯片40外部的點(diǎn)火控制模塊42。
4.串行通信接口 433還有一端與預(yù)定標(biāo)器434的其余一端連接；串行通信接口433的其余一端連接到邏輯控制模塊43外部的管腳4，通過(guò)高速通信模塊50與本裝置100外部的主控機(jī)進(jìn)行雙向數(shù)據(jù)交互。
上述技術(shù)方案的優(yōu)點(diǎn)在于，中央處理器435和預(yù)定標(biāo)器434連接高頻時(shí)鐘電路60，采用高速時(shí)鐘工作，這就加快了本可編程延時(shí)控制芯片40對(duì)通信數(shù)據(jù)和外部輸入信號(hào)的響應(yīng)速度。而專(zhuān)用于進(jìn)行延期時(shí)間倒計(jì)數(shù)的可編程延期模塊431則連接低頻時(shí)鐘電路70，采用低速時(shí)鐘工作，這就降低了本裝置100在進(jìn)行延期時(shí)間倒計(jì)數(shù)時(shí)的功耗。當(dāng)可編程延期模塊431開(kāi)始倒計(jì)數(shù)后，通過(guò)控制電源管理模塊41內(nèi)部的電子開(kāi)關(guān)412的通斷，即可停止對(duì)高頻時(shí)鐘電路60的供電，使之停止工作，從而使得除可編程延期模塊431外的其它電路均處于靜止?fàn)顟B(tài)，這就極大降低了本裝置100的整體功耗。
除此之外，本裝置100外部輸入的信息通過(guò)輸入/輸出接口 432直接輸入中央處理器435，這也最大程度地提高了本裝置100對(duì)外部信息的響應(yīng)速度。
本發(fā)明還提供了不帶檢測(cè)功能的可編程延時(shí)裝置100的控制流程，如圖7所示
第一步，中央處理器435進(jìn)行上電復(fù)位初始化，即，中央處理器435通過(guò)輸入/輸出接口 432向電源管理模塊41內(nèi)部的電子開(kāi)關(guān)412發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)412閉合，電源管理模塊41開(kāi)始對(duì)高速通信模塊50和高頻時(shí)鐘電路60供電；串行通信接口 433初始化；中央處理器435通過(guò)輸入/輸出接口 432讀取地址設(shè)定模塊120中設(shè)定的、本可編程延時(shí)裝置100的地址。
第二步，中央處理器435依據(jù)讀取到的地址，計(jì)算本可編程延時(shí)裝置100的延期時(shí)間默認(rèn)值。
第三步，將計(jì)算出的延期時(shí)間默認(rèn)值寫(xiě)入可編程延期模塊431。
第四步，中央處理器435通過(guò)輸入/輸出接口 432向點(diǎn)火控制模塊42中的充電控制電路421發(fā)送控制信號(hào)，使得該充電控制電路421閉合，可編程延時(shí)裝置100外部開(kāi)始向點(diǎn)火儲(chǔ)能模塊20供電。
第五步，中央處理器435等待接收外部發(fā)送來(lái)的信息若接收到延時(shí)啟動(dòng)信號(hào)，則執(zhí)行第七步；否則，執(zhí)行第六步。
第六步，中央處理器435判斷是否接收到主控機(jī)發(fā)送來(lái)的延期時(shí)間設(shè)定指令若接收到，則執(zhí)行寫(xiě)延期時(shí)間進(jìn)程，然后返回第五步；若未接收到，則直接返回第五步。
第七步，中央處理器435向可編程延期模塊431發(fā)送控制信號(hào)，啟動(dòng)該可編程延期模塊431。
第八步，中央處理器435向電子開(kāi)關(guān)412發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)412斷開(kāi)，電源管理模塊41停止對(duì)高速通信模塊50和高頻時(shí)鐘電路60的供電。
第九步,結(jié)束本控制流程。
上述控制流程實(shí)現(xiàn)了對(duì)延期時(shí)間設(shè)定和啟動(dòng)的控制。
I.在完成上電復(fù)位初始化后，本裝置100即可依照預(yù)設(shè)的計(jì)算規(guī)則、根據(jù)外部的地址設(shè)定模塊120對(duì)其設(shè)定的地址，計(jì)算得出應(yīng)寫(xiě)入可編程延期模塊431的本裝置100的延期時(shí)間。這就使得由本裝置100構(gòu)成的點(diǎn)火網(wǎng)路可以自動(dòng)地按照預(yù)設(shè)規(guī)則確認(rèn)起爆控制序列，從而外部無(wú)需逐個(gè)地對(duì)點(diǎn)火網(wǎng)路中的每一個(gè)可編程延時(shí)裝置100設(shè)定延期時(shí)間。這就提高了整個(gè)點(diǎn)火網(wǎng)路的響應(yīng)時(shí)間，使得從對(duì)本裝置100供電到控制本裝置100完成點(diǎn)火的時(shí)間大大縮短，從控制流程上保障了延期時(shí)間的快速設(shè)定。
2.主控機(jī)向本裝置100發(fā)送的指令包括延期時(shí)間設(shè)定指令，本裝置100執(zhí)行寫(xiě)延期時(shí)間進(jìn)程即可對(duì)依據(jù)所設(shè)定的地址寫(xiě)入的默認(rèn)延期時(shí)間進(jìn)行修改。在將默認(rèn)延期時(shí)間寫(xiě)入可編程延期模塊431后，允許對(duì)點(diǎn)火網(wǎng)路中個(gè)別延時(shí)裝置100的延期時(shí)間進(jìn)行修改，這就既保障了延期時(shí)間的快速設(shè)定，又保留了本裝置100的使用靈活性。
3.由外部輸入的信息直接控制本裝置100的工作模式，還能最大程度地提高本裝置100對(duì)外部信息的響應(yīng)速度。
4.接收到延時(shí)啟動(dòng)信號(hào)、啟動(dòng)可編程延期模塊431后，立即切斷對(duì)高速通信模塊50和高頻時(shí)鐘電路60的供電，從而由高頻時(shí)鐘電路60提供工作時(shí)鐘的中央處理器435和預(yù)定標(biāo)器434均停止工作，本裝置100進(jìn)入低功耗工作方式。這就極大降低了本裝置100在延期時(shí)間倒計(jì)數(shù)時(shí)的功耗，從而一方面降低了對(duì)數(shù)字儲(chǔ)能模塊10能量?jī)?chǔ)存能力的要求，另一方面，在相同儲(chǔ)能的情況下，具備了倒計(jì)數(shù)更長(zhǎng)時(shí)間范圍的能力。
本發(fā)明還提供了帶檢測(cè)功能的可編程延時(shí)裝置100的控制流程，如圖8所示
步驟一，中央處理器435執(zhí)行第一步。即，中央處理器435進(jìn)行上電復(fù)位初始化，即，中央處理器435通過(guò)輸入/輸出接口 432向電源管理模塊41內(nèi)部的電子開(kāi)關(guān)412發(fā)送、控制信號(hào)，使得該電子開(kāi)關(guān)412閉合，電源管理模塊41開(kāi)始對(duì)高速通信模塊50和高頻時(shí)鐘電路60供電；串行通信接口 433初始化；中央處理器435通過(guò)輸入/輸出接口 432讀取地址設(shè)定模塊120中設(shè)定的、本可編程延時(shí)裝置100的地址。
步驟二，中央處理器435執(zhí)行第二步。即，中央處理器435依據(jù)讀取到的地址，計(jì)算本可編程延時(shí)裝置100的延期時(shí)間默認(rèn)值。
步驟三，中央處理器 435執(zhí)行第三步。即，將計(jì)算出的延期時(shí)間默認(rèn)值寫(xiě)入可編程延期模塊431。
步驟四，中央處理器435等待接收外部發(fā)送來(lái)的信息若接收到功能檢測(cè)信號(hào)，則執(zhí)行步驟五；否則，執(zhí)行步驟六。
步驟五，進(jìn)入功能檢測(cè)狀態(tài)，中央處理器435執(zhí)行功能檢測(cè)流程；然后執(zhí)行步驟
i^一。
步驟六，中央處理器435執(zhí)行第四步。即，中央處理器435通過(guò)輸入/輸出接口432向點(diǎn)火控制模塊42中的充電控制電路421發(fā)送控制信號(hào)，使得該充電控制電路421閉合，可編程延時(shí)裝置100外部開(kāi)始向點(diǎn)火儲(chǔ)能模塊20供電。
步驟七，中央處理器435判斷是否接收到外部發(fā)送來(lái)的延時(shí)啟動(dòng)信號(hào)若接收到，則執(zhí)行步驟九；若未接收到，執(zhí)行步驟八。
步驟八，中央處理器435判斷是否接收到主控機(jī)發(fā)送來(lái)的延期時(shí)間設(shè)定指令若接收到，則執(zhí)行寫(xiě)延期時(shí)間進(jìn)程，然后返回步驟七；若未接收到，則直接返回步驟七。
步驟九，中央處理器435執(zhí)行第七步。即，中央處理器435向可編程延期模塊431發(fā)送控制信號(hào)，啟動(dòng)該可編程延期模塊431。
步驟十，中央處理器435執(zhí)行第八步。即，中央處理器435向電子開(kāi)關(guān)412發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)412斷開(kāi)，電源管理模塊41停止對(duì)高速通信模塊50和高頻時(shí)鐘電路60的供電。
步驟十一，結(jié)束本控制流程。
該控制流程除實(shí)現(xiàn)對(duì)延期時(shí)間設(shè)定和啟動(dòng)的控制外，還實(shí)現(xiàn)了對(duì)本裝置100的連接狀態(tài)以及點(diǎn)火回路自身工作狀態(tài)的可重復(fù)檢測(cè)性。
在完成上電復(fù)位初始化、寫(xiě)入默認(rèn)延期時(shí)間后，由外部輸入到本裝置100的信息直接控制本裝置100進(jìn)入功能檢測(cè)狀態(tài)或者正常點(diǎn)火準(zhǔn)備狀態(tài)。并且，功能檢測(cè)狀態(tài)與正常點(diǎn)火準(zhǔn)備狀態(tài)彼此獨(dú)立，也就是說(shuō)，一旦本裝置100接收到功能檢測(cè)信號(hào)，則進(jìn)入功能檢測(cè)狀態(tài)進(jìn)行功能檢測(cè)，直至斷電關(guān)機(jī)。而一旦本裝置100未接收到功能檢測(cè)信號(hào)，即認(rèn)為進(jìn)入正常使用狀態(tài)，開(kāi)始對(duì)點(diǎn)火儲(chǔ)能模塊20進(jìn)行充電，直至完成點(diǎn)火。這樣就既確保了進(jìn)行功能檢測(cè)時(shí)本裝置100不可能具備點(diǎn)火能力，從而確保功能檢測(cè)過(guò)程的安全性，又避免了本裝置100在正常使用中還進(jìn)行功能檢測(cè)，從而最大程度地縮短本裝置100進(jìn)行點(diǎn)火準(zhǔn)備的時(shí)間。
上述步驟五中的功能檢測(cè)流程，按照?qǐng)D9所示步驟進(jìn)行
步驟Al，中央處理器435執(zhí)行充放電回路檢測(cè)進(jìn)程。
步驟A2，中央處理器435等待接收主控機(jī)發(fā)送來(lái)的指令若接收到狀態(tài)回讀指令，則執(zhí)行步驟A3 ;若接收到延期時(shí)間設(shè)定指令，則執(zhí)行步驟A4 ;若接收到延期時(shí)間回讀指令，則執(zhí)行步驟A5。[0184]步驟A3，中央處理器435執(zhí)行狀態(tài)回讀進(jìn)程；然后返回步驟A2。
步驟A4，中央處理器435執(zhí)行寫(xiě)延期時(shí)間進(jìn)程；然后返回步驟A2。
步驟A5，中央處理器435執(zhí)行延期時(shí)間回讀進(jìn)程；然后返回步驟A2。
圖9所示功能檢測(cè)流程，首先對(duì)本裝置100的充放電回路進(jìn)行檢測(cè)，即對(duì)本裝置100內(nèi)部的充電回路、點(diǎn)火回路和安全放電回路的工作狀態(tài)進(jìn)行檢測(cè)，從而完成對(duì)本裝置100點(diǎn)火控制的基本功能的檢測(cè)。
然后，依據(jù)主控機(jī)向本裝置100發(fā)送的指令，選擇進(jìn)行狀態(tài)回讀檢測(cè)、延期時(shí)間設(shè)定檢測(cè)、或者延期時(shí)間回讀檢測(cè)。好處在于，其一，采用相互獨(dú)立的延期時(shí)間設(shè)定指令和延期時(shí)間回讀指令，在檢測(cè)時(shí)可先發(fā)送延期時(shí)間回讀指令即可回讀寫(xiě)入到可編程延期模塊431中的默認(rèn)延期時(shí)間，從而檢測(cè)本裝置100默認(rèn)延期時(shí)間的寫(xiě)入是否準(zhǔn)確。其二，在檢測(cè)時(shí)可重復(fù)地進(jìn)行延期時(shí)間的設(shè)定和回讀，從而驗(yàn)證本裝置100延期時(shí)間的寫(xiě)入是否準(zhǔn)確。 其三，采用狀態(tài)回讀指令可對(duì)本裝置100的點(diǎn)火回路以及與雷管的連接準(zhǔn)確性進(jìn)行檢測(cè)，同時(shí)還可獲取當(dāng)前可編程延時(shí)裝置100的地址設(shè)定信息和輸入信號(hào)的信息，從而確保了可編程延時(shí)裝置100同外部連接的可靠性。
圖9所示功能檢測(cè)流程中，充放電回路檢測(cè)進(jìn)程按照?qǐng)D10所示步驟進(jìn)行
步驟El，對(duì)充電控制電路421、安全放電電路422和點(diǎn)火控制電路423的預(yù)設(shè)初始工作狀態(tài)進(jìn)行檢測(cè)，也就是檢測(cè)管腳3上的電壓。若管腳3上的電壓不大于某一高電位預(yù)設(shè)值，則認(rèn)為點(diǎn)火儲(chǔ)能模塊20中未存儲(chǔ)能量，由此推斷充電控制電路421處于非充電狀態(tài)、安全放電電路422處于放電狀態(tài)、點(diǎn)火控制電路423處于非點(diǎn)火狀態(tài)，邏輯控制模塊43即判斷本裝置100初始工作狀態(tài)正常。反之，管腳3上的電壓若大于該高電位預(yù)設(shè)值，則認(rèn)為點(diǎn)火儲(chǔ)能模塊20中已存儲(chǔ)有能量，由此推斷充電控制電路421處于充電狀態(tài)、安全放電電路422和點(diǎn)火控制電路423均處于非放電狀態(tài)，邏輯控制模塊43即判斷本裝置100初始工作狀態(tài)異常。
若初始工作狀態(tài)正常，則繼續(xù)進(jìn)行步驟E2 ;若初始工作狀態(tài)異常，則直接進(jìn)行步驟E6。
步驟E2，執(zhí)行充電回路檢測(cè)進(jìn)程對(duì)充電回路進(jìn)行檢測(cè)，也就是對(duì)由充電控制電路421和點(diǎn)火儲(chǔ)能模塊20共同構(gòu)成的充電回路的工作狀態(tài)進(jìn)行檢測(cè)，參見(jiàn)圖5。若檢測(cè)結(jié)果異常，則直接進(jìn)行步驟E6 ;若檢測(cè)結(jié)果正常，則繼續(xù)進(jìn)行步驟E3。
步驟E3，執(zhí)行點(diǎn)火回路檢測(cè)進(jìn)程對(duì)點(diǎn)火回路進(jìn)行檢測(cè)，也就是對(duì)由點(diǎn)火控制電路423、點(diǎn)火儲(chǔ)能模塊20和點(diǎn)火模塊110共同構(gòu)成的點(diǎn)火回路的工作狀態(tài)進(jìn)行檢測(cè)，參見(jiàn)圖5。或者，執(zhí)行安全放電回路檢測(cè)進(jìn)程對(duì)安全放電回路進(jìn)行檢測(cè)，也就是對(duì)由安全放電電路422和點(diǎn)火儲(chǔ)能模塊20共同構(gòu)成的安全放電回路的工作狀態(tài)進(jìn)行檢測(cè)，參見(jiàn)圖5。若檢測(cè)結(jié)果異常，則直接進(jìn)行步驟E6 ;若檢測(cè)結(jié)果正常，則繼續(xù)進(jìn)行步驟E4。
步驟E4，中央處理器435向充電控制電路421、安全放電電路422和點(diǎn)火控制電路423分別發(fā)送控制信號(hào)，使得充電控制電路421處于充電狀態(tài)、安全放電電路422處于非放電狀態(tài)、點(diǎn)火控制電路423處于非點(diǎn)火狀態(tài)?？刂菩酒?0對(duì)點(diǎn)火儲(chǔ)能模塊20充電至所述高電位預(yù)定值。
步驟E5，對(duì)安全放電回路和點(diǎn)火回路中尚未檢測(cè)的回路的工作狀態(tài)進(jìn)行檢測(cè)。
步驟E6，中央處理器435向充電控制電路421、安全放電電路422和點(diǎn)火控制電路423分別發(fā)送控制信號(hào)，將本裝置100置為所述預(yù)設(shè)初始工作狀態(tài)，即，使得充電控制電路421處于非充電狀態(tài)、安全放電電路422處于放電狀態(tài)、點(diǎn)火控制電路423處于非點(diǎn)火狀態(tài)。
圖10所示充放電回路檢測(cè)進(jìn)程中，充電回路檢測(cè)進(jìn)程、安全放電回路檢測(cè)進(jìn)程和點(diǎn)火回路檢測(cè)進(jìn)程的具體實(shí)現(xiàn)步驟參照專(zhuān)利申請(qǐng)文件200810108688. X中公開(kāi)的技術(shù)方案進(jìn)行，分別按照?qǐng)D11、圖12和圖13所示流程進(jìn)行。
前述第六步、步驟八、以及步驟A4中的寫(xiě)延期時(shí)間進(jìn)程，按照?qǐng)D14所示步驟進(jìn)行
步驟BI，中央處理器435判斷接收到的延期時(shí)間設(shè)定指令是否針對(duì)本地址寫(xiě)延期時(shí)間若是，則執(zhí)行步驟B2 ;若不是，則執(zhí)行步驟B4。
步驟B2，中央處理器435將延期時(shí)間設(shè)定指令中包含的延期時(shí)間 值寫(xiě)入可編程延期模塊431中。
步驟B3，中央處理器435向主控機(jī)返回寫(xiě)延期時(shí)間成功信息。
步驟B4，結(jié)束本寫(xiě)延期時(shí)間進(jìn)程。
執(zhí)行上述寫(xiě)延期時(shí)間進(jìn)程，本裝置100外部的主控機(jī)得以針對(duì)某一可編程延時(shí)裝置100設(shè)定延期時(shí)間，從而提高了本裝置100在使用時(shí)的靈活性。
功能檢測(cè)流程中步驟A3的狀態(tài)回讀進(jìn)程，按照?qǐng)D16所示步驟進(jìn)行
步驟Cl，中央處理器435判斷接收到的狀態(tài)回讀指令是否針對(duì)本地址回讀狀態(tài)若是，則執(zhí)行步驟C2 ;若不是，則執(zhí)行步驟C7。
步驟C2，中央處理器435讀取存儲(chǔ)在其內(nèi)的檢測(cè)狀態(tài)，包括讀取充電回路檢測(cè)狀態(tài)位、安全放電回路檢測(cè)狀態(tài)位、和點(diǎn)火回路檢測(cè)狀態(tài)位。
步驟C3，中央處理器435讀取本可編程延時(shí)裝置100的外部輸入的信息的狀態(tài)。
步驟C4，中央處理器435讀取地址設(shè)定模塊120輸入的信息的狀態(tài)。
步驟C5，中央處理器435將步驟C2、步驟C3、和步驟C4中的狀態(tài)進(jìn)行數(shù)據(jù)打包。
步驟C6，中央處理器435將狀態(tài)數(shù)據(jù)包返回主控機(jī)。
步驟C7，結(jié)束本狀態(tài)回讀進(jìn)程。
上述狀態(tài)回讀進(jìn)程在本裝置100進(jìn)入功能檢測(cè)流程后，作為功能檢測(cè)的一方面進(jìn)行。主控機(jī)發(fā)出的狀態(tài)回讀指令，通常針對(duì)某一可編程延時(shí)裝置100發(fā)出。執(zhí)行狀態(tài)回讀進(jìn)程，其一，實(shí)現(xiàn)了對(duì)該裝置100執(zhí)行充放電回路檢測(cè)進(jìn)程的檢測(cè)結(jié)果的獲取，其二，實(shí)現(xiàn)了對(duì)輸入該裝置100的信號(hào)的獲取，其三，實(shí)現(xiàn)了對(duì)該裝置100的地址設(shè)定信息的獲取。外部可主動(dòng)改變可編程延時(shí)裝置100的地址設(shè)定信息和信號(hào)輸入，然后通過(guò)執(zhí)行本狀態(tài)回讀進(jìn)程實(shí)現(xiàn)對(duì)地址設(shè)定信息和信號(hào)輸入的獲取，從而可檢測(cè)該裝置100同外部連接的可靠性。
功能檢測(cè)流程中步驟A5中的延期時(shí)間回讀進(jìn)程，按照?qǐng)D15所示步驟進(jìn)行
步驟D1，中央處理器435判斷接收到的延期時(shí)間回讀指令是否針對(duì)本地址回讀延期時(shí)間若是，則執(zhí)行步驟D2 ;若不是，則執(zhí)行步驟D4。
步驟D2，中央處理器435讀取可編程延期模塊431中寫(xiě)入的延期時(shí)間。
步驟D3，中央處理器435將讀出的延期時(shí)間發(fā)送至主控機(jī)。
步驟D4，結(jié)束本延期時(shí)間回讀進(jìn)程。
上述延期時(shí)間回讀進(jìn)程，實(shí)現(xiàn)了主控機(jī)對(duì)寫(xiě)入到可編程延期模塊431內(nèi)部的延期時(shí)間的獲取，從而得以檢測(cè)延期時(shí)間默認(rèn)值的寫(xiě)入的準(zhǔn)確性以及依據(jù)延期時(shí)間設(shè)定指令寫(xiě)入延期時(shí)間的準(zhǔn)確性 。
權(quán)利要求
1.一種可編程延時(shí)裝置，接受外部向其供電，并接受外部發(fā)來(lái)的信息；并且，該可編程延時(shí)裝置還連接到外部的地址設(shè)定模塊，由所述地址設(shè)定模塊設(shè)定本延時(shí)裝置的地址；該可編程延時(shí)裝置還連接到外部的主控機(jī)，與該主控機(jī)進(jìn)行雙向數(shù)據(jù)交互；該可編程延時(shí)裝置還連接到外部的點(diǎn)火模塊，控制所述點(diǎn)火模塊的點(diǎn)火， 其特征在于 本可編程延時(shí)裝置包括可編程延時(shí)控制芯片、數(shù)字儲(chǔ)能模塊、點(diǎn)火儲(chǔ)能模塊、高速通信模塊、高頻時(shí)鐘電路、和低頻時(shí)鐘電路， 所述可編程延時(shí)控制芯片的電源輸入端直接通向所述可編程延時(shí)裝置外部，接受外部向其供電；所述控制芯片的地址設(shè)定端通向所述可編程延時(shí)裝置外部，接受所述地址設(shè)定模塊設(shè)定的地址；所述控制芯片還有一端直接通向所述可編程延時(shí)裝置外部，接受外部發(fā) 來(lái)的信息； 所述控制芯片的管腳ー連接所述數(shù)字儲(chǔ)能模塊；管腳ニ連接到本裝置外部的所述點(diǎn)火模塊的一端；管腳三連接所述點(diǎn)火儲(chǔ)能模塊，并與所述點(diǎn)火儲(chǔ)能模塊共同連接到所述點(diǎn)火模塊的另一端；所述數(shù)字儲(chǔ)能模塊的另一端與所述點(diǎn)火儲(chǔ)能模塊的另一端共同接地； 所述控制芯片的管腳四連接所述高速通信模塊，與該模塊進(jìn)行雙向通訊；管腳五連接所述高頻時(shí)鐘電路，接受該電路提供的高頻時(shí)鐘；管腳六連接所述低頻時(shí)鐘電路，接受該電路提供的低頻時(shí)鐘； 所述控制芯片的電源輸出端一同時(shí)連接所述高速通信模塊和所述高頻時(shí)鐘電路，向該二者供電；所述控制芯片的電源輸出端ニ連接到所述低頻時(shí)鐘電路，向其供電； 所述高速通信模塊還有一端通向本可編程延時(shí)裝置外部，與所述主控機(jī)聯(lián)系，進(jìn)行雙向通訊；所述高速通信模塊的其余一端、所述高頻時(shí)鐘電路的其余一端、和所述低頻時(shí)鐘電路的其余一端共同接地。
2.按照權(quán)利要求
I所述的可編程延時(shí)裝置，其特征在干 所述可編程延時(shí)控制芯片包含電源管理模塊、點(diǎn)火控制模塊、和邏輯控制模塊， 所述電源管理模塊和所述點(diǎn)火控制模塊相連，并共同通向所述控制芯片外部，構(gòu)成所述電源輸入端；所述邏輯控制模塊有一端通向所述控制芯片外部，接受外部發(fā)來(lái)的信息；所述邏輯控制模塊還有一端通向所述控制芯片外部，構(gòu)成所述地址設(shè)定端； 所述電源管理模塊，一端通向所述控制芯片外部，構(gòu)成所述管腳一；一端與所述邏輯控制模塊連接，與該模塊進(jìn)行信號(hào)聯(lián)系；一端同時(shí)連接到所述控制芯片外部的所述高速通信模塊和所述高頻時(shí)鐘電路，構(gòu)成所述電源輸出端一；還有一端連接到所述邏輯控制模塊，向其供電，該端還同時(shí)連接到所述控制芯片外部的所述低頻時(shí)鐘電路，構(gòu)成所述電源輸出端-* ， 所述點(diǎn)火控制模塊，一端連接所述邏輯控制模塊；一端連接到所述控制芯片外部的所述點(diǎn)火模塊的一端，構(gòu)成所述管腳ニ ；還有一端同時(shí)連接到所述控制芯片外部的所述點(diǎn)火儲(chǔ)能模塊和所述點(diǎn)火模塊的另一端，構(gòu)成所述管腳三； 所述邏輯控制模塊，還有一端接地，其余的端分別通向所述控制芯片外部，構(gòu)成所述管腳四、管腳五、和管腳六。
3.按照權(quán)利要求
2所述可編程延時(shí)裝置，其特征在于 所述電源管理模塊包含電源轉(zhuǎn)換模塊和電子開(kāi)關(guān)，所述電源轉(zhuǎn)換模塊連接到所述電源輸入端，接受本延時(shí)裝置外部提供的電源；所述電源轉(zhuǎn)換模塊一端連接所述管腳一；一端與所述邏輯控制模塊相連，向所述邏輯控制模塊發(fā)送復(fù)位信號(hào)；所述電源轉(zhuǎn)換模塊還有一端連接到所述邏輯控制模塊，向該模塊供電，該端同時(shí)連接到所述電子開(kāi)關(guān)的一端； 所述電子開(kāi)關(guān)的另一端通向所述電源管理模塊外部，連接到所述電源輸出端一；所述電子開(kāi)關(guān)的控制端與所述邏輯控制模塊相連，接受所述邏輯控制模塊發(fā)送來(lái)的控制信號(hào)。
4.按照權(quán)利要求
2或3所述的可編程延時(shí)裝置，其特征在于 所述邏輯控制模塊包含中央處理器、可編程延期模塊、輸入/輸出接ロ、串行通信接ロ、和預(yù)定標(biāo)器， 所述中央處理器一端接地；一端與所述預(yù)定標(biāo)器共同通向所述邏輯控制模塊外部，連接到所述管腳五；一端與所述可編程延期模塊、所述輸入/輸出接ロ、所述串行通信接ロ、和所述預(yù)定標(biāo)器共同通向所述控制芯片外部，連接到所述電源輸出端ニ ；所述中央處理器的其余端通過(guò)所述控制芯片的內(nèi)部總線連接到所述可編程延期模塊、所述輸入/輸出接ロ、所述串行通信接ロ、和所述預(yù)定標(biāo)器； 所述可編程延期模塊還有一端通向所述邏輯控制模塊外部，連接到所述管腳六；其余一端連接到所述控制芯片外部的所述點(diǎn)火控制模塊； 所述輸入/輸出接ロ還有一端通向本可編程延時(shí)裝置外部，接受外部發(fā)來(lái)的信息；再一端連接到本可編程延時(shí)裝置外部的所述地址設(shè)定模塊，構(gòu)成所述地址設(shè)定端；所述輸入/輸出接ロ還有一端連接到所述控制芯片外部的所述電源管理模塊，與之進(jìn)行雙向數(shù)據(jù)交互；其余一端連接到所述控制芯片外部的所述點(diǎn)火控制模塊； 所述串行通信接ロ還有一端與所述預(yù)定標(biāo)器的其余一端連接；所述串行通信接ロ的其余一端連接到所述邏輯控制模塊外部的所述管腳四。
5.按照權(quán)利要求
4所述的可編程延時(shí)裝置，其特征在干 所述點(diǎn)火控制模塊包含充電控制電路、安全放電電路、和點(diǎn)火控制電路， 所述充電控制電路連接到所述電源輸入端，接受本延時(shí)裝置外部提供的電源；所述充電控制電路的其余兩端，一端與所述邏輯控制模塊相連，接受所述邏輯控制模塊發(fā)來(lái)的控制信號(hào)；一端與所述安全放電電路相連，并共同通向所述點(diǎn)火控制模塊外部，連接到所述管腳三； 所述安全放電電路還有一端接地；其余一端與所述邏輯控制模塊相連，接受所述邏輯控制模塊發(fā)來(lái)的控制信號(hào)； 所述點(diǎn)火控制電路一端接地；一端與所述邏輯控制模塊相連，接受所述邏輯控制模塊發(fā)來(lái)的控制信號(hào)；其余一端通向所述點(diǎn)火控制模塊外部，連接到所述管腳ニ。
6.按照權(quán)利要求
5所述的可編程延時(shí)裝置，其特征在干 所述點(diǎn)火控制模塊還包含檢測(cè)電路， 所述檢測(cè)電路與所述充電控制電路共同連接到所述電源輸入端，接受本延時(shí)裝置外部提供的電源； 所述檢測(cè)電路還有一端與所述邏輯控制模塊相連，進(jìn)行雙向數(shù)據(jù)交互；其余一端與所述充電控制電路和所述安全放電電路相連，并共同通向所述點(diǎn)火控制模塊外部，連接到所述管腳三。
7.—種權(quán)利要求
5中所述的可編程延時(shí)裝置的控制流程，其特征在于 第一歩，所述中央處理器進(jìn)行上電復(fù)位初始化，即， 所述中央處理器通過(guò)所述輸入/輸出接ロ向所述電源管理模塊內(nèi)部的電子開(kāi)關(guān)發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)閉合，所述電源管理模塊開(kāi)始對(duì)所述高速通信模塊和所述高頻時(shí)鐘電路供電； 所述串行通信接ロ初始化； 所述中央處理器通過(guò)所述輸入/輸出接ロ讀取所述地址設(shè)定模塊中設(shè)定的、本可編程延時(shí)裝置的地址； 第二步，所述中央處理器依據(jù)讀取到的地址，計(jì)算本可編程延時(shí)裝置的延期時(shí)間默認(rèn)值； 第三步，將計(jì)算出的所述延期時(shí)間默認(rèn)值寫(xiě)入所述可編程延期模塊； 第四步，所述中央處理器通過(guò)所述輸入/輸出接ロ向所述點(diǎn)火控制模塊中的所述充電控制電路發(fā)送控制信號(hào)，使得該充電控制電路閉合，所述可編程延時(shí)裝置外部開(kāi)始向所述點(diǎn)火儲(chǔ)能模塊供電； 第五步，所述中央處理器等待接收外部發(fā)送來(lái)的信息若接收到延時(shí)啟動(dòng)信號(hào)，則執(zhí)行第七步；否則，執(zhí)行第六步； 第六步，所述中央處理器判斷是否接收到所述主控機(jī)發(fā)送來(lái)的延期時(shí)間設(shè)定指令若接收到，則執(zhí)行寫(xiě)延期時(shí)間進(jìn)程，然后返回所述第五步；若未接收到，則直接返回所述第五I K少； 第七步，所述中央處理器向所述可編程延期模塊發(fā)送控制信號(hào)，啟動(dòng)該可編程延期模塊； 第八步，所述中央處理器向所述電子開(kāi)關(guān)發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)斷開(kāi)，所述電源管理模塊停止對(duì)所述高速通信模塊和所述高頻時(shí)鐘電路的供電； 第九步，結(jié)束本控制流程。
8.—種權(quán)利要求
6所述的可編程延時(shí)裝置的控制流程，其特征在于 步驟一，所述中央處理器進(jìn)行上電復(fù)位初始化，即， 所述中央處理器通過(guò)所述輸入/輸出接ロ向所述電源管理模塊內(nèi)部的電子開(kāi)關(guān)發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)閉合，所述電源管理模塊開(kāi)始對(duì)所述高速通信模塊和所述高頻時(shí)鐘電路供電； 所述串行通信接ロ初始化； 所述中央處理器通過(guò)所述輸入/輸出接ロ讀取所述地址設(shè)定模塊中設(shè)定的、本可編程延時(shí)裝置的地址； 步驟ニ，所述中央處理器依據(jù)讀取到的地址，計(jì)算本可編程延時(shí)裝置的延期時(shí)間默認(rèn)值；； 步驟三，所述中央處理器將計(jì)算出的所述延期時(shí)間默認(rèn)值寫(xiě)入所述可編程延期模塊；步驟四，所述中央處理器等待接收外部發(fā)送來(lái)的信息若接收到功能檢測(cè)信號(hào)，則執(zhí)行步驟五；否則，執(zhí)行步驟六； 步驟五，進(jìn)入功能檢測(cè)狀態(tài)，所述中央處理器執(zhí)行功能檢測(cè)流程；然后執(zhí)行步驟十一； 步驟六，所述中央處理器通過(guò)所述輸入/輸出接ロ向所述點(diǎn)火控制模塊中的所述充電控制電路發(fā)送控制信號(hào)，使得該充電控制電路閉合，所述可編程延時(shí)裝置外部開(kāi)始向所述點(diǎn)火儲(chǔ)能模塊供電； 步驟七，所述中央處理器判斷是否接收到外部發(fā)送來(lái)的延時(shí)啟動(dòng)信號(hào)若接收到，則執(zhí)行步驟九；若未接收到，執(zhí)行步驟八； 步驟八，所述中央處理器判斷是否接收到所述主控機(jī)發(fā)送來(lái)的延期時(shí)間設(shè)定指令若接收到，則執(zhí)行寫(xiě)延期時(shí)間進(jìn)程，然后返回所述步驟七；若未接收到，則直接返回所述步驟七； 步驟九，所述中央處理器向所述可編程延期模塊發(fā)送控制信號(hào)，啟動(dòng)該可編程延期模塊； 步驟十，所述中央處理器向所述電子開(kāi)關(guān)發(fā)送控制信號(hào)，使得該電子開(kāi)關(guān)斷開(kāi)，所述電源管理模塊停止對(duì)所述高速通信模塊和所述高頻時(shí)鐘電路的供電； 步驟十一，結(jié)束本控制流程。
9.按照權(quán)利要求
8所述的控制流程，其特征在于 所述功能檢測(cè)流程按照以下步驟進(jìn)行， 步驟Al，所述中央處理器執(zhí)行充放電回路檢測(cè)進(jìn)程； 步驟A2，所述中央處理器等待接收所述主控機(jī)發(fā)送來(lái)的指令 若接收到狀態(tài)回讀指令，則執(zhí)行步驟A3 ； 若接收到所述延期時(shí)間設(shè)定指令，則執(zhí)行步驟A4 ； 若接收到延期時(shí)間回讀指令，則執(zhí)行步驟A5 ； 步驟A3，所述中央處理器執(zhí)行狀態(tài)回讀進(jìn)程；然后返回所述步驟A2 ； 步驟A4，所述中央處理器執(zhí)行所述寫(xiě)延期時(shí)間進(jìn)程；然后返回所述步驟A2 ； 步驟A5，所述中央處理器執(zhí)行延期時(shí)間回讀進(jìn)程；然后返回所述步驟A2。
10.按照權(quán)利要求
7、8或9所述的控制流程，其特征在于 所述寫(xiě)延期時(shí)間進(jìn)程按照以下步驟進(jìn)行， 步驟BI，所述中央處理器判斷接收到的所述延期時(shí)間設(shè)定指令是否針對(duì)本地址寫(xiě)延期時(shí)間若是，則執(zhí)行步驟B2 ;若不是，則執(zhí)行步驟B4 ； 步驟B2，所述中央處理器將所述延期時(shí)間設(shè)定指令中包含的延期時(shí)間值寫(xiě)入所述可編程延期模塊中； 步驟B3，所述中央處理器向所述主控機(jī)返回寫(xiě)延期時(shí)間成功信息； 步驟B4，結(jié)束本寫(xiě)延期時(shí)間進(jìn)程。
11.按照權(quán)利要求
9所述的控制流程，其特征在于 所述狀態(tài)回讀進(jìn)程按照以下步驟進(jìn)行， 步驟C 1，所述中央處理器判斷接收到的所述狀態(tài)回讀指令是否針對(duì)本地址回讀狀態(tài)若是，則執(zhí)行步驟C2 ;若不是，則執(zhí)行步驟C7 ； 步驟C2，所述中央處理器讀取存儲(chǔ)在其內(nèi)的檢測(cè)狀態(tài)，包括讀取充電回路檢測(cè)狀態(tài)位、安全放電回路檢測(cè)狀態(tài)位、和點(diǎn)火回路檢測(cè)狀態(tài)位； 步驟C3，所述中央處理器讀取本可編程延時(shí)裝置的外部輸入的信息的狀態(tài)； 步驟C4，所述中央處理器讀取所述地址設(shè)定模塊輸入的信息的狀態(tài)； 步驟C5，所述中央處理器將所述步驟C2、所述步驟C3、和所述步驟C4中的狀態(tài)進(jìn)行數(shù)據(jù)打包； 步驟C6，所述中央處理器將狀態(tài)數(shù)據(jù)包返回所述主控機(jī)； 步驟C7，結(jié)束本狀態(tài)回讀進(jìn)程。
12.按照權(quán)利要求
9所述的控制流程，其特征在于 所述延期時(shí)間回讀進(jìn)程按照以下步驟進(jìn)行， 步驟D1，所述中央處理器判斷接收到的所述延期時(shí)間回讀指令是否針對(duì)本地址回讀延期時(shí)間若是，則執(zhí)行步驟D2 ;若不是，則執(zhí)行步驟D4 ； 步驟D2，所述中央處理器讀取所述可編程延期模塊中寫(xiě)入的延期時(shí)間； 步驟D3，所述中央處理器將讀出的所述延期時(shí)間發(fā)送至所述主控機(jī)； 步驟D4，結(jié)束本延期時(shí)間回讀進(jìn)程。
專(zhuān)利摘要
本發(fā)明提供一種可編程延時(shí)裝置，包括可編程延時(shí)控制芯片、數(shù)字儲(chǔ)能模塊、點(diǎn)火儲(chǔ)能模塊、高速通信模塊、高頻和低頻時(shí)鐘電路。芯片內(nèi)部包含電源管理模塊、點(diǎn)火控制模塊和邏輯控制模塊。點(diǎn)火控制模塊又進(jìn)一步包含充電控制電路、安全放電電路和點(diǎn)火控制電路，也可還包含檢測(cè)電路以實(shí)現(xiàn)檢測(cè)功能。本發(fā)明還提供上述裝置的控制流程。若可檢測(cè)，則裝置接收到檢測(cè)信號(hào)后即進(jìn)行功能檢測(cè)，包括對(duì)充放電回路、狀態(tài)回讀、延期時(shí)間設(shè)定和延期時(shí)間回讀的檢測(cè)。若不可檢測(cè)，則裝置完成初始化后即進(jìn)行充電，然后依據(jù)外部指令寫(xiě)延期時(shí)間或直接啟動(dòng)延期時(shí)間倒計(jì)數(shù)完成點(diǎn)火。這就既實(shí)現(xiàn)了無(wú)源工作，又實(shí)現(xiàn)了延期時(shí)間的快速設(shè)定，在保障使用需求的同時(shí)提高整體安全性。
文檔編號(hào)G05B19/04GKCN101493304 B發(fā)布類(lèi)型授權(quán) 專(zhuān)利申請(qǐng)?zhí)朇N 200910079318
公開(kāi)日2012年10月3日 申請(qǐng)日期2009年3月6日
發(fā)明者劉星, 張憲玉, 李風(fēng)國(guó), 賴(lài)華平, 顏景龍 申請(qǐng)人:北京銥缽隆芯科技有限責(zé)任公司導(dǎo)出引文BiBTeX, EndNote, RefMan專(zhuān)利引用 (5),