專利名稱：起重設備實時工況采集與記錄裝置的制作方法
技術領域：
本發(fā)明涉及一種起重設備實時工況的采集與記錄裝置。
背景技術：
移動式起重設備是建筑與維修作業(yè)中的重要設備，具有起重量大、移動方便、作業(yè) 效率高等特點。但吊裝作業(yè)受環(huán)境因素(氣象、地耐力等)、被吊物體結構、形狀等物理特 性和操作者操作方法等因素的影響，當其中一個或多個因素發(fā)生改變時就會影響作業(yè)甚 至可能引發(fā)事故，因此吊裝作業(yè)是一個風險程度較高的作業(yè)。為了規(guī)避風險國家頒布了 GB7950-1999《臂架型起重機起重力矩限制器通用技術條件》、《汽車起重機和輪胎起重機安 全規(guī)程》、《特種設備安全監(jiān)察條例》等一系列政策強制在這類設備上使用安全保護裝置，因 此各吊裝設備生產(chǎn)廠家都為其生產(chǎn)的起重設備安裝了力矩限制器。力矩限制器于上世紀60年代初開始出現(xiàn)機械式力矩限制器，發(fā)展至今歷經(jīng)機 械與繼電器、模擬電子、數(shù)字電子、微處理器幾個發(fā)展階段，全球主要生產(chǎn)供應商是德國 HIRSCHMANN集團，它下轄HIRSCHMANN、PAT、KRuGER三個品牌。國內(nèi)外著名起重機品牌如 LIEBHERR, DEMAG, GROVE、TADANO, KATO, ZPMC、長江、徐工、浦源等所配置的力矩限制器大多 采用定制采購或合作開發(fā)的方法獲得。這類力矩限制器功能強大，保護能力出色，這類產(chǎn)品 中具有代表性的有LIEBHERR的控制系統(tǒng)、GROVE的EKS4系統(tǒng)等。這類系統(tǒng)都能實時反映 起重設備即時工況并提供完整的保護方案，但也存在著一個共同的弱點即不具備工況數(shù)據(jù) 存儲功能，不能對設備運行的歷史數(shù)據(jù)進行查詢，一旦發(fā)生問題就不能依據(jù)歷史數(shù)據(jù)對設 備運行狀態(tài)進行判定。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是提供一種起重設備實時工況采集與記錄裝置，用以 解決起重設備的安全保護系統(tǒng)不具備數(shù)據(jù)存儲功能，不能對設備運行的歷史數(shù)據(jù)進行查詢 的不足，為起重設備的運行狀態(tài)和故障分析提供了原始的數(shù)據(jù)依據(jù)。為解決上述技術問題，本發(fā)明起重設備實時工況采集與記錄裝置包括起重設備力 矩限制器的串行接口和起重設備機載電源，還包括數(shù)據(jù)處理模塊、電源模塊、數(shù)據(jù)采集模 塊、數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊、系統(tǒng)調試與仿真模塊和數(shù) 據(jù)存儲模塊，所述電源模塊的輸入端連接所述機載電源的輸出端，所述電源模塊的輸出端 分別連接所述數(shù)據(jù)處理模塊、數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘模塊、 上電復位模塊、系統(tǒng)調試與仿真模塊和數(shù)據(jù)存儲模塊的電源端并提供工作電源；所述數(shù)據(jù) 處理模塊通過數(shù)據(jù)線分別連接所述數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘 模塊、上電復位模塊、系統(tǒng)調試與仿真模塊和數(shù)據(jù)存儲模塊；所述數(shù)據(jù)采集模塊的輸入端連 接所述串行接口。上述的電源模塊包括24V至5V轉換模塊和5V至3. 3V轉換模塊，所述24V至5V轉 換模塊的輸入端連接所述機載電源的輸出端，所述24V至5V轉換模塊的輸出端分別連接所述5V至3. 3V轉換模塊和數(shù)據(jù)傳輸模塊的電源輸入端，所述5V至3. 3V轉換模塊的輸出端 分別連接所述數(shù)據(jù)處理模塊、數(shù)據(jù)采集模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊、 系統(tǒng)調試與仿真模塊和數(shù)據(jù)存儲模塊的電源輸入端。上述的數(shù)據(jù)采集模塊包括兩組光耦電路和非門電路，所述兩組光耦電路的輸入端 連接所述串行接口，所述兩組光耦電路的輸出端連接所述數(shù)據(jù)處理模塊，所述兩組光耦電 路分別構成數(shù)據(jù)采集的主通道和輔助通道。上述的數(shù)據(jù)傳輸模塊是USB數(shù)據(jù)下載和上傳模塊，其包括USB芯片、晶震XTAL2、跳 線JP4、跳線JP5、USB接口和相關阻容元件，所述USB芯片連接所述數(shù)據(jù)處理模塊，所述USB 接口通過相關阻容元件、跳線JP4和跳線JP5連接所述USB芯片，所述晶震通過相關阻容元 件連接所述USB芯片。上述的程序燒錄模塊包括通信接口芯片、RS232接口、跳線JP2和相關電容元件， 所述RS232接口和相關電容元件連接所述通信接口芯片，所述通信接口芯片連接和通過所 述跳線JP2連接所述數(shù)據(jù)處理模塊。上述的實時時鐘模塊包括時鐘芯片、鋰電池和相關阻容元件，所述鋰電池和阻容 元件連接所述時鐘芯片，所述時鐘芯片連接所述數(shù)據(jù)處理模塊并提供時鐘信號。上述的上電復位模塊包括微處理器管理芯片和相關阻容元件，所述相關阻容元件 連接所述微處理器管理芯片，所述微處理器管理芯片連接所述數(shù)據(jù)處理模塊并提供復位信號。上述的系統(tǒng)調試與仿真模塊包括JTAG連接插座和相關電阻元件，所述相關電阻 元件連接所述JTAG連接插座，所述JTAG連接插座連接所述數(shù)據(jù)處理模塊。上述的數(shù)據(jù)存儲模塊包括四塊存儲芯片、與非門電路和相關電阻元件，所述相關 電阻元件和與非門電路的輸入端分別連接所述四塊存儲芯片，所述與非門電路的輸出端連 接所述數(shù)據(jù)處理模塊，所述四塊存儲芯片以串行方式連接所述數(shù)據(jù)處理模塊。上述的數(shù)據(jù)處理模塊包括微控制器芯片、相關阻容元件、發(fā)光二極管、跳線JPl和 晶震XTAL1，所述相關阻容元件、發(fā)光二極管、跳線JPl和晶震XTALl連接所述微控制器芯 片，所述晶震提供所述微控制器芯片的工作時鐘脈沖，所述發(fā)光二極管構成所述微控制器 芯片的工作狀態(tài)指示電路，所述跳線JPl組成數(shù)據(jù)燒錄與正常工作狀態(tài)的切換電路。
由于本發(fā)明起重設備實時工況采集與記錄裝置采用了上述技術方案，即采用數(shù)據(jù) 采集模塊連接設于起重設備力矩限制器上的串行接口，數(shù)據(jù)采集模塊的數(shù)據(jù)輸入數(shù)據(jù)處理 模塊，采集的數(shù)據(jù)經(jīng)數(shù)據(jù)處理模塊處理后存儲于數(shù)據(jù)存儲模塊，同時數(shù)據(jù)處理模塊還分別 連接有數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊和系統(tǒng)調試與仿真模 塊；數(shù)據(jù)傳輸模塊用于相關數(shù)據(jù)的下載和上傳；程序燒錄模塊用于將數(shù)據(jù)處理模塊的工作 程序燒錄固化在微控制器中；實時時鐘模塊用于提供數(shù)據(jù)采集模塊所需的實時時鐘信息； 上電復位模塊用于提供整個系統(tǒng)的初始化復位信號，該初始化設置為數(shù)據(jù)采集做好準備， 不涉及實時時鐘模塊的時鐘信息和數(shù)據(jù)存儲模塊內(nèi)保存的數(shù)據(jù)；系統(tǒng)調試與仿真模塊是為 系統(tǒng)調試預留的接口，使用該接口可使用外部設備對系統(tǒng)程序進行仿真和調試，保證系統(tǒng) 的可靠性，節(jié)省系統(tǒng)開發(fā)和調試的時間和成本；本裝置還采用電源模塊連接機載電源并提 供本裝置各模塊的電源。本裝置解決了起重設備的安全保護系統(tǒng)不具備數(shù)據(jù)存儲功能的問 題，及不能對設備運行的歷史數(shù)據(jù)進行查詢的不足，為起重設備的運行狀態(tài)和故障分析提供了原始的數(shù)據(jù)依據(jù)。


下面結合附圖和實施方式對本發(fā)明作進一步的詳細說明圖1為本發(fā)明起重設備實時工況采集與記錄裝置的原理框圖，圖2為本裝置的數(shù)據(jù)采集模塊的示意圖，圖3為本裝置的數(shù)據(jù)傳輸模塊的示意圖，圖4為本裝置的程序燒錄模塊的示意圖，圖5為本裝置的實時時鐘模塊的示意圖，圖6為本裝置的上電復位模塊的示意圖，圖7為本裝置的系統(tǒng)調試與仿真模塊的示意圖，圖8為本裝置的數(shù)據(jù)存儲模塊的示意圖，圖9為本裝置的數(shù)據(jù)處理模塊的示意圖。
具體實施例方式如圖1所示，本發(fā)明起重設備實時工況采集與記錄裝置包括起重設備力矩限制器 的串行接口 14和起重設備機載電源13，還包括數(shù)據(jù)處理模塊2、電源模塊1、數(shù)據(jù)采集模塊 3、數(shù)據(jù)傳輸模塊4、程序燒錄模塊5、實時時鐘模塊6、上電復位模塊7、系統(tǒng)調試與仿真模塊 9和數(shù)據(jù)存儲模塊8，所述電源模塊1的輸入端連接所述機載電源13的輸出端，所述電源模 塊1的輸出端分別連接所述數(shù)據(jù)處理模塊2、數(shù)據(jù)采集模塊3、數(shù)據(jù)傳輸模塊4、程序燒錄模 塊5、實時時鐘模塊6、上電復位模塊7、系統(tǒng)調試與仿真模塊9和數(shù)據(jù)存儲模塊8的電源端 并提供工作電源；所述數(shù)據(jù)處理模塊2通過數(shù)據(jù)線分別連接所述數(shù)據(jù)采集模塊3、數(shù)據(jù)傳輸 模塊4、程序燒錄模塊5、實時時鐘模塊6、上電復位模塊7、系統(tǒng)調試與仿真模塊9和數(shù)據(jù)存 儲模塊8 ；所述數(shù)據(jù)采集模塊3的輸入端連接所述串行接口 14。上述的電源模塊1包括24V至5V轉換模塊11和5V至3. 3V轉換模塊12，所述24V 至5V轉換模塊11的輸入端連接所述機載電源13的輸出端，所述24V至5V轉換模塊11的 輸出端分別連接所述5V至3. 3V轉換模塊12和數(shù)據(jù)傳輸模塊4的電源輸入端，所述5V至 3. 3V轉換模塊12的輸出端分別連接所述數(shù)據(jù)處理模塊2、數(shù)據(jù)采集模塊3、程序燒錄模塊 5、實時時鐘模塊6、上電復位模塊7、系統(tǒng)調試與仿真模塊9和數(shù)據(jù)存儲模塊8的電源輸入 端。本電源模塊1采用DC-DC開關隔離電源將機載24V直流電壓變換成5V直流電壓供系 統(tǒng)使用，系統(tǒng)需要的3. 3V電壓由5V至3. 3V轉換模塊12提供，同時電源模塊1中還包含了 濾波消耦電路。如圖2所示，上述的數(shù)據(jù)采集模塊包括兩組光耦電路31和非門電路32，所述兩組 光耦電路31的輸入端連接所述串行接口 14，所述兩組光耦電路31的輸出端連接所述數(shù)據(jù) 處理模塊，所述兩組光耦電路31分別構成數(shù)據(jù)采集的主通道和輔助通道，平時使用主通道 進行數(shù)據(jù)采集，輔助通道為系統(tǒng)冗余通道。數(shù)據(jù)采集模塊由串聯(lián)在力矩限制器串行接口 14內(nèi)的光耦電路6N137、非門電路 HC14及相關元件組成數(shù)據(jù)采集模塊將力矩限制器工作數(shù)據(jù)截取并處理后輸入至數(shù)據(jù)處理 模塊的P0. 1端口完成信號采集工作。
如圖3所示，上述的數(shù)據(jù)傳輸模塊是USB數(shù)據(jù)下載和上傳模塊，其包括USB芯片 41、晶震XTAL2、跳線JP4、跳線JP5、USB接口 42和相關阻容元件，所述USB芯片41連接所 述數(shù)據(jù)處理模塊，所述USB接口 42通過相關阻容元件、跳線JP4和跳線JP5連接所述USB 芯片41，所述晶震XTAL2通過相關阻容元件連接所述USB芯片41。
USB芯片41采用PDIUSBD12芯片，其功能是通過USB接口 42連接外部設備進行數(shù) 據(jù)下載或上傳，并實時時鐘同步。數(shù)據(jù)傳輸模塊由USB 芯片、電阻 Rl3、R23、R24、R25、R26、R27、R28、R29、R30、R31、 電容C21、C22、震蕩晶體XTAL2、發(fā)光二極管LED2、接插件J4、跳線JP4、JP5組成。由震蕩 晶體XTAL2、電容C21、C22提供芯片工作時鐘，由電阻R30、LED2指示工作狀態(tài)，由JP4、JP5 選擇數(shù)據(jù)傳輸方式，當JP4、JP5的1、2腳連接時數(shù)據(jù)傳輸通過芯片進行傳輸，傳輸速率快， 當JP4、JP5的2、3腳連接時數(shù)據(jù)通過數(shù)據(jù)處理模塊P0. 26、P0. 27 口傳輸，傳輸速率較慢。 將芯片的第1腳連接至數(shù)據(jù)處理模塊的Pl. 16 口、將芯片的第2腳連接至數(shù)據(jù)處理模塊的 Pl. 17 口、將芯片的第3腳連接至數(shù)據(jù)處理模塊的Pl. 18 口、將芯片的第4腳連接至數(shù)據(jù)處 理模塊的Pl. 19 口、將芯片的第6腳連接至數(shù)據(jù)處理模塊的Pl. 20 口、將芯片的第7腳連接 至數(shù)據(jù)處理模塊的Pl. 21 口、將芯片的第8腳連接至數(shù)據(jù)處理模塊的Pl. 22 口、將芯片的第 9腳連接至數(shù)據(jù)處理模塊的Pl. 23 口、將芯片的第14腳連接至數(shù)據(jù)處理模塊的P0. 15 口、將 芯片的第12腳連接至數(shù)據(jù)處理模塊的Pl. 24 口、將芯片的第15腳連接至數(shù)據(jù)處理模塊的 P0. 28 口、將芯片的第16腳連接至數(shù)據(jù)處理模塊的P0. 29 口、將芯片的第28腳連接至數(shù)據(jù) 處理模塊的Po. 30 口、將JP4的第3腳連接至數(shù)據(jù)處理模塊的P0. 26 口、將JP5的第3腳連 接至數(shù)據(jù)處理模塊的P0. 27 口、將電阻R25與R26的連接點連接至數(shù)據(jù)處理模塊的P0. 19 口，完成數(shù)據(jù)傳輸模塊與數(shù)據(jù)處理模塊的連接，實現(xiàn)數(shù)據(jù)傳輸功能和實時時鐘同步功能。如圖4所示，上述的程序燒錄模塊包括通信接口芯片51、RS232接口 52、跳線JP2 和相關電容元件，所述RS232接口 52和相關電容元件連接所述通信接口芯片51，所述通信 接口芯片51連接和通過所述跳線JP2連接所述數(shù)據(jù)處理模塊。程序燒錄模塊由通信接口芯片51、電容C4、C5、C6、C7、C8、C9、RS232接口 52、跳線 JP2組成，其中通信接口芯片51為SP3223集成電路，C4-C9為工作電容，燒錄數(shù)據(jù)由RS232 接口 52輸入芯片51的9、16腳，將芯片51的12腳連接至數(shù)據(jù)處理模塊的p0. 0端口，將芯 片51的10腳通過跳線JP2連接至數(shù)據(jù)處理模塊的P0. 1端口，配合數(shù)據(jù)處理模塊的JPl跳 線完成數(shù)據(jù)燒錄工作。如圖5所示，上述的實時時鐘模塊包括時鐘芯片61、鋰電池62和相關阻容元件，所 述鋰電池62和阻容元件連接所述時鐘芯片61，所述時鐘芯片61連接所述數(shù)據(jù)處理模塊并 提供時鐘信號。實時時鐘模塊由時鐘電路DS3221及附屬電路組成，提供數(shù)據(jù)采集模塊需要實時 時鐘信息。時鐘信息由時鐘電路DS3221的SCL、SDA兩個管腳連接輸出至數(shù)據(jù)處理模塊 P0. 2P 0.3端口完成實時時鐘信息輸入。如圖6所示，上述的上電復位模塊包括微處理器管理芯片71和相關阻容元件，所述相關阻容元件連接所述微處理器管理芯片71，所述微處理器管理芯片71連接所述數(shù)據(jù) 處理模塊并提供復位信號。微處理器管理芯片71為SP708R電路，阻容元件為電阻R6、R7、電容C10、C11，復位信號nRST由SP708R電路的第7腳輸出。如圖7所示，上述的系統(tǒng)調試與仿真模塊包括JTAG連接插座91和相關電阻元件，所述相關電阻元件連接所述JTAG連接插座91，所述JTAG連接插座91連接所述數(shù)據(jù)處理模 塊。相關電阻元件由排阻ICRl和RlO電阻組成，通過排阻ICRl將JTAG連接插座91的第 5、7、9、13腳上拉至3. 3V，通過RlO下拉0電平。同時將連接插座的第3腳與數(shù)據(jù)處理模塊 的Pl. 31 口、連接插座的第5腳與數(shù)據(jù)處理模塊的Pl. 28 口、連接插座的第7腳與數(shù)據(jù)處理 模塊的Pl. 30 口、連接插座的第9腳與數(shù)據(jù)處理模塊的Pl. 29 口、連接插座的第11腳與數(shù) 據(jù)處理模塊的Pl. 26 口、連接插座的第13腳與數(shù)據(jù)處理模塊的Pl. 7 口、連接插座的第15 腳與數(shù)據(jù)處理模塊的57腳reset 口連接。如圖8所示，上述的數(shù)據(jù)存儲模塊包括四塊存儲芯片81、與非門電路82和相關電 阻元件，所述相關電阻元件和與非門電路82的輸入端分別連接所述四塊存儲芯片81，所述 與非門電路82的輸出端連接所述數(shù)據(jù)處理模塊，所述四塊存儲芯片81以串行方式連接所 述數(shù)據(jù)處理模塊。四塊存儲芯片81為AT45DB642芯片，與非門電路82為74HC12芯片，其 功能是將數(shù)據(jù)處理模塊處理后的信息儲存在芯片中供日后下載。數(shù)據(jù)存儲模塊由四塊儲存芯片81、與非門電路82芯片、電阻Rll、R12、R14、R15、 R17、R18、R20、R21組成，采集的信息經(jīng)處理后儲存在四塊AT45DB642芯片中，AT4OTB642芯 片采用串行方式接入數(shù)據(jù)處理模塊，即將四塊AT45DB642芯片的時鐘SCK/CLK管腳并聯(lián)后 接入數(shù)據(jù)處理模塊的P0. 4 口提供工作時鐘，將四塊AT45DB642芯片的輸入SI管腳并聯(lián)后 接入數(shù)據(jù)處理模塊的P0. 6 口完成信號輸入，將四塊AT45DB642芯片的輸出SO管腳并聯(lián)后 接入數(shù)據(jù)處理模塊的P0. 5 口完成信號輸出，將四塊AT45DB642芯片的工作狀態(tài)指示管腳 RDY/NBUSY分別后接入與非門電路74HC20N的9、10、12、13管腳由8腳輸入至AT4OTB642芯 片的P0. 13 口完成儲存器工作狀態(tài)的判別，再將四塊AT45DB642芯片的片選CS腳，分別接 入數(shù)據(jù)處理模塊的P0. 7,P0. 10,P0. 12,P0. 18 口完成片選，將四塊AT45DB642芯片中nRESET 端即第2管腳連接至上電復位電路的nRST輸出端，這樣就實現(xiàn)采集數(shù)據(jù)的儲存。如圖9所示，上述的數(shù)據(jù)處理模塊包括微控制器芯片21、相關阻容元件、發(fā)光二 極管LED3、跳線JPl和晶震XTAL1，所述相關阻容元件、發(fā)光二極管LED3、跳線JPl和晶震 XTALl連接所述微控制器芯片21，所述晶震XTALl提供所述微控制器芯片21的工作時鐘脈 沖，所述發(fā)光二極管LED3構成所述微控制器芯片21的工作狀態(tài)指示電路，所述跳線JPl組 成數(shù)據(jù)燒錄與正常工作狀態(tài)的切換電路。本模塊的微控制器芯片21選用飛利浦公司的ARM系列2136CPU，它具有高速數(shù)據(jù) 處理、寬溫度范圍、功能齊全的特點，帶有I2c、RS232、SPI、RTC實時時鐘等功能，由2136cpu 和附屬器件組成的中央處理器模塊完成采集數(shù)據(jù)的運算處理工作。電容C11、C12、C13、C14、 C15、C16、C17、C18、C19、C20，電阻 R8、R9、R19、R22，發(fā)光二極管 LED3，震蕩晶體 XTAL1，跳線 JPl連接2136CPU芯片。其中由XTALl晶體頻率為11. 0259M并與C18、C19、R8組成震蕩電 路提供2136CPU芯片工作時鐘脈沖，電容ClU C12、C13、C14、C15、C16、C17、C20為濾波和 去耦電容提高系統(tǒng)穩(wěn)定性，R19和LED3為工作狀態(tài)指示電路，R9、C20、JPl組成燒錄與正常 工作切換電路。本發(fā)明起重設備實時工況采集與記錄裝置采用數(shù)據(jù)采集模塊連接設于起重設備 力矩限制器上的串行接口，數(shù)據(jù)采集模塊的數(shù)據(jù)輸入數(shù)據(jù)處理模塊，采集的數(shù)據(jù)經(jīng)數(shù)據(jù)處理模塊處理后存儲于數(shù)據(jù)存儲模塊，同時數(shù)據(jù)處理模塊還分別連接有數(shù)據(jù)傳輸模塊、程序 燒錄模塊、實時時鐘模塊、上電復位模塊和系統(tǒng)調試與仿真模塊；數(shù)據(jù)傳輸模塊用于相關數(shù) 據(jù)的下載和上傳；程序燒錄模塊用于將數(shù)據(jù)處理模塊的工作程序燒錄固化在微控制器中； 實時時鐘模塊用于提供數(shù)據(jù)采集模塊所需的實時時鐘信息；上電復位模塊用于提供整個系 統(tǒng)的初始化復位信號，該初始化設置為數(shù)據(jù)采集做好準備，不涉及實時時鐘模塊的時鐘信 息和數(shù)據(jù)存儲模塊內(nèi)保存的數(shù)據(jù)；系統(tǒng)調試與仿真模塊是為系統(tǒng)調試預留的接口，使用該 接口 可使用外部設備對系統(tǒng)程序進行仿真和調試，保證系統(tǒng)的可靠性，節(jié)省系統(tǒng)開發(fā)和調 試的時間和成本；本裝置還采用電源模塊連接機載電源并提供本裝置各模塊的電源。本裝 置解決了起重設備的安全保護系統(tǒng)不具備數(shù)據(jù)存儲功能的問題，及不能對設備運行的歷史 數(shù)據(jù)進行查詢的不足，為起重設備的運行狀態(tài)和故障分析提供了原始的數(shù)據(jù)依據(jù)。
權利要求
一種起重設備實時工況采集與記錄裝置，包括起重設備力矩限制器的串行接口和起重設備機載電源，其特征在于還包括數(shù)據(jù)處理模塊、電源模塊、數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊、系統(tǒng)調試與仿真模塊和數(shù)據(jù)存儲模塊，所述電源模塊的輸入端連接所述機載電源的輸出端，所述電源模塊的輸出端分別連接所述數(shù)據(jù)處理模塊、數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊、系統(tǒng)調試與仿真模塊和數(shù)據(jù)存儲模塊的電源端并提供工作電源；所述數(shù)據(jù)處理模塊通過數(shù)據(jù)線分別連接所述數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊、系統(tǒng)調試與仿真模塊和數(shù)據(jù)存儲模塊；所述數(shù)據(jù)采集模塊的輸入端連接所述串行接口。
2.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述電源 模塊包括24V至5V轉換模塊和5V至3. 3V轉換模塊，所述24V至5V轉換模塊的輸入端連 接所述機載電源的輸出端，所述24V至5V轉換模塊的輸出端分別連接所述5V至3. 3V轉換 模塊和數(shù)據(jù)傳輸模塊的電源輸入端，所述5V至3. 3V轉換模塊的輸出端分別連接所述數(shù)據(jù) 處理模塊、數(shù)據(jù)采集模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊、系統(tǒng)調試與仿真模 塊和數(shù)據(jù)存儲模塊的電源輸入端。
3.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述數(shù)據(jù) 采集模塊包括兩組光耦電路和非門電路，所述兩組光耦電路的輸入端連接所述串行接口， 所述兩組光耦電路的輸出端連接所述數(shù)據(jù)處理模塊，所述；兩組光耦電路分別構成數(shù)據(jù)采 集的主通道和輔助通道。
4.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述數(shù)據(jù) 傳輸模塊是USB數(shù)據(jù)下載和上傳模塊，其包括USB芯片、晶震XTAL2、跳線JP4、跳線JP5、USB 接口和相關阻容元件，所述USB芯片連接所述數(shù)據(jù)處理模塊，所述USB接口通過相關阻容元 件、跳線JP4和跳線JP5連接所述USB芯片，所述晶震通過相關阻容元件連接所述USB芯片。
5.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述程序 燒錄模塊包括通信接口芯片、RS232接口、跳線JP2和相關電容元件，所述RS232接口和相 關電容元件連接所述通信接口芯片，所述通信接口芯片連接和通過所述跳線JP2連接所述 數(shù)據(jù)處理模塊。
6.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述實時 時鐘模塊包括時鐘芯片、鋰電池和相關阻容元件，所述鋰電池和阻容元件連接所述時鐘芯 片，所述時鐘芯片連接所述數(shù)據(jù)處理模塊并提供時鐘信號。
7.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述上電 復位模塊包括微處理器管理芯片和相關阻容元件，所述相關阻容元件連接所述微處理器管 理芯片，所述微處理器管理芯片連接所述數(shù)據(jù)處理模塊并提供復位信號。
8.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述系統(tǒng) 調試與仿真模塊包括JTAG連接插座和相關電阻元件，所述相關電阻元件連接所述JTAG連 接插座，所述JTAG連接插座連接所述數(shù)據(jù)處理模塊。
9.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述數(shù)據(jù) 存儲模塊包括四塊存儲芯片、與非門電路和相關電阻元件，所述相關電阻元件和與非門電 路的輸入端分別連接所述四塊存儲芯片，所述與非門電路的輸出端連接所述數(shù)據(jù)處理模塊，所述四塊存儲芯片以串行方式連接所述數(shù)據(jù)處理模塊。
10.根據(jù)權利要求1所述的起重設備實時工況采集與記錄裝置，其特征在于所述數(shù)據(jù) 處理模塊包括微控制器芯片、相關阻容元件、發(fā)光二極管、跳線JPl和晶震XTAL1，所述相關 阻容元件、發(fā)光二極管、跳線JPl和晶震XTALl連接所述微控制器芯片，所述晶震提供所述 微控制器芯片的工作時鐘脈沖，所述發(fā)光二極管構成所述微控制器芯片的工作狀態(tài)指示電 路，所述跳線JPl組成數(shù)據(jù)燒錄與正常工作狀態(tài)的切換電路。
全文摘要
本發(fā)明公開了一種起重設備實時工況采集與記錄裝置，其包括力矩限制器的串行接口和機載電源，還包括數(shù)據(jù)處理模塊、電源模塊、數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊、系統(tǒng)調試與仿真模塊和數(shù)據(jù)存儲模塊；電源模塊的輸入端連接機載電源的輸出端，電源模塊的輸出端分別連接各模塊的電源端并提供工作電源；數(shù)據(jù)處理模塊通過數(shù)據(jù)線分別連接數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、程序燒錄模塊、實時時鐘模塊、上電復位模塊、系統(tǒng)調試與仿真模塊和數(shù)據(jù)存儲模塊；數(shù)據(jù)采集模塊的輸入端連接所述串行接口。本裝置采集和記錄設備實時工況數(shù)據(jù)，為設備運行狀態(tài)和故障分析提供了原始的數(shù)據(jù)依據(jù)。
文檔編號B66C13/16GK101837928SQ200910047940
公開日2010年9月22日 申請日期2009年3月20日 優(yōu)先權日2009年3月20日
發(fā)明者張炳晨, 張耀華, 李松, 韓念東 申請人:上海寶鋼設備檢修有限公司