專利名稱：印刷電路板的制作方法
技術領域：
本發(fā)明涉及一種印刷電路板(Printed Circuit Board, PCB),特別是經(jīng)布線而 具有良好信號品質(zhì)與較少電石茲干擾(Electromagnetic Interference, EMI)影響的印刷電^各板。
背景技術：
隨著印刷電路板技術的迅速發(fā)展，電磁干擾問題的嚴重性增加。當半導體 裝置具有更高運行速度及更高的器件密度時，噪聲發(fā)生。因此，對于印刷電路 板的設計人員而言，電磁干擾問題已經(jīng)成為越來越大的挑戰(zhàn)。圖la是例示現(xiàn)有技術中雙層印刷電路板300的頂部局部示意圖，其中顯示 了電源面與信號面的布線。圖lb與圖lc是分別例示沿圖la所示雙層印刷電路 板300中線A-A，及線B-B，的剖面的示意圖。現(xiàn)有技術中雙層印刷電路板300具 有位于基板100的上表面102上的頂層(top layer),頂層是由阻焊層(solder mask layer)126覆蓋。頂層包含電源路徑(power trace)108a、 108b以及信號路徑(signal tmce)l 12?，F(xiàn)有技術中雙層印刷電游4反300同樣具有底層(bottom layer),此底層 由阻焊層130覆蓋，阻焊層130包含位于基板100的下表面103上的接地面 (ground plane)140。為方便描述，阻焊層126未于圖la中顯示。電源路徑108a 與108b用于傳送電源，而信號路徑112用于傳送信號。如圖la所示，大致沿第 二方向304的信號路徑112構成相鄰的電源路徑108a與108b兩者間的電源傳送 障礙層(barrier),其中電源路徑108a與108b大致沿第一方向302,且第一方向 302不平行于第二方向304。如圖lb所示，為實現(xiàn)相鄰的電源路徑108a與108b 兩者間的電源傳送，在基板100的下表面103上形成導電層108c。通過穿過基 板100的插頭(plug)134,導電層108c分別電性連接至電源路徑108a與108b， 并且導電層108c是通過裂縫(split)150與接地面140隔離。如圖la與圖lc所示， 信號路徑112直接越過導電層108c周圍的裂縫150。但是，當沿信號路徑112 傳送信號(尤其是高速信號)時，高速信號的電流返回路徑不但殘留于信號路徑 112之下，而且還直接沿信號路徑112下的裂縫150沿伸。因此，越長的電流返回路徑會導致更高的阻抗以及信號衰減問題。同樣，沿著裂縫150的電流返回路徑可能產(chǎn)生非期望的垂直于第一方向302與第二方 向304的磁場，而此非期望的磁場也會增加鄰近信號路徑的耦合系數(shù)(coupling coefficient)以及力口重電f茲干擾(electromagnetic interference, EMI)問題。雖然可利 用具有不同層將電源面、信號面及接地面隔離的多層印刷電路板來緩解上述問 題，但是增加印刷電路板的層數(shù)將會增加印刷電路板的制造成本。發(fā)明內(nèi)容為了解決現(xiàn)有技術中存在的技術問題，本發(fā)明提供以下技術方案。本發(fā)明揭示一種印刷電路板，包含基板，具有第一表面與第二表面；接 地面，位于第二表面上；信號路徑，沿第一方向位于第一表面上；至少兩個電 源面，位于第一表面上，分別鄰近于信號路徑的相對側(cè)且相互分離；以及導電 連接體，是沿第二方向耦接于電源面，橫穿信號路徑，且并不與信號路徑電性 連接，其中信號路徑不會直接通過接地面的任一裂縫。本發(fā)明揭示一種印刷電路板，包含基板；底層，包含位于基板的一側(cè)上 的接地面，其中底層具有至少一裂縫；以及頂層，包含位于基板的一相對側(cè)的 信號路徑與相鄰近的多個電源面，電源面是通過導電連接體橫穿信號路徑而相 耦接，導電連接體不與信號路徑電性連接，且導電連接體不與信號路徑共面， 其中信號路徑不會直接通過底層的至少 一裂縫。本發(fā)明揭示一種印刷電路板，包含基板，具有第一表面與第二表面；接 地面，位于第二表面上；第一信號路徑，沿第一方向位于第一表面上；第二信 號路徑，位于第一表面上，是分成兩個信號路徑片段，分別鄰近于第一信號路 徑的相對側(cè)；以及導電連接體，是沿第二方向耦接于第二信號路徑的信號路徑 片段，橫穿第一信號路徑且不與第一信號路徑電性連接，其中第一信號路徑不 直接通過接地面的任一裂縫。實施本發(fā)明揭示的印刷電路板可實現(xiàn)在不具備昂貴的多層印刷電路板的情 形下，在高信號頻率區(qū)域中，仍具有良好信號品質(zhì)與較少電磁干擾影響，并且 制造工藝簡單，降低制造成本。


圖la是例示現(xiàn)有技術中雙層印刷電鴻_板的頂部局部示意圖。圖lb是例示沿圖la所示雙層印刷電路板中線A-A，的剖面的示意圖。 圖lc是例示沿圖la所示雙層印刷電路板中線B-B'的剖面的示意圖。 圖2a圖示本發(fā)明第一實施例印刷電^各板的頂部局部示意圖。 圖2b是例示沿圖2a所示本發(fā)明第一實施例印刷電路板中線A-A，的剖面的 示意圖。圖2c是例示沿本發(fā)明第二實施例印刷電路板中線A-A，的剖面的示意圖。 圖2d是例示沿信號路徑傳輸方向的示意圖。 圖3a是例示本發(fā)明第三實施例印刷電路板的頂部局部示意圖。 圖3b是例示沿圖3a所示本發(fā)明第三實施例印刷電路板中線A-A，的剖面的 示意圖。圖3c是例示沿本發(fā)明第四實施例印刷電路板中線A-A，的剖面的示意圖。 圖3d是例示沿信號路徑的傳輸方向的剖面示意圖。 圖4是例示本發(fā)明另 一實施例印刷電路板的頂部局部示意圖。 圖5是例示本發(fā)明第六實施例印刷電路板的頂部局部示意圖。 圖6a是顯示現(xiàn)有技術中兩層印刷電路板中信號路徑的信號插入損耗模擬結(jié) 果示意圖。圖6b是顯示本發(fā)明一實施例印刷電路板中信號路徑的信號插入損耗仿真結(jié) 果示意圖。
具體實施方式
本發(fā)明說明書提供的實施例用于說明本發(fā)明不同實施方式的技術特征。其 中，實施例中的各組件的配置是為說明之用，并非用以限制本發(fā)明。本發(fā)明的 保護范圍應當以權利要求書所要求的范圍為準。在可能的情形下，將在附圖及 實施方式中使用相同的標號用以指示同一部件。在說明書及權利要求書中使用了某些詞匯來指稱特定的組件。所屬技術領 域中的技術人員應可理解，制造商可能會用不同的名詞來稱呼同樣的組件。本 說明書及權利要求書并不以名稱的差異作為區(qū)分組件的方式，而是以組件在功 能上的差異作為區(qū)分的基準。在通篇說明書及后續(xù)的權利要求中當中所提及的 "包含"為一開放式的用語，應解釋成"包含但不限定于"。另外，"耦接"一 詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接 于第二裝置，則代表第一裝置可直接電氣連接第二裝置，或通過其它裝置或連裝置。圖2a至圖2c是例示本發(fā)明第一實施例印刷電鴻4!500a的示意圖。其中圖 2a圖示本發(fā)明第一實施例印刷電路板500a的頂部局部示意圖。在本實施例中， 印刷電路板500a包含適用于基于導線架(lead frame)的半導體封裝芯片的兩層印 刷電路板。印刷電路板500a具有一頂層與一底層，其中頂層包含電源面及信號 路徑，底層包含接地面。印刷電路板500a包含基板200，基板200具有上表面 202與下表面203。頂層設置于上表面202之上且由阻焊層226覆蓋(如圖2b、 圖2c與圖2d所示)，上表面202包含信號路徑212a至212g以及電源面208， 其中信號路徑212a至212g均共面于電源面208。同樣地，底層設置于基板200 的下表面203上且由阻焊層230所覆蓋，下表面203包含接地面228。為了方便 說明，未在圖2a中顯示阻焊層226。多組金手指(fmger)204a至2041以及金手指 206a至2061均設置在基板200的上表面202之上。在一實施例中，金手指204a如控制器芯片封裝體。半導體芯片封裝體219裝載于上表面202之上，并具有 多個引導線221分別連接至金手指204a至2041。同樣地，金手指206a至2061 是用于另 一表面裝載的基于導線架半導體芯片封裝體的輸入/輸出連接，其中半 導體芯片封裝體220可受控于連接至金手指204a至2041的半導體芯片封裝體， 例如，存儲器芯片封裝體。半導體芯片封裝體220裝載于上表面202之上，并 具有多個引導線222分別連接至金手指206a至2061。金手指204a至2041中每 一者以及金手指206a至2061中每一者的功能均是預設的，這是因為連接半導體 芯片封裝體219與220間的接腳(pin)分配完全符合必需的設計規(guī)范。對于半導體芯片封裝體219的引導線221來說，例如，連接至金手指204b、 204e、 204f、 204h與204j的引導線221均被設定為用于電源傳輸，例如Vdd或 Vss。而其它連接至金手指204a、 204c、 204d、 204g、 204i、 204k與2041的引 導線221均被設定為用于信號傳輸。在一實施例中，半導體芯片封裝體220，以 存儲器芯片封裝體為例說明，是通過半導體芯片封裝體219(例如控制器芯片 封裝體)來控制存儲器芯片封裝體。因此，半導體芯片封裝體219的每一引導線 221分別與半導體芯片封裝體220的每一引導線222具有對應關系。舉例說明， 與金手指204a相連接的引導線221被指定為通過信號路徑212a將第一類型信號 傳送至與金手指206b相連接的引導線222。與金手指204c相連接的引導線221 被指定為通過信號路徑212b將第二類型信號傳送至與金手指206d相連導線222。與金手指204d相連接的引導線221被指定為通過信號路徑212c將第 三類型信號傳送至與金手指206e相連接的引導線222。與金手指204g相連接的 引導線221被指定為通過信號路徑212d將第四類型信號傳送至與金手指206i 相連接的引導線222。與金手指204i相連接的引導線221被指定為通過信號路 徑212e將第五類型信號傳送至與金手指206g相連接的引導線222。與金手指 204k相連接的引導線221被指定為通過信號路徑212f將第六類型信號傳送至與 金手指206k相連接的引導線222。與金手指2041相連接的引導線221被指定為 通過信號路徑212g將第七類型信號傳送至與金手指2061相連接的引導線222。 以上第一類型信號至第七類型信號可為彼此相同或不同的信號。同樣地，與金 手指204b、 204e、 204f、 204h與204j相連接的引導線221是被指定為用于將電 源通過電源面208分別連接至與金手指206a、 206c、 206f、 206h與206j相連接 的引導線222。如圖2a所示，大致沿第二方向504的信號路徑212a構成相鄰的金手指206a 與電源面208兩者間的電源傳輸障礙層(barrier),其中電源面208大致是沿第一 方向502沿伸，且第一方向502不與第二方向504平行。同樣地，大致沿第二 方向504的信號路徑212g與信號路徑212f構成相鄰的金手指206h、 206j與電 源面208之間的電源傳輸障礙層，其中此電源面208大致是沿第一方向502,進 而導致產(chǎn)生前文所述的問題。為了解決以上問題，可將子電源面210與214設 置于基板200的上表面202上，并分別電性連接至金手指206a、 206h與206j。 大致沿第一方向502的導電連4妄體(conductive connection)216可通過子電源面 210與電源面208耦接至金手指206a,其中子電源面210與電源面208鄰近于 信號路徑212a的相對側(cè)。導電連接體216橫穿信號路徑212a且不與信號路徑 212a電性連接。同樣地，如圖2a所示，大致沿第一方向502的導電連接體218 可通過子電源面214與電源面208耦接至金手指206h與206j,其中子電源面214 與電源面208均鄰近于信號路徑212f及212g的相對側(cè)。導電連接體218橫穿信 號路徑212f與212g且不與信號路徑212f與212g電性連接。在一實施例中，導 電連接體216與218包含導線，表面裝載裝置包含多個0歐姆電阻器、母線(strap) 或跳線(jumper)。圖2b是例示沿圖2a所示本發(fā)明第一實施例印刷電路板500a 中線A-A，的剖面的示意圖。說明本發(fā)明印刷電路板500a的導電連接體216a以 及導電連接體216b的不同實施例。如圖2b所示，導電連接體216a(例如0歐 姆電阻器)被設置于信號路徑212a、子電源面210與電源面208之上，并通過焊錫(solders)232a透過阻焊層226與子電源面210與電源面208的耦接。如圖2b 所示，導電連接體216a可提供子電源面210與電源面208間的高電平互連，而 不與信號路徑212a接觸。圖2c是例示沿本發(fā)明第二實施例印刷電路板中線A-A，的剖面的示意圖。可 選地，導電連接體216a(例如跳線)被設置于信號路徑212a、子電源面210與 電源面208之上。跳線穿過阻焊層226,與介層插孔(viaplugs)234以及突出于基 板200的下表面203,并耦接至子電源面210與電源面208。導電層229可形成 于基板200的下表面203上，其中導電層229中具有跳線的兩端。在一實施例 中，導電層229與鄰近的接地面228同時形成，通過蝕刻工藝產(chǎn)生的裂縫250a 將導電層229與接地面228彼此分離。如圖2c所示，跳線也可提供子電源面210 與電源面208間的高電平互連，并不與信號路徑212a接觸。圖2d是例示沿信號路徑212a傳輸方向(例如第二方向504)的示意圖。因 為沒有電源傳輸路徑占用直接位于信號路徑212a下方的接地面228，信號路徑 212a通過接地面228的區(qū)域不含任一裂縫。因此，可獲得良好的信號品質(zhì)與較 少的電磁干擾。類似于導電連接體216，導電連接體218可提供子電源面214與 電源面208間的高電平互連，并不與信號路徑212f及212g接觸。信號路徑212f 及212g通過接地面228之區(qū)域不含任一裂縫。如圖3a至圖3d所示，在一可選實施方式中，本發(fā)明印刷電路板500b的導 電連接體216與218是設置于基板200的下表面203。圖3a是例示本發(fā)明第三 實施例印刷電路板的頂部局部示意圖。圖3b是例示沿圖3a所示本發(fā)明第三實 施例印刷電路板500b中線A-A，的剖面的示意圖。分別顯示本發(fā)明印刷電路板500b的導電連接體216c與216d的不同實施 方式。如圖3b所示導電連接體216c，例如， 一被設置于下表面203的0歐姆電 阻器。0歐姆電阻器216c通過阻焊層230的焊錫232a耦接至子電源面210與電 源面208,導電層229與介層插孔234穿過基板200。導電層229形成于基板200 的下表面203,且位于介層插孔234與0歐姆電阻器之間。在一實施例中，導電 層229與鄰近的接地面228同時成形，利用蝕刻工藝由裂縫250b將彼此分離。 如圖3b所示，0歐姆電阻器216c可提供子電源面210與電源面208間的低電平 互連，并不與信號i 各徑212a接觸。圖3c是例示沿本發(fā)明第四實施例印刷電路板中點劃線A-A，的剖面的示意 圖。可選地，導電連接體216d(例如跳線216d)，設置于下表面203下方。跳線216d耦接至子電源面210與電源面208。接地面228具有裂縫250c ，用以利用 蝕刻工藝進行跳線216d、子電源面210與電源面208之間的連4妻，而不與接地 面228連接。焊錫232b成形于下表面203的裂縫250c中。跳線216d插入至焊 錫232b及介層插孔234并穿過基板200，突出于基外反200的上表面202。如圖 3c所示，跳線216d可提供子電源面210與電源面208間的低位準互連，并不與 信號路徑212a接觸。圖3d是例示沿信號路徑212a的傳輸方向(例如第二方向504)的剖面示意 圖。因為沒有電源傳輸路徑直接占用直接位于信號路徑212a下方的接地面228， 信號路徑212a通過接地面228的區(qū)域不含任一裂縫，因此可獲得良好的信號品 質(zhì)與較少的電磁干擾。類似于導電連接體216，導電連接體218可提供子電源面 214與電源面208間的低電平互連，并不與信號路徑212f及212g接觸。信號路 徑212f及212g可直接通過接地面228的區(qū)域不含任一裂縫。圖4是例示本發(fā)明另 一實施例印刷電路板500c的頂部局部示意圖。在本實 施例中，印刷電路板500c包含用于球形陣列(ball grid array)封裝半導體芯片的兩 層印刷電路板，其中印刷電路板500c具有一頂層與一底層，其中頂層包含電源 面及信號路徑；底層包含接地面。印刷電路板500c具有含焊墊(pad)區(qū)域262， 焊墊區(qū)域262包含多個球形焊墊(ball pad)260a至260x。焊墊260a至260x是用 于印刷電路板500c與承載球形陣列半導體芯片封裝體(未顯示)間的輸入/輸出連 接。由于承載的球形陣列半導體芯片封裝體的接腳(pin)分配必須完全符合設計 規(guī)范，焊墊260a至260y中每一者的功能是預設。在本實施例中，焊墊260b、 260d、 260g、 260h、 260i、 2601、 260m、 260n、 260o、 260p、 260q、 260r、 260t、 260v以及260x被指定用于傳輸信號。焊墊260a、 260c、 260e、 260f、 260j、 260s、 260u以及260w被指定用于傳輸電源。頂層被設置于上表面202上，上表面202 包括信號路徑264a至264p以及電源面208。設置于基板200的上表面202上的 信號路徑264a至264p分別用于焊墊260b、 260d、 260g、 260h、 260i、 260k、 2601、 260m、 260n、 260o、 260p、 260q、 260r、 260s、 260t、 260v以及260x的 不同信號的傳送。設置于基板200的上表面202的電源面208是用于焊墊260a、 260c、 260e、 260f、 260j、 260s、 260u以及260w的電源傳送。本發(fā)明一實施例導電連接體同樣可用于電源面208與焊墊260s、 260u以及 260w之間的電源傳輸，如圖4所示，導電連接體316大致是沿第一方向502耦 4妄電源面208與子電源面310。子電源面310耦4妻至焊墊260s與焊墊260u。電源面208與子電源面310鄰近于信號路徑264h至264p的相對側(cè)。導電連接體 316橫穿信號路徑264h至264p且不與信號路徑264h至264p電性連接，信號路 徑264h至264p大致是沿第二方向504,第二方向504不平行于第一方向502。 同樣地，為了電源面208與焊墊260w之間的電源傳輸，導電連接體318大致沿 第二方向504耦接子電源面310與子電源面314，其中子電源面310耦接至電源 面208,子電源面314連接至焊墊260w。導電連接體318橫穿信號路徑264h至 264k且不與信號路徑264h至264k電性連接。其中信號路徑264h至264p大致 是沿第一方向502，第一方向502不平行于第二方向504。在本發(fā)明一實施例中， 導電連接體316或?qū)щ娺B接體318可不共面于信號路徑及電源面。類似于圖2a 至圖2d以及圖3a至圖3d所示的導電連接體216或?qū)щ娺B接體218,導電連接 體316或?qū)щ娺B接體318可提供預設的焊墊與電源面間的高/低電平互連，且不 與鄰近的信號路徑接觸。以上所述的導電連接體可改善印刷電路板500c的用電 效能，例如，具有良好信號品質(zhì)與較少電磁干擾影響。同樣地，如圖4所示，大致沿第一方向502的子電源面314是構成鄰近的 信號路徑2641與焊墊260k兩者間的信號傳輸障礙層。類似地，本發(fā)明實施例中 導電連接體264q同樣可用于信號路徑2641與焊墊260k之間的信號傳輸。另外， 為了方便設置導電連接體，例如，介層插孔266與268可鉆穿基板200，其中介 層插孔266電性連接至信號路徑2641,以及介層插孔268通過子信號路徑264r 電性連接至焊墊260k。如圖4所示，實質(zhì)上，信號路徑2641與子信號路徑264r 均鄰近于子電源面314的同一側(cè)。在底層上的導電連接體264q大致沿第一方向 502通過子信號路徑264r耦接至信號路徑2641與焊盤260k，其中導電連接體 264q連接介層插孔266與介層插孔268。導電連接體264q橫穿大致沿第二方向 504的導電連接體318，第二方向504不與第一方向502平行。導電連接體264q 不與信號路徑2641電性連接。在本發(fā)明一實施例中，導電連接體264q可不與信 號路徑及電源面共面。如圖4所示，導電連接體264q可設置于基板200的下表 面(未顯示)的下方?？蛇x地，導電連接體264q可被設置于基板200的上表面202 上方。類似于圖2a至圖2d以及圖3a至圖3d所示的導電連接體216或?qū)щ娺B接 體218,導電連接體264q可提供預設的焊墊與信號路徑間的低Z高電平互連，并 不與鄰近的信號路徑接觸。于一實施例中，導電連接體264q包含跳線、O歐姆 電阻器或母線。以上所述的導電連接體可改善印刷電路板500c的用電效能，例 如，具有良好信號品質(zhì)與較少電磁干擾影響。另外，為方便布線，例如，為建立參考電壓Vref(未顯示)與悍墊260j間的 電性連接，可通過利用蝕刻工藝在基板200的下表面(未顯示)上圖案化一接地面 (未顯示)來形成另一個導電路徑270,以形成圍繞導電路徑270的裂縫(未顯示)， 其中裂縫用于將導電路徑270與鄰近的接地面彼此分離。導電路徑270連接至 參考電壓Vref與焊墊260j。因為電源面208所承載的是穩(wěn)定電壓，而非為一信 號，電源面208經(jīng)過導電路徑270周圍的任一裂縫是被允許的。圖5是例示本發(fā)明第六實施例印刷電路板500d的頂部局部示意圖?？蛇x地， 導電連接體同樣可用于路徑調(diào)換(trace swapping),例如，信號路徑調(diào)換。如圖5 所示，引導線321、 322與金手指連接。信號路徑312d可作為半導體芯片封裝 體319與320之間的信號連接(signal connections)?；?00的上表面202上的 信號路徑312e是連接至半導體芯片封裝體319的金手指304i與半導體芯片封裝 體320的金手指306g。大致沿第二方向504的信號路徑312e構成半導體芯片封 裝體319的金手指304j與半導體芯片封裝體320的金手指306i之間的信號傳輸 障礙層。為了方便信號路徑布線，兩個信號路徑片段312d與312f以及導電連接 體350可用于金手指304j與金手指306i之間的信號傳輸。兩個信號路徑片段 312d與312f是被設置于上表面202上，并且分別鄰近于信號路徑312e的相對 側(cè)。導電連接體350沿第一方向502耦接至信號路徑的信號路徑片段312d與 312f。導電連接體350可實現(xiàn)信號路徑片段312d至信號路徑片段312f的路徑調(diào) 換，橫穿信號路徑312e且不與信號路徑312e電性連接。同樣地，信號路徑312e 也不直接通過基板200的下表面上接地面(未顯示)的任一裂縫(未顯示)。在一實 施例中，導電連接體350可包含跳線、O歐姆電阻器或母線。以上所述的導電連 接體350可改善印刷電路板500d的用電效能，例如，具有良好信號品質(zhì)與較少 電^f茲干擾影響。圖6a是顯示現(xiàn)有技術中兩層印刷電路板中信號路徑的信號插入損耗 (insertion loss)模擬結(jié)果示意圖。圖6b是顯示本發(fā)明一實施例印刷電路板中信號 路徑的信號插入損耗仿真結(jié)果示意圖。利用Ansoft公司提供的電磁場全波分析 軟件分別評估現(xiàn)有技術的印刷電路板及本發(fā)明實施例的印刷電路板中信號路徑 的信號插入損耗。如圖6a所示，顯示現(xiàn)有技術中印刷電路板中兩種信號路徑對 應的曲線401a、 402a?，F(xiàn)有對支術中印刷電路板中兩種信號路徑正下方的4妻地面 有裂縫，曲線401a、 402a顯示在高信號頻率區(qū)域(MGHz)中明顯的信號插入損 耗。例如，大致在lGHz的信號頻率時，曲線401a、402a是分別顯示大致為-3.8dB與-4.3dB的信號插入損耗。如圖6b所示，曲線401b、 402b是分別顯示如同圖 6a所示的兩種信號路徑，其信號路徑下方的接地面沒有裂縫。然而，圖6b所示 本發(fā)明實施例印刷電路板的信號路徑顯示了在高信號頻率區(qū)域(〉lGHz)中較少 的信號插入損耗。例如，大致于lGHz的信號頻率時，曲線401b、 402b是分別 顯示大致為-2.4dB與-3.6dB的信號插入損耗。通過比較曲線401a與曲線401b， 本發(fā)明實施例的一印刷電路板的信號路徑在大約lGHz信號頻率處呈現(xiàn)1.4dB的 改良。而通過比較曲線402a與曲線402b，本發(fā)明實施例的印刷電路板的另一信 號路徑在大約1GHz信號頻率處呈現(xiàn)0.7dB的改良。以上結(jié)果顯示，直接通過完 整接地面的信號路徑具有較少信號插入損耗，特別是處于高信號頻率(》GHz) 區(qū)域。以下將描述本發(fā)明實施例印刷電路板的優(yōu)點，在本發(fā)明實施例揭示的印刷 電路板中，當 一信號路徑構成鄰近的大致沿不平行于信號路徑的方向的電源面 間的一電源傳送障礙層時，導電連接體用于耦接電源面或電源路徑，橫穿信號 路徑且不與信號路徑電性連接。導電連接體可提供電源面或電源路徑之間的高/ 低電平互連，且不與鄰近的信號路徑接觸。因為沒有電源傳輸路徑占用位于信 號路徑下方的接地面，因此，鄰近的信號路徑可直接通過接地面的區(qū)域不含任 一裂縫。另外，導電連接體可包含低成本的導線或者表面裝載裝置包含導線、0 歐姆電阻器、母線及跳線。以上所述的導電連接體可改善兩層印刷電贈^板的用 電效能，例如，在不具備昂貴的多層印刷電路板的情形下，在高信號頻率區(qū)域 中，仍具有良好信號品質(zhì)與較少電磁干擾影響。本發(fā)明實施例揭示的印刷電路 板制造工藝筒單，進而降低了制造成本。已參照較佳實施例在上文對本發(fā)明進行詳細說明。然而，本技術領域中技 術人員應了解，本發(fā)明要求保護的范圍并不限于所揭露較佳實施例。相反地， 其涵蓋權利要求書所定義的范圍內(nèi)的不同修改與均等例。應給予權利要求最寬 廣的闡釋，以包含所有的修改與均等的安排。
權利要求
1.一種印刷電路板，包含基板，具有第一表面與第二表面；接地面，位于所述第二表面上；信號路徑，沿第一方向位于所述第一表面上；至少兩個電源面，位于所述第一表面上，分別鄰近于所述信號路徑的相對側(cè)且相互分離；以及導電連接體，沿第二方向耦接于所述電源面，橫穿所述信號路徑，且并不與所述信號路徑電性連接，其中所述信號路徑不會直接通過所述接地面的任一裂縫。
2. 如權利要求1所述的印刷電路板，其特征在于，所述第一方向不平行于 第二方向。
3. 如權利要求1所述的印刷電路板，其特征在于，所述導電連接體包含多 個表面裝載裝置。
4. 如權利要求3所述的印刷電路板，其特征在于，所述表面裝載裝置包含 導線、0歐姆電阻器、母線及跳線。
5. 如權利要求1所述的印刷電路板，其特征在于，所述導電連接體位于所 述電源面的正上方或位于所述接地面的正上方。
6. 如權利要求1所述的印刷電路板，其特征在于，還包含至少兩個介層插 孔穿過所述基板，其中所述介層插孔的每一者是電性連接至所述電源面中的一 者與所述導電連接體。
7. 如權利要求1所述的印刷電路板，其特征在于，所述導電連接體不與所 述信號路徑或所述電源面共面。
8. 如權利要求1所述的印刷電路板，其特征在于，所述信號路徑與所述電 源面共面。
9. 如權利要求1所述的印刷電路板，其特征在于，所述信號路徑與所述電 源面分別電性連接至所述基板的所述第一表面上所裝載的半導體芯片封裝體。
10. 如權利要求4所述的印刷電路板，其特征在于，所述表面裝載裝置是以 串耳關或并聯(lián)方式裝載。
11. 一種印刷電路板，包含 基板；底層，包含位于所述基板的一側(cè)上的接地面，其中所述底層具有至少一裂 縫；以及頂層，包含位于所述基板的一相對側(cè)的信號路徑與相鄰近的多個電源面， 所述電源面是通過導電連接體橫穿所述信號路徑而相耦接，所述導電連接體不 與所述信號路徑電性連接，且所述導電連接體不與所述信號路徑共面，其中所 述信號路徑不會直接通過所述底層的所述至少一裂縫。
12. 如權利要求11所述的印刷電路板，其特征在于，所述電源面是沿一方 向，所述方向不平行于所述信號路徑所沿的方向。
13. 如權利要求11所述的印刷電路板，其特征在于，所述導電連接體包含 多個表面裝載裝置。
14. 如權利要求14所述的印刷電路板，其特征在于，所述表面裝載裝置包 含導線、0歐姆電阻器、母線及跳線。
15. 如權利要求11所述的印刷電路板，其特征在于，所述導電連接體是位 于所述頂層或底層的正上方。
16. 如權利要求11所述的印刷電路板，其特征在于，還包含至少兩個貫穿 所述基板的介層插孔貫穿所述基板，其中所述介層插孔的每一者是電性連接至 所述電源面中的一者與所述導電連接體。
17. 如權利要求11所述的印刷電路板，其特征在于，所述信號路徑與所述 電源面共面。
18. 如權利要求11所述的印刷電路板，其特征在于，所述信號路徑與所述
19. 如權利要求14所述的印刷電路板，其特征在于，所述表面裝載裝置是 以串聯(lián)或并聯(lián)方式裝載。
20. —種印刷電^各板，包含 基板，具有第一表面與第二表面； 接地面，位于所述第二表面上； 第一信號路徑，沿第一方向位于所述第一表面上；第二信號路徑，位于所述第一表面上，分成兩個信號路徑片段，分別鄰近 于所述第一信號路徑的相對側(cè)；以及導電連接體，沿第二方向耦接于所述第二信號路徑的所述信號路徑片段， 橫穿所述第一信號路徑且不與所述第一信號路徑電性連接，其中所述第一信號 路徑不直接通過所述接地面的任一裂縫。
21. 如權利要求20所述的印刷電路板，其特征在于，所述第一方向不平行 于第二方向。
22. 如權利要求20所述的印刷電路板，其特征在于，所述導電連接體包含 多個表面裝載裝置。
23. 如權利要求22所述的印刷電路板，其特征在于，所述表面裝載裝置包 含導線、0歐姆電阻器、母線及跳線。
24. 如權利要求23所述的印刷電路板，其特征在于，所述表面裝載裝置是 以串聯(lián)或并耳關方式裝載。
全文摘要
本發(fā)明涉及印刷電路板，所述印刷電路板包含基板，具有第一表面與第二表面；接地面，位于第二表面上；信號路徑，沿第一方向位于第一表面上；至少兩個電源面，位于第一表面上，分別鄰近于信號路徑的相對側(cè)且相互分離；以及導電連接體，是沿第二方向耦接于電源面，橫穿信號路徑，且并不與信號路徑電性連接，其中信號路徑不會直接通過接地面的任一裂縫。實施本發(fā)明揭示的印刷電路板可實現(xiàn)在不具備昂貴的多層印刷電路板的情形下，在高信號頻率區(qū)域中，仍具有良好信號品質(zhì)與較少電磁干擾影響，并且制造工藝簡單，降低制造成本。
文檔編號H05K1/02GK101557677SQ20091000911
公開日2009年10月14日 申請日期2009年2月18日 優(yōu)先權日2008年4月7日
發(fā)明者林泓均, 陳南璋 申請人:聯(lián)發(fā)科技股份有限公司