專利名稱：具有測試裝置的存儲模塊的制作方法
技術領域：
本案系關于一種具有一電子印刷電路板與復數個設置在印刷電路板上的積體存儲芯片之存儲模塊，此種存儲模塊具有一測試裝置，藉由此種裝置之幫助，其可能完成至少一存儲芯片的電功能測試。
背景技術：
在此類的存儲模塊中，測試裝置系被提供來儲存信息，其可被容納于每個存儲芯片中，并做為其構成的部分。被整合在各自存儲芯片中的測試單元，其系在該存儲芯片被設置在印刷電路板之前用來進行電功能測試，以保證在實際的設置程序之前，該存儲芯片得以無任何誤差的進行操作。在存儲芯片內各個狀況中所執(zhí)行的功能測試期間，信息系被寫入至存儲地址，并且在稍后被讀取，而寫入的與讀取的信息會被互相比較。根據相同原理的必要功能之進一步的功能測試，系在存儲芯片設置在印刷電路板之后進行，在此狀況下，存儲模塊系以其全部而被連接至一外部測試器，此測試器其本身可以產生測試存儲模塊所需要的測試命令，那就是控制命令、地址命令與將被儲存的數據值，以及產生需要的時鐘訊號，其典型地是落于為數不多的100MHz的范圍內。存儲模塊藉由相對應線路之幫助而被連接至外部測試器，然后在交叉-存儲-芯片(cross-memory-chip)的方式中重復電功能測試，所有的存儲芯片通常系被以并聯(lián)的方式同時進行測試。此第二功能測試提供了關于在各自的存儲芯片間所有的電接觸連接或是印刷電路板功能是否完全令人滿意的信息。
此種型式的外部測試器具有被連接至存儲模塊的多重并聯(lián)線路，并藉由其而使復合存儲測試廣泛的多樣性得以被程序化。這些連接的線路包含針對每一存儲芯片的數據線路、相對應的控制線路，其一般上同時是地址線路、以及提供所需要的時鐘訊號的一時鐘線路。
在測試器與存儲模塊之間所有的連接線皆遭受外部周遭的影響，換言之是電磁場，其可使在MHz范圍中的測試訊號失真以及毀壞。再者，藉由數打的導線存儲模塊的電接觸連接是非常復雜的，再另一方面，在芯片安裝過程的下行(downstream)，存儲測試不能照慣例地被個別地進行，其系因為只有一外部測試器產生測試訊號與測試命令，此等測試訊號與測試命令系能夠使所有存儲模塊的存儲芯片的同時進行功能測試。

發(fā)明內容
本案的目的系提供一種存儲模塊，此存儲模塊可藉由一電功能測試以一種簡單的方式而被測試。特別是，本案系嘗試以一種方式來設計存儲模塊，此種方式為可在不需要習知領域在裝置上所需的費用下，進行交叉-存儲-芯片的功能測試。
此一目的可根據本案并以下述之事實而達成，其為在前言中所提到存儲模塊的狀況中，該測試裝置系被與該存儲芯片分開地設置在該印刷電路板上，以及其系以一種方式來設計，該方式系為如果在該存儲模塊外部產生的一時鐘訊號被饋入，其產生一控制命令、一地址命令以及將被儲存的一數據值，并將該控制命令、該地址命令以及該數據值轉交給該復數個積體存儲芯片的每個存儲芯片。
本案系基于執(zhí)行電功能測試所需要的時鐘訊號世代(generation)以及測試命令本身占有空間的方式而彼此相互分開的基本概念。鑒于外部測試器照慣例系執(zhí)行兩個功能，且在另一方面由于針對時鐘訊號世代的目的之空間需要的理由，測試器并未完全地整合至存儲模塊中，本案系將時鐘訊號時代與測試命令世代以結構上分開的方式，如此可使測試功能得以一種顯著簡化功能測試的狀態(tài)而部分地被整合至存儲模塊中。根據本案系在存儲模塊的印刷電路板上提供一種測試單元，此測試單元專門產生執(zhí)行功能測試所需的測試命令，其特別是一控制命令、一地址命令以及將被儲存的一數據值，但是并沒有自己的時鐘產生器，也因而其本身并不起作用。然而，如果一時鐘訊號被饋入，則測試單元可以在制程中自主地執(zhí)行功能測試與測試存儲模塊的存儲芯片。測試裝置系被連接至將被測試的存儲芯片，特別是以致于每一芯片可以藉由相對應的線路接收產生的測試訊號，因而可以執(zhí)行模塊內部的、交叉-芯片功能測試。而為了執(zhí)行后者，就測試目的而言，所必須做的只是偶爾饋送一外部的時鐘訊號，以及如果適當的話，饋送一啟始訊號用以開始進行測試裝置的功能測試。這些訊號可由習用的外部測試器來連續(xù)不斷地提供，然而，其必須被連接至存儲模塊而根據本案僅藉由少數的線路即可達成。
本案較佳地提供具有控制線路與地址線路的存儲模塊，用以轉交控制命令與地址命令，其系將存儲芯片連接至測試裝置，且其在每個狀況中具有從控制線路與地址線路出發(fā)而向復數個存儲芯片的所有的存儲芯片分支之節(jié)點。這些控制線路與地址線路，在存儲模塊的所有的存儲芯片同時地被測試期間，可使并聯(lián)測試操作成為可能。由不同的存儲芯片所傳出來的導線系在節(jié)點組合，且其適合用來傳輸芯片獨立控制或是地址命令，而其特別是存儲-芯片-內部的地址命令。
一新的發(fā)展情況為存儲模塊具有另外的線路，其系在每一狀況中，將個別的存儲芯片連接至測試裝置，以及如果一交叉-存儲-芯片功能測試被執(zhí)行時，該存儲芯片可以被個別地激活與取消。這些另外的線路，其可以是組合的控制/地址線路，其與分支線路聯(lián)合時，可激活個別存儲芯片的有選擇性的測試以及在存儲模塊上不同存儲芯片的時態(tài)地連續(xù)測試(temporally successive testing)。在此狀況中，雖然所有的測試的存儲芯片接收相同的控制命令與地址命令，功能測試僅發(fā)生在激活的存儲芯片中。在時序(temporal succession)中測試所有的存儲芯片其優(yōu)點是測試裝置可以被做的更小，也因此勉強比芯片-并聯(lián)功能測試的實例能節(jié)省更多的空間。
本案較佳地提供具有用以轉交數據值的數據線路之存儲模塊，其系在每一狀況中，將個別的存儲芯片連接至測試裝置。雖然大部分的控制線路與地址線路為并聯(lián)驅動所有存儲芯片的分支線路，數據線在每個狀況中僅被連接至一存儲芯片(與連接至測試單元)，因此芯片-特定的讀出(chip-specific read-out)是可能的，并且此芯片-特定的數據線路也可以被用來激活與取消存儲芯片。
本案較佳地提供設置一積體半導體芯片中的一測試裝置，此積體半導體芯片與在印刷電路板上的存儲芯片系為分開地設置。在此種狀況下，測試裝置沒有被整合至印刷電路板中，而是其本身被包含而當作一積體半導體電路，此積體半導體電路系以類似于存儲芯片的方式而被提供在印刷電路板上或是在印刷電路板。其可以明顯地比將被測試的存儲芯片為小的方式而制造。
本案較佳地提供具有連接至測試裝置的輸入終端之存儲模塊，藉由輸入終點，一外部時鐘產生器所產生的時鐘訊號可以被饋送至測試裝置，該輸入終點較佳是藉由印刷電路板的導體磁道(conductortrack)而被連接至測試單元，以致測試裝置本身不需要自己的終端。
更好地，測試裝置具有一評估單元，其系執(zhí)行評估以確定該存儲芯片的功能測試已經在不具任何誤差的狀況下進行。此評估單元提供了一種簡化的測試結果，藉由實例，其僅需要提關于以未以無誤差的方式而被連接的半導體芯片之位置信息或是與存儲芯片非作用的接觸的位置信息。寫入與讀取結果的直接評估不需要被轉交給外部測試器，而是可在測試裝置之內的存儲模塊上直接進行。
因此，本案系提供具有至少一輸出終端的存儲模塊，由該評估單元所計算的一測試結果藉由該輸出終端而可被饋送至一外部測試裝置。此半導體芯片之指示或是與未以無誤差的方式而作用的半導體芯片接觸之指示，可以受到一外部測試器或是指示裝置的作用，以致此評估單元僅需要輸出一或是多個電訊以做為測試結果，而評估單元因此可被做的更小。
用以饋入一外部時鐘訊號的輸入終端以及用以輸出一測試結果的一輸出終端或是多個輸出終端，其較佳地是被設置在存儲模塊的接觸條帶中。
存儲模塊的存儲芯片較佳是動態(tài)讀寫存儲，而特別是DRAMs。


本案將由以下參考圖1與圖2而進一步說明，其中圖1系顯示根據本案所設計的存儲模塊，以及一外部測試器，以及圖2系顯示在測試裝置與存儲模塊的存儲芯片間的測試訊號線路之概要圖標。
具體實施例方式
圖1系顯示一種具有印刷電路板7的存儲模塊9，再其上設置有四個存儲芯片1、2、3、4，這些存儲芯片具有可以被用來執(zhí)行每個芯片的自行測試(內建自行測試；BIST；built-in self-test)之晶載(on-chip)測試裝置。這些測試裝置并未在四個存儲芯片1、2、3、4中繪出而顯示；然這些測試裝置是存在的，但是其僅適合用來在芯片安裝程序之前執(zhí)行一晶載的測試(on-chip test)。此外，為了執(zhí)行交叉-芯片測試，第二存儲測試是必需的，該第二存儲測試系藉由一外部測試器10之幫助而進行，根據本案，其功能是部分地被整合至存儲模塊9中，為了此等目的，因而在印刷電路板7上提供了一測試裝置5，此測試裝置接收來自外部測試器10的一時鐘訊號T，但是其本身可產生被提供來饋入時鐘訊號T的測試命令。所有的存儲芯片1、2、3、4藉由結合的控制線路11與地址線路12而被連接至測試裝置5，另外，每個存儲芯片1；2；3；4則藉由數據線路14以及另外的線路13而被連接至測試裝置5，用以選擇個別的存儲芯片。以此種方式，包含所有的存儲芯片的主要的存儲功能測試可以在印刷電路板上執(zhí)行，即使是為了執(zhí)行此測試所需要的時鐘訊號T是在存儲模塊之外所產生，也就是在外部測試器10，并且必須從那里饋入。在根據本案的測試裝置5中測試命令世代與時鐘訊號世代的結構上的分開，此在根據習用實務上系在外部測試器進行，根據本案的方式系可排除在測試器10與存儲模塊9之間使用許多導線。在此等線路上外部干擾的影響也因而可以在沒有過度增加存儲模塊9因測試裝置5的復雜性。控制線路11與地址線路12在到所有的存儲芯片的線路分支上具有節(jié)點16，線路11與12因而適合用來傳遞芯片-獨立控制訊號與芯片-內部的芯片地址。個別被測試的存儲芯片系由相對應的另外的線路13之幫助經由激活與取消而被選擇。藉由數據線路14而得到的讀取結果被傳遞至測試單元5，且在評估單元6中處理以形成一測試結果，其系經由輸出終端18而被傳遞至外部測試器10，此傳遞的測試結果t系由外部測試器10來指示。于是錯誤安裝的存儲芯片可被交換或是重新連接或是個別的接觸。
圖2概要顯示測試裝置藉由在根據本案的測試裝置與存儲芯片1、2、3、4間的連接線路之相互連接。于此提供分支的命令線路11與地址線路12，為了簡化的理由，在每個狀況中僅顯示一條線路。這些線路的每一條線路皆連接至所有的存儲芯片1、2、3、4，并且傳輸控制命令COM與地址命令ADR至該存儲芯片，線路11與12最好是設計成單向線路。另外的線路13系用來選擇(也就是激活)在相對應訊號SEL協(xié)助之下的各自的芯片1；2；3；4，因此每個存儲芯片可被個別地驅動以與線路11與12以及它們的命令COM與ADR分別地結合。此外也提供一數據線路14，其系將存儲芯片1、2、3、4個別地連接至測試裝置5。將被儲存的數據值DQ藉由該線路14而被傳遞至存儲芯片，相對應的數據值在存儲芯片讀出期間藉由數據線路14被傳遞至測試裝置5。數據值DQ為數字位值0；1的序列，其最好是在復數個并聯(lián)數據線路14的總線中被傳遞至個自的存儲芯片。為了簡化的緣故，圖2中每個存儲芯片僅顯示一條數據線路14。
如果由測試器10在外部指定時鐘頻率，測試裝置5則產生所需要的控制命令，例如寫入、激活以及預先充電等，因此其特別是產生關于在存儲芯片中存儲胞元排列之簡單的幾何測試型式。相較之下，做為時鐘產生器也做為測試裝置5的電源供應器之一裝置仍然是在外部測試器本身。一指示單元同樣地也設置在外部測試器10中，以致于存儲模塊9的測試裝置5僅具有關于測試命令世代與測試命令處理的基本功能。測試裝置可藉由一些少量的線路17、18而被連接至外部測試器。因為測試命令不再經由這些線路被傳送，外部磁場與功能測試品質的影響也因而降低。測試裝置最好是被整合成為在模塊板上的一另外的電路，也可被設置成一種在印刷電路板7上的小且分開的積體半導體芯片15。測試裝置5可被設置在特別是在另外的半導體芯片15上，其系做為緩沖在半導體芯片與外部硬件組件(例如另外的存儲模塊)間的數據流。根據本案的測試裝置可被設置在特別是在從串行數據傳輸成并聯(lián)數據傳輸時，反之亦然，執(zhí)行部分轉換的半導體芯片。在此狀況中，測試裝置并不需要另外的半導體芯片。
根據本案的測試裝置5使模塊內部、交叉-存儲-芯片自行測試也就是存儲模塊BIST成為可能，其中藉由連接的外部測試器10之協(xié)助，測試命令可在存儲模塊本身上產生以及評估。此種模塊內部自行測試補充了晶載側自行測試，其系在通常是DRAMs(動態(tài)隨機存取存儲)的存儲芯片1、2、3、4上執(zhí)行。DIMM存儲模塊，其特別是可從另外的測試功能的整合中獲益。而根據本案的功能測試，其最好是在100到600MHz間的時鐘頻率執(zhí)行，而更好是在200MHz，甚至在較高的頻率時，此種整合可使較不受外部電磁場能的影響。
組件符號說明1，2，3，4存儲芯片5 測試裝置6 E評估單元7 印刷電路板8 接觸條帶9 存儲模塊10 外部測試器11 控制線路12 地址線路13 另外的線路14 數據線路15 半導體芯片16 批注ADR 地址訊號COM 控制訊號DQ 數據值SEL 激活訊號T 時鐘訊號t 測試結果
權利要求
1.一種具有一電子印刷電路板(7)與設置于其上之復數個積體存儲芯片(1，2，3，4)之存儲模塊(9)，該存儲模塊(9)系具有一測試裝置(5)，藉由其幫助而使執(zhí)行至少一該存儲芯片(1，2，3，4)的電功能測試成為可能，其中該測試裝置(5)系被與該存儲芯片(1，2，3，4)分開地設置在該印刷電路板(7)上，以及其系以一種方式來設計，該方式系為如果在該存儲模塊外部產生的一時鐘訊號(T)被饋入，其產生一控制命令(COM)、一地址命令(ADR)以及將被儲存的一數據值(DQ)，并將他們轉交給該復數個積體存儲芯片(1，2，3，4)的每個存儲芯片(1；2；3；4)。
2.如權利要求第1項所述之存儲模塊，其中該存儲模塊(9)具有控制線路(11)與地址線路(12)，用以轉交該控制命令(COM)與地址命令(ADR)，其系將該存儲芯片(1，2，3，4)連接至該測試裝置(5)，且其在每個狀況中具有從該控制線路(11)與該地址線路(12)出發(fā)而向該復數個存儲芯片(1，2，3，4)的所有的該存儲芯片(1，2，3，4)分支之節(jié)點(16)。
3.如權利要求第2項所述之存儲模塊，其中該存儲模塊(9)具有一另外的線路(13)，其系在每一狀況中，將一個別的存儲芯片(1；2；3；4)連接至該測試裝置(5)，以及如果一交叉-存儲-芯片功能測試被執(zhí)行時，該存儲芯片(1，2，3，4)可以被個別地激活與取消。
4.如權利要求第1項至第3項其中之一所述之存儲模塊，其中該存儲模塊(9)具有用以轉交該數據值(DQ)的數據線路(14)，其系在每一狀況中，將一個別的存儲芯片(1；2；3；4)連接至該測試裝置(5)。
5.如權利要求第1項至第4項其中之一所述之存儲模塊，其中該測試裝置(5)系被設置在與該印刷電路板(7)上的該存儲芯片(1，2，3，4)分開地設置的一積體半導體芯片(15)中。
6.如權利要求第1項至第5項其中之一所述之存儲模塊，其中該存儲模塊(9)具有連接至該測試裝置(5)的一輸入終端(17)，經由該輸入終端，由一外部的時鐘產生器(10)所產生的一時鐘訊號(T)可以被饋送至該測試裝置(5)。
7.如權利要求第1項至第6項其中之一所述之存儲模塊，其中該測試裝置(5)具有一評估單元(6)，其系執(zhí)行評估以確定該存儲芯片(1；2；3；4)之何等的功能測試已經不具任何誤差地進行。
8.如權利要求第1項至第7項其中之一所述之存儲模塊，其中該存儲模塊(9)具有至少一輸出終端(18)，由該評估單元(6)所計算的一測試結果(t)藉由該輸出終端(18)而可被饋送至一外部測試裝置(10)。
9.如權利要求第1項至第8項其中之一所述之存儲模塊，其中該輸入終端(17)與該至少一輸出終端(18)系被設置在該存儲模塊(9)的一接觸條帶(8)中。
10.如權利要求第1項至第9項其中之一所述之存儲模塊，其中該存儲模塊(9)的該存儲芯片(1，2，3，4)系為一動態(tài)讀寫存儲。
全文摘要
一種存儲模塊(9)，使設置在存儲模塊(9)的印刷電路板(7)上之復數個積體存儲芯片(1，2，3，4)的模塊內部、交叉芯片電功能測試成為可能。為此，本案提供一種測試裝置(5)，其與該存儲芯片分開地設置在該印刷電路板(7)上。該測試裝置依靠由外部測試器(10)所提供的一時鐘訊號(T)且其本身并無法指示一測試結果，但其可產生執(zhí)行功能測試所需要的測試訊號，且將它們藉由控制線路(11)、地址線路(12)、數據線路(13)以及用以選擇個別的存儲芯片的線路而轉交給后者。本案的測試功能系被部分整合至測試裝置中，以致于可不受外部電磁干擾的影響，且沒有存儲模塊空間需求的過度增加。
文檔編號H05K1/02GK1516200SQ20031011310
公開日2004年7月28日 申請日期2003年12月22日 優(yōu)先權日2002年12月20日
發(fā)明者A·賈科布斯, A 賈科布斯 申請人:因芬尼昂技術股份公司