一種以太網(wǎng)通訊電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于通訊技術(shù)領(lǐng)域，具體涉及一種以太網(wǎng)通訊電路。
【背景技術(shù)】
[0002]以太網(wǎng)通訊原采用W5200模式或W5500模式，該模式都帶有以太網(wǎng)協(xié)議棧部分，通過SPI通信方式來進(jìn)行數(shù)據(jù)交換，該種模式實(shí)現(xiàn)較簡單，但W5200或W5500芯片價格較高，且功耗較大。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的在于針對現(xiàn)有技術(shù)的不足，提供一種以太網(wǎng)通訊電路，該以太網(wǎng)通訊電路可以很好地解決現(xiàn)有以太網(wǎng)通訊電路芯片價格高、功耗大的問題。
[0004]為達(dá)到上述要求，本實(shí)用新型采取的技術(shù)方案是:提供一種以太網(wǎng)通訊電路，包括具有內(nèi)嵌以太網(wǎng)TCP/IP協(xié)議棧的處理器STM32F207芯片和物理層以太網(wǎng)收發(fā)器DM9161芯片，STM32F207芯片與DM9161芯片信號連接；STM32F207芯片的PA14引腳、Β00Τ0引腳及PB2弓丨腳分別與第一電阻、第二電阻及第三電阻串聯(lián)后接地，VDD3引腳、VDDl引腳、VSSl引腳及VBAT引腳分別與第一電容、第二電容、第三電容及第四電容串聯(lián)后接地，PA15引腳、PB3引腳、PB4引腳分別與第四電阻、第五電阻及第六電阻串聯(lián)；DM9161芯片的RXD[O]/PHYAD[O]引腳、RXD[I]/PHYAD[I]引腳、RXD[2]/PHYAD[2]引腳、RXD[3]/PHYAD[3]引腳、CRS/PHYAD[4]引腳及C0L/RMII引腳分別與第七電阻、第八電阻、第九電阻、第十電阻、第i^一電阻及第十二電阻串聯(lián)，且第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻及第十二電阻并聯(lián)后與電源連接，LED0/0P0引腳、LED1/0P1引腳及LED2/0P02引腳分別與第十三電阻、第十四電阻及第十五電阻串聯(lián)，且第十三電阻、第十四電阻、第十五電阻及LEDM0DE引腳并聯(lián)后與電源連接。
[0005]與現(xiàn)有技術(shù)相比，該以太網(wǎng)通訊電路具有的優(yōu)點(diǎn)如下:
[0006](I)采用DM9161模式，該芯片與STM32F207 —起構(gòu)成以太網(wǎng)通訊模式，STM32F207內(nèi)嵌有以太網(wǎng)通訊中的RMII和MII模式，與DM9161搭配成RMII模式，STM32F207內(nèi)嵌以太網(wǎng)TCP/IP協(xié)議棧，具有MII/RMII兩種工作方式，這樣可以省去像W5500那樣內(nèi)置TCP/IP協(xié)議的芯片，而采用DM9161僅物理層的芯片，從而降低成本，提高性價比；
[0007](2)采用STM32F207與DM9161通信，將兩芯片工作模式均設(shè)置為RMII方式，后各自初始化為RMII方式，由STM32F207芯片采用倍頻方式產(chǎn)生50MHz時鐘供RMII方式數(shù)據(jù)通信用，省去外部晶振，降低干擾，節(jié)約成本。
【附圖說明】
[0008]此處所說明的附圖用來提供對本申請的進(jìn)一步理解，構(gòu)成本申請的一部分，在這些附圖中使用相同的參考標(biāo)號來表示相同或相似的部分，本申請的示意性實(shí)施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當(dāng)限定。在附圖中:
[0009]圖1示出了根據(jù)本申請一個實(shí)施例的STM32F207芯片的電路連接圖。
[0010]圖2示出了根據(jù)本申請一個實(shí)施例的DM9161芯片的電路連接圖。
【具體實(shí)施方式】
[0011]為使本申請的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，以下結(jié)合附圖及具體實(shí)施例，對本申請作進(jìn)一步地詳細(xì)說明。為簡單起見，以下描述中省略了本領(lǐng)域技術(shù)人員公知的某些技術(shù)特征。
[0012]根據(jù)本實(shí)用新型的一個實(shí)施例，提供一種以太網(wǎng)通訊電路，如圖1、圖2所示，包括具有內(nèi)嵌以太網(wǎng)TCP/IP協(xié)議棧的處理器STM32F207芯片5和物理層以太網(wǎng)收發(fā)器DM9161芯片12，STM32F207芯片5與DM9161芯片12信號連接；STM32F207芯片5的PA14引腳、Β00Τ0引腳及PB2引腳分別與第一電阻1、第二電阻6及第三電阻9串聯(lián)后接地，VDD3引腳、VDDl引腳、VSSl引腳及VBAT引腳分別與第一電容7、第二電容11、第三電容10及第四電容8串聯(lián)后接地，PA15引腳、PB3引腳、PB4引腳分別與第四電阻2、第五電阻3及第六電阻4串聯(lián)；DM9161 芯片 12 的 RXD[O]/PHYAD[O]引腳、RXD[I]/PHYAD[I]引腳、RXD[2]/PHYAD[2]引腳、RXD[3]/PHYAD[3]引腳、CRS/PHYAD[4]引腳及C0L/RMII引腳分別與第七電阻13、第八電阻14、第九電阻15、第十電阻16、第十一電阻17及第十二電阻18串聯(lián)，且第七電阻13、第八電阻14、第九電阻15、第十電阻16、第十一電阻17及第十二電阻18并聯(lián)后與電源連接，LED0/0P0引腳、LED1/0P1引腳及LED2/0P02引腳分別與第十三電阻21、第十四電阻20及第十五電阻19串聯(lián)，且第十三電阻21、第十四電阻20、第十五電阻19及LEDM0DE引腳并聯(lián)后與電源連接。
[0013]根據(jù)本實(shí)用新型的一個實(shí)施例，第一電阻1、第二電阻6、第四電阻2、第五電阻3、第六電阻4、第七電阻13、第八電阻14、第九電阻15、第十電阻16、第十一電阻17、第十二電阻18、第十三電阻21、第十四電阻20及第十五電阻19為10ΚΩ。
[0014]根據(jù)本實(shí)用新型的一個實(shí)施例，第三電阻9為100K Ω。
[0015]圖1、圖2所示電路圖是組成STM32F207+DM9161以太網(wǎng)通訊方式主要芯片，CPU采用STM32F207，該芯片內(nèi)嵌以太網(wǎng)TCP/IP協(xié)議棧，具有MII/RMII兩種工作方式，這樣可以省去像W5500那樣內(nèi)置TCP/IP協(xié)議的芯片，而采用類似DM9161僅物理層的芯片，從而降低成本，提高性價比。本電路采用STM32F207+DM9161方式，由STM32F207與DM9161通信，將兩芯片工作模式設(shè)置同為RMII方式，后各自初始化為RMII方式，由STM32F207芯片5采用倍頻方式產(chǎn)生50MHz時鐘供RMII方式數(shù)據(jù)通信用，剩去外部晶振，降低干擾節(jié)約成本。數(shù)據(jù)通信由2位方式，發(fā)送和接收采用使能和中斷(或查尋)方式，采用上述電路能很好實(shí)現(xiàn)TCP/IP、ICMP等方式的以太網(wǎng)通訊。
[0016]以上所述實(shí)施例僅表示本實(shí)用新型的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能理解為對本實(shí)用新型范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型保護(hù)范圍。因此本實(shí)用新型的保護(hù)范圍應(yīng)該以所述權(quán)利要求為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種以太網(wǎng)通訊電路，其特征在于:包括具有內(nèi)嵌以太網(wǎng)TCP/IP協(xié)議棧的處理器STM32F207芯片和物理層以太網(wǎng)收發(fā)器DM9161芯片，所述STM32F207芯片與DM9161芯片信號連接；所述STM32F207芯片的PA14引腳、BOOTO引腳及PB2引腳分別與第一電阻、第二電阻及第三電阻串聯(lián)后接地，VDD3引腳、VDDI引腳、VSSI引腳及VBAT弓丨腳分別與第一電容、第二電容、第三電容及第四電容串聯(lián)后接地，PA15引腳、PB3引腳、PB4引腳分別與第四電阻、第五電阻及第六電阻串聯(lián)；所述DM9161芯片的RXD [O]/PHYAD [O]引腳、RXD [I]/PHYAD [I]引腳、RXD[2]/PHYAD[2]引腳、RXD[3]/PHYAD[3]引腳、CRS/PHYAD[4]引腳及 C0L/RMII 引腳分別與第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻及第十二電阻串聯(lián)，且第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻及第十二電阻并聯(lián)后與電源連接，LED0/0P0引腳、LED1/0P1引腳及LED2/0P02引腳分別與第十三電阻、第十四電阻及第十五電阻串聯(lián)，且第十三電阻、第十四電阻、第十五電阻及LEDM0DE引腳并聯(lián)后與電源連接。2.根據(jù)權(quán)利要求1所述的以太網(wǎng)通訊電路，其特征在于:所述第一電阻、第二電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三電阻、第十四電阻及第十五電阻為1K Ω。3.根據(jù)權(quán)利要求1所述的以太網(wǎng)通訊電路，其特征在于:所述第三電阻為100ΚΩ。
【專利摘要】本實(shí)用新型提供一種以太網(wǎng)通訊電路，包括具有內(nèi)嵌以太網(wǎng)TCP/IP協(xié)議棧的處理器STM32F207芯片和物理層以太網(wǎng)收發(fā)器DM9161芯片，STM32F207芯片與DM9161芯片信號連接；DM9161芯片與STM32F207芯片一起構(gòu)成以太網(wǎng)通訊模式，STM32F207內(nèi)嵌有以太網(wǎng)通訊中的RMII和MII模式，與DM9161搭配成RMII模式，STM32F207內(nèi)嵌以太網(wǎng)TCP/IP協(xié)議棧，具有MII/RMII兩種工作方式，這樣可以省去像W5500那樣內(nèi)置TCP/IP協(xié)議的芯片，而采用DM9161僅物理層的芯片，從而降低成本，提高性價比；將兩芯片工作模式均設(shè)置為RMII方式，后各自初始化為RMII方式，由STM32F207芯片采用倍頻方式產(chǎn)生50MHz時鐘供RMII方式數(shù)據(jù)通信用，省去外部晶振，降低干擾，節(jié)約成本。
【IPC分類】H04L12/28
【公開號】CN204810292
【申請?zhí)枴緾N201520561331
【發(fā)明人】付曉, 鄒雙洪, 張乾, 樊銀斌
【申請人】成都華立達(dá)電力信息系統(tǒng)有限公司
【公開日】2015年11月25日
【申請日】2015年7月30日