領(lǐng)域技術(shù)人員對(duì)本發(fā)明所做出的任何顯而易見的替換和改進(jìn)等均在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于網(wǎng)絡(luò)通信的控制電路，其特征在于，所述控制電路連接于主通信電路之中； 所述控制電路包括:模數(shù)轉(zhuǎn)換AD芯片、主控芯片； 所述AD芯片，包括相互連接的模數(shù)轉(zhuǎn)換模塊與數(shù)據(jù)接口模塊； 所述模數(shù)轉(zhuǎn)換模塊，將對(duì)所述主通信電路中的網(wǎng)絡(luò)芯片供電電壓、網(wǎng)絡(luò)發(fā)送線路電壓、網(wǎng)絡(luò)接收線路電壓、串行發(fā)送線路電壓以及串行接收線路電壓的模擬量數(shù)據(jù)進(jìn)行實(shí)時(shí)采樣獲得的實(shí)時(shí)采樣數(shù)據(jù)轉(zhuǎn)化為數(shù)字量數(shù)據(jù)并發(fā)送給所述主控芯片； 所述數(shù)據(jù)接口模塊，為所述AD芯片與外部電路之間的數(shù)據(jù)傳輸提供接口 ； 所述主控芯片，包括相互連接的數(shù)據(jù)處理模塊與輸入輸出1接口模塊； 所述數(shù)據(jù)處理模塊，通過(guò)所述1接口模塊接收所述AD芯片發(fā)送的所述數(shù)字量數(shù)據(jù)，并對(duì)所述數(shù)字量數(shù)據(jù)進(jìn)行快速傅利葉變換，將其分解為電壓波動(dòng)監(jiān)控組數(shù)據(jù)和速率匹配監(jiān)控組數(shù)據(jù)分別進(jìn)行處理； 所述1接口模塊，為所述主控芯片與外部電路之間的數(shù)據(jù)傳輸提供接口。
2.如權(quán)利要求1所述的控制電路，其特征在于，所述AD芯片的所述數(shù)據(jù)接口模塊包括: 8位數(shù)字量輸出接口 DO?D7，通過(guò)總線分別與所述主控芯片的八個(gè)輸入輸出1管腳100?107相連； 8位地址線輸出接口 AO?A3，通過(guò)輸入總線分別與所述主控芯片的108?1010相連； 轉(zhuǎn)化完成信號(hào)輸出接口 eoc，與所述主控芯片的1ll相連； 轉(zhuǎn)換開始信號(hào)輸入接口 start、時(shí)鐘信號(hào)輸入接口 clk、地址鎖存信號(hào)輸入接口 ale以及使能信號(hào)輸入接口 oe，分別與所述主控芯片的1012?1015管腳相連； 8路模擬量輸入接口 V1?Vi7，分別與所述主通信電路接口中的網(wǎng)絡(luò)供電電壓接口 V_η、網(wǎng)線輸出接口對(duì)n_tx_n與n_tx_p、網(wǎng)線輸入接口對(duì)n_rx_n與n_rx_p，連接串行接口部分的供電電壓接口 V_s、串行輸出接口 s_tx，串行輸入接口 s_rx相連。
3.如權(quán)利要求1所述的控制電路，其特征在于， 所述1接口模塊的1026接口與所述主通信電路的網(wǎng)絡(luò)接收緩存滿輸出信號(hào)接口 Flg_nr_full 相連； 所述1接口模塊的1027接口與所述主通信電路的串行接收緩存滿輸出信號(hào)接口 Flg_sr_full 相連； 所述1接口模塊的1028接口與所述主通信電路的網(wǎng)絡(luò)發(fā)送太快輸入信號(hào)接口 Flg_fast_nt 相連。
4.如權(quán)利要求1所述的控制電路，其特征在于，所述控制電路還包括:網(wǎng)絡(luò)發(fā)送對(duì)匹配電阻選擇控制電路、網(wǎng)絡(luò)接收對(duì)匹配電阻選擇控制電路、網(wǎng)絡(luò)接收線通斷選擇控制電路以及串行接收線通斷選擇控制電路； 所述1接口模塊的1016-1020接口通過(guò)網(wǎng)絡(luò)發(fā)送對(duì)匹配電阻選擇控制總線0，cl-c4ENB與所述網(wǎng)絡(luò)發(fā)送對(duì)匹配電阻選擇控制電路相連； 所述1接口模塊的1021-1025接口通過(guò)網(wǎng)絡(luò)接收對(duì)匹配電阻選擇控制總線1，cl-c4ENB與所述網(wǎng)絡(luò)接收對(duì)匹配電阻選擇控制電路相連； 所述1接口模塊的1031-1033接口通過(guò)網(wǎng)絡(luò)接收線通斷選擇控制總線2，cl-c2ENB與所述網(wǎng)絡(luò)接收線對(duì)通斷選擇控制電路相連； 所述1接口模塊的1034-1036接口通過(guò)串行接收線通斷選擇控制總線3，cl_c2ENB與所述串行接收線通斷選擇控制電路相連。
5.如權(quán)利要求4所述的控制電路，其特征在于， 所述網(wǎng)絡(luò)發(fā)送對(duì)匹配電阻選擇控制電路包括第一上拉電阻選擇電路和第一下拉電阻選擇電路； 所述第一上拉電阻選擇電路包括:四個(gè)并列的上拉電阻R1-R4、上拉選擇開關(guān)S1-S4、總線 0，cl-c4ENB ； 所述上拉電阻R1-R4的一端分別與網(wǎng)絡(luò)供電電壓接口 v_n相連；所述上拉電阻R1-R4的另一端分別通過(guò)所述上拉選擇開關(guān)S1-S4與網(wǎng)絡(luò)發(fā)送線的正信號(hào)接口 n_tx_p相連；所述上拉電阻R1-R4的阻值分別為R、2R、3R和4R ； 所述第一下拉電阻選擇電路包括:四個(gè)并列的下拉電阻R5-R8、下拉選擇開關(guān)S5-S8、所述總線0，cl-c4ENB ； 所述下拉電阻R5-R8的一端分別與網(wǎng)絡(luò)供電地GND相連，所述下拉電阻R5-R8的另一端分別通過(guò)所述下拉選擇開關(guān)S5-S8與網(wǎng)絡(luò)發(fā)送線的負(fù)信號(hào)接口 n_tx_n相連；所述下拉電阻R5-R8的阻值分別為R、2R、3R和4R ； 其中，所述第一上拉電阻選擇電路和所述第一下拉電阻選擇電路中的所述總線0，cl-c4ENB并行接至所述主控芯片的相同總線上，用于傳輸控制所述上拉選擇開關(guān)S1-S4與所述下拉選擇開關(guān)S5-S8的導(dǎo)通與斷開的控制信號(hào)；所述網(wǎng)絡(luò)發(fā)送線的正信號(hào)接口 n_tx_p與所述網(wǎng)絡(luò)發(fā)送線的負(fù)信號(hào)接口 n_tx_n之間通過(guò)阻值為R的電阻RO相連；所述上拉選擇開關(guān)S1-S4與所述下拉選擇開關(guān)S5-S8同時(shí)選通同一阻值的上拉和下拉電阻。
6.如權(quán)利要求4所述的控制電路，其特征在于， 所述網(wǎng)絡(luò)接收對(duì)匹配電阻選擇控制電路包括第二上拉電阻選擇電路和第二下拉電阻選擇電路； 所述第二上拉電阻選擇電路包括:四個(gè)并列的上拉電阻R9-R12、上拉選擇開關(guān)S9-S12以及總線1，cl-c4ENB ； 所述上拉電阻R9-R12的一端分別與網(wǎng)絡(luò)供電電壓接口 v_n相連；所述上拉電阻R9-R12的另一端分別通過(guò)所述上拉選擇開關(guān)S9-S12與網(wǎng)絡(luò)接收線的正信號(hào)接口 11_1^_?相連；所述上拉電阻R9-R12的阻值分別為R、2R、3R和4R ； 所述第二下拉電阻選擇電路包括:四個(gè)并列的下拉電阻R13-R16、下拉選擇開關(guān)S13-S16以及所述總線1，cl-c4ENB ； 所述下拉電阻R13-R16的一端分別與網(wǎng)絡(luò)供電地GND相連，所述下拉電阻R13-R16的另一端分別通過(guò)所述下拉選擇開關(guān)S13-S16與網(wǎng)絡(luò)接收線的負(fù)信號(hào)接口 n_rx_n相連；所述下拉電阻R13-R16的阻值分別為R、2R、3R和4R ； 其中，所述第二上拉電阻選擇電路和所述第二下拉電阻選擇電路中的所述總線1，cl-c4ENB并行接至所述主控芯片的相同總線上，用于傳輸控制所述上拉選擇開關(guān)S9-S12與所述下拉選擇開關(guān)S13-S16的導(dǎo)通與斷開的控制信號(hào)；所述網(wǎng)絡(luò)接收線的正信號(hào)接口 n_rx_p與所述網(wǎng)絡(luò)接收線的負(fù)信號(hào)接口 n_rx_n之間通過(guò)阻值為R的電阻RO相連；所述上拉選擇開關(guān)S9-S12與所述下拉選擇開關(guān)S13-S16同時(shí)選通同一阻值的上拉和下拉電阻。
7.如權(quán)利要求4所述的控制電路，其特征在于， 所述網(wǎng)絡(luò)接收線對(duì)通斷選擇控制電路包括:第一開關(guān)電路與第二開關(guān)電路； 所述第一開關(guān)電路包括:模擬開關(guān)S17-S18、網(wǎng)絡(luò)信號(hào)接收線n_rx_n接口、ctl_n_rx_n接口以及總線2，cl-c2ENB ； 其中，所述開關(guān)S17的一端與所述網(wǎng)絡(luò)信號(hào)接收線n_rx_n接口相連，另一端與所述ctl_n_rx_n接口相連，用于通過(guò)其導(dǎo)通或關(guān)斷控制網(wǎng)絡(luò)通信線路中的所述網(wǎng)絡(luò)信號(hào)接收線n_rx_n接口與所述ctl_n_rx_n接口的連接與斷開；所述開關(guān)S18懸空； 所述第二開關(guān)電路包括:模擬開關(guān)S19-S20、網(wǎng)絡(luò)信號(hào)接收線n_rx_p接口、ctl_n_rx_p接口以及所述總線2，cl-c2ENB ； 其中，所述開關(guān)S19的一端與所述網(wǎng)絡(luò)信號(hào)接收線n_rx_p接口相連，另一端與所述ctl_n_rx_p接口相連，用于通過(guò)其導(dǎo)通或關(guān)斷控制網(wǎng)絡(luò)通信線路中的所述網(wǎng)絡(luò)信號(hào)接收線n_rx_p接口與所述ctl_n_rx_p接口的連接與斷開；所述開關(guān)S20懸空； 所述模擬開關(guān)S17-S18與所述模擬開關(guān)S19-S20動(dòng)作一致； 所述第一開關(guān)電路與所述第二開關(guān)電路中的所述總線2，cl-c2ENB并行接至所述主控芯片的相同總線上，用于傳輸控制所述模擬開關(guān)S17-S18與所述模擬開關(guān)S19-S20的導(dǎo)通與斷開的控制信號(hào)。
8.如權(quán)利要求4所述的控制電路，其特征在于， 所述串行接收線通斷選擇控制電路包括:模擬開關(guān)S21-S22、串行信號(hào)接收線s_rx接P、ctl_s_rx 接 P 以及總線 3，cl-c2ENB ； 其中，所述開關(guān)S21的一端與所述串行信號(hào)接收線s_rx接口相連，另一端與所述ctl_s_rx接口相連，用于通過(guò)其導(dǎo)通與關(guān)斷控制網(wǎng)絡(luò)通信線路中的所述串行信號(hào)接收線s_rx接口與所述ctl_s_rx接口的連接與斷開；所述開關(guān)S22懸空； 所述總線2，cl-c2ENB并行接至所述主控芯片的相同總線上，用于傳輸控制所述模擬開關(guān)S21-S22的導(dǎo)通與斷開的控制信號(hào)。
9.如權(quán)利要求1所述的控制電路，其特征在于，所述主控芯片的1接口模塊還包括通信電路擴(kuò)展接口 1029、1030 ;所述接口 1029、1030分別與外接的擴(kuò)展通信電路的串行硬件流控制接口 Ctl_s_CST與清除信號(hào)接口 Ctl_s_DST相連。
【專利摘要】本實(shí)用新型公開了一種基于網(wǎng)絡(luò)通信的控制電路，包括：該控制電路連接于主通信電路之中；該控制電路包括：模數(shù)轉(zhuǎn)換AD芯片、主控芯片。AD芯片，包括相互連接的模數(shù)轉(zhuǎn)換模塊與數(shù)據(jù)接口模塊。主控芯片，包括相互連接的數(shù)據(jù)處理模塊與輸入輸出IO接口模塊。通過(guò)本實(shí)用新型的方案，能夠在通信過(guò)程中支持有效的工作電壓，避免信號(hào)失真，提供可靠速率匹配，防止丟包。
【IPC分類】H04L29-06
【公開號(hào)】CN204350043
【申請(qǐng)?zhí)枴緾N201420866079
【發(fā)明人】張興波, 張為
【申請(qǐng)人】北京國(guó)際系統(tǒng)控制有限公司
【公開日】2015年5月20日
【申請(qǐng)日】2014年12月29日