絡(luò)接收對(duì)匹配電阻選擇控制電路05包括第二上拉電阻選擇電路051和第二下拉電阻選擇電路052。
[0101]第二上拉電阻選擇電路O51包括:四個(gè)并列的上拉電阻R9-R12、上拉選擇開關(guān)S9-S12 以及總線 1，cl-c4ENBo
[0102]上拉電阻R9-R12的一端分別與網(wǎng)絡(luò)供電電壓接口 v_n相連；上拉電阻R9-R12的另一端分別通過(guò)上拉選擇開關(guān)S9-S12與網(wǎng)絡(luò)接收線的正信號(hào)接口 n_rx_p相連；上拉電阻R9-R12的阻值分別為R、2R、3R和4R。
[0103]第二下拉電阻選擇電路052包括:四個(gè)并列的下拉電阻R13-R16、下拉選擇開關(guān)S13-S16 以及總線 1，cl-c4ENBo
[0104]下拉電阻R13-R16的一端分別與網(wǎng)絡(luò)供電地GND相連，下拉電阻R13-R16的另一端分別通過(guò)下拉選擇開關(guān)S13-S16與網(wǎng)絡(luò)接收線的負(fù)信號(hào)接口 n_rx_n相連；下拉電阻R13-R16的阻值分別為R、2R、3R和4R。
[0105]其中，第二上拉電阻選擇電路051和第二下拉電阻選擇電路052中的總線1，cl-c4ENB并行接至主控芯片的相同總線上，用于傳輸控制上拉選擇開關(guān)S9-S12與下拉選擇開關(guān)S13-S16的導(dǎo)通與斷開的控制信號(hào)；網(wǎng)絡(luò)接收線的正信號(hào)接口 n_rx_p與網(wǎng)絡(luò)接收線的負(fù)信號(hào)接口 n_rx_n2間通過(guò)阻值為R的電阻RO相連；上拉選擇開關(guān)S9-S12與下拉選擇開關(guān)S13-S16同時(shí)選通同一阻值的上拉和下拉電阻。
[0106]優(yōu)選地，
[0107]網(wǎng)絡(luò)接收線對(duì)通斷選擇控制電路06包括:第一開關(guān)電路061與第二開關(guān)電路062。
[0108]第一開關(guān)電路061包括:模擬開關(guān)S17-S18、網(wǎng)絡(luò)信號(hào)接收線11_^_11接口、ctl_n_rx_n 接口以及總線 2，cl-c2ENB。
[0109]其中，開關(guān)S17的一端與網(wǎng)絡(luò)信號(hào)接收線n_rx_n接口相連，另一端與ctl_n_rx_η接口相連，用于通過(guò)其導(dǎo)通或關(guān)斷控制網(wǎng)絡(luò)通信線路中的網(wǎng)絡(luò)信號(hào)接收線n_rx_n接口與ctl_n_rx_n接口的連接與斷開；開關(guān)S18懸空。
[0110]第二開關(guān)電路062包括:模擬開關(guān)S19-S20、網(wǎng)絡(luò)信號(hào)接收線11_^_?接口、ctl_n_rx_p 接口以及總線 2，cl-c2ENB。
[0111]其中，開關(guān)S19的一端與網(wǎng)絡(luò)信號(hào)接收線n_rx_p接口相連，另一端與ctl_n_rx_P接口相連，用于通過(guò)其導(dǎo)通或關(guān)斷控制網(wǎng)絡(luò)通信線路中的網(wǎng)絡(luò)信號(hào)接收線n_rx_p接口與ctl_n_rx_p接口的連接與斷開；開關(guān)S20懸空。
[0112]模擬開關(guān)S17-S18與模擬開關(guān)S19-S20動(dòng)作一致。
[0113]第一開關(guān)電路061與第二開關(guān)電路062中的總線2，cl_c2ENB并行接至主控芯片的相同總線上，用于傳輸控制模擬開關(guān)S17-S18與模擬開關(guān)S19-S20的導(dǎo)通與斷開的控制信號(hào)。
[0114]優(yōu)選地，
[0115]串行接收線通斷選擇控制電路07包括:模擬開關(guān)S21-S22、串行信號(hào)接收線s_rx接 P、ctl_s_rx 接 P 以及總線 3，cl-c2ENBo
[0116]其中，開關(guān)S21的一端與串行信號(hào)接收線s_rx接口相連，另一端與ctl_s_rx接口相連，用于通過(guò)其導(dǎo)通與關(guān)斷控制網(wǎng)絡(luò)通信線路中的串行信號(hào)接收線s_rx接口與ctl_s_rx接口的連接與斷開；開關(guān)S22懸空。
[0117]總線2，cl-c2ENB并行接至主控芯片的相同總線上，用于傳輸控制模擬開關(guān)S21-S22的導(dǎo)通與斷開的控制信號(hào)。
[0118]優(yōu)選地，主控芯片的1接口模塊032還包括通信電路擴(kuò)展接口 1029、1030 ;接口1029、1030分別與外接的擴(kuò)展通信電路的串行硬件流控制接口 Ctl_s_CST與清除信號(hào)接口Ctl_s_DST 相連。
[0119]在本發(fā)明的實(shí)施例中，本發(fā)明的基于網(wǎng)絡(luò)通信的控制電路具體通過(guò)以下步驟完成對(duì)網(wǎng)絡(luò)通信電路的電壓與數(shù)據(jù)傳輸速率的監(jiān)控:
[0120]S201、使用AD芯片Ctl_ADn，對(duì)網(wǎng)絡(luò)芯片供電電壓V_n、網(wǎng)絡(luò)發(fā)送線路nTX電壓V_nt、網(wǎng)絡(luò)接收線路nRX電壓V_nr進(jìn)行時(shí)實(shí)采樣，使用AD芯片Ctl_ADs，對(duì)串行發(fā)送線路sTX電壓V_st、串行接收線路sRX電壓V_sr進(jìn)行時(shí)實(shí)采樣，并將采樣結(jié)果傳給控制電路的主控芯片Ctl_MCU。另外采樣兩個(gè)信號(hào)網(wǎng)絡(luò)接收緩存滿Flg_nr_full和串行接收緩存滿Flg_sr_full。，并將采樣結(jié)果傳給控制電路的主控芯片MCU_Ctl。
[0121]S202、控制電路的主控芯片Ctl_MCU，將收到的實(shí)時(shí)采樣數(shù)據(jù)進(jìn)行快速傅利葉變換并將其分解為電壓波動(dòng)監(jiān)控組和速率匹配監(jiān)控組分別進(jìn)行處理。
[0122]S203、對(duì)于電壓波動(dòng)組，將內(nèi)部設(shè)定波動(dòng)電壓基準(zhǔn)閾值V_nRef與實(shí)時(shí)獲取到的電壓波動(dòng)值￥_111^1 進(jìn)行比對(duì)，V_nRel ?。111^1_11、V_nRel_nt、V_nRel_nrk 中最小的一個(gè)。如若電壓波動(dòng)值￥_111^1低于電壓基準(zhǔn)閾值V_nRef的有效范圍V_nRef_off，則網(wǎng)絡(luò)芯片供電電壓V_n進(jìn)行多次采樣，若在V_n_ms時(shí)間內(nèi)持續(xù)偏離有效范圍，則啟動(dòng)電壓波動(dòng)控制動(dòng)作，并記錄偏離值V_nRel-off。
[0123]S204、電壓波動(dòng)控制動(dòng)作，根據(jù)不同的偏離值V_nRel_off，分成V_n_lev_nbr個(gè)區(qū)間選擇相對(duì)應(yīng)的匹配電阻進(jìn)行電壓匹配。
[0124]S205、對(duì)于速率匹配監(jiān)控組，需要通信線路另外提供兩個(gè)信號(hào)，分別為網(wǎng)絡(luò)接收緩存滿Flg_nr_full和串行接收緩存滿Flg_sr_full。在網(wǎng)絡(luò)端，當(dāng)速率匹配監(jiān)控組監(jiān)測(cè)到Flg_nr_full的有效信號(hào)后將直接將網(wǎng)絡(luò)線路的兩根RX通信線暫時(shí)切斷，直到Flg_nr_full的有效信號(hào)消失后再次連接線路。這其間的報(bào)文通過(guò)超時(shí)重傳的機(jī)制在連接正常后重新獲得。在串行端，這個(gè)過(guò)程還配合采用串行端采用硬件流控制方式，而當(dāng)速率匹配監(jiān)控組監(jiān)測(cè)到Flg_sr_full的有效信號(hào)時(shí)，在接收端將CTS線置低電平(送邏輯O)，當(dāng)發(fā)送端接收到這一信號(hào)時(shí)會(huì)停止發(fā)送，同時(shí)，反饋給網(wǎng)絡(luò)發(fā)送一個(gè)Flag_fast_nt信號(hào)，促使網(wǎng)絡(luò)發(fā)送端盡可能的增大發(fā)包量，直至Flg_sr_full的有效信號(hào)消失，重新將CTS線置高電平(送邏輯1)，使接收過(guò)程繼續(xù)進(jìn)行。
[0125]本發(fā)明方案能夠根據(jù)網(wǎng)絡(luò)口電壓波動(dòng)維持有效的工作電壓值，避免信號(hào)失真，根據(jù)網(wǎng)絡(luò)包速率和串行包速率，進(jìn)行發(fā)收包控制，防止丟包。從而提升網(wǎng)絡(luò)通信在工業(yè)控制工程應(yīng)用中的魯棒性和智能性。
[0126]本發(fā)明具有如下特點(diǎn):
[0127]I)通過(guò)電壓監(jiān)控組電路，能夠盡可能的抑制由于網(wǎng)絡(luò)傳輸距離過(guò)遠(yuǎn)、傳輸過(guò)程中電壓系統(tǒng)的微擾動(dòng)、以及對(duì)等端功率不匹配等因素，而產(chǎn)生在網(wǎng)絡(luò)通信線纜上的電壓波動(dòng)，從而維持一個(gè)較純凈的網(wǎng)絡(luò)傳輸環(huán)境，提高信號(hào)質(zhì)量，減少信號(hào)失真和丟失。
[0128]2)通過(guò)速率監(jiān)控組電路，減少因內(nèi)部緩存限制所引發(fā)的網(wǎng)絡(luò)包和串行包的丟失。并依據(jù)網(wǎng)絡(luò)發(fā)送包速率和串行接收包速率以及網(wǎng)絡(luò)接收包速率和串行發(fā)送包速率對(duì)線路上的信號(hào)接收發(fā)送進(jìn)行有效的控制，從而減少丟包概率。
[0129]3)由于信號(hào)線電路的監(jiān)控，消除了因信號(hào)擾動(dòng)而因起了波形失真，有效地增加了線路的抗干擾能力。
[0130]下面結(jié)合具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明。
[0131]本實(shí)例提供了網(wǎng)絡(luò)通信線路的擴(kuò)展部分電路連接，稱作監(jiān)控電路組，具體地，網(wǎng)絡(luò)通信線路中輸出口 Flg_nr_full和Flg_sr_full分別與監(jiān)控電路組的輸入口 Flg_nr_full和Flg_sr_full連接。網(wǎng)絡(luò)通信線路中輸入口 Flg_fast_nt與監(jiān)控電路組的輸入口 Flg_fast_nt連接。網(wǎng)絡(luò)通信線路中的網(wǎng)絡(luò)信號(hào)發(fā)送線對(duì)n_TX_n和η_ΤΧ_ρ與監(jiān)控電路組中的網(wǎng)絡(luò)信號(hào)發(fā)送線對(duì)η_ΤΧ_η和η_ΤΧ_ρ連接，網(wǎng)絡(luò)通信線路中的網(wǎng)絡(luò)信號(hào)接收線對(duì)n_RX_n和n_RX_p與監(jiān)控電路組中的網(wǎng)絡(luò)信號(hào)接收線對(duì)n_RX_n和n_RX_p連接。網(wǎng)絡(luò)通信線路中的串行信號(hào)發(fā)送線s_TX與監(jiān)控電路組中的串行信號(hào)發(fā)送線s_TX連接，網(wǎng)絡(luò)通信線路中的串行信號(hào)接收線s_RX與監(jiān)控電路組中的串行信號(hào)接收線s_RX連接。
[0132]對(duì)于上述提出的監(jiān)控組電路，在具體實(shí)施中包括以下幾個(gè)具體步驟:
[0133]S301、在原通信線路中加入監(jiān)控組電路，分為電壓波動(dòng)監(jiān)控組和速率匹配監(jiān)控組。
[0134]S302、與原通信線路中連接線路按上述監(jiān)控電路組的連接實(shí)施例程描述進(jìn)行。
[0135]S303、將監(jiān)控組電路擴(kuò)展出的新的信號(hào)線對(duì)與設(shè)備相連接，具體為網(wǎng)絡(luò)發(fā)送對(duì)Ctl_n_TX_n 和 Ctl_n_TX_p，網(wǎng)絡(luò)接收對(duì) Ctl_n_TX_n 和 Ctl_n_RX_p，串行發(fā)送線 Ctl_s_TX，串行接收線Ctl_s_TX，以及串行控制線Ctrl_s_CST和Ctrl_s_DST。
[0136]S304、在原通信線路中提供對(duì)信號(hào)線輸出口 Flg_nr_full和Flg_sr_full，及輸入口 Flg_fast_nt的軟件支持。從而使監(jiān)控組工作得到有效的工作狀態(tài)。
[0137]需要說(shuō)明的是，以上所述的實(shí)施例僅是為了便于本領(lǐng)域的技術(shù)人員理解而已，并不用于限制本發(fā)明的保護(hù)范圍，在不脫離本發(fā)明的發(fā)明構(gòu)思的前提下，本