[0051]其中，開關(guān)S21的一端與串行信號接收線s_rx接口相連，另一端與ctl_s_rx接口相連，用于通過其導(dǎo)通與關(guān)斷控制網(wǎng)絡(luò)通信線路中的串行信號接收線s_rx接口與ctl_s_rx接口的連接與斷開；開關(guān)S22懸空。
[0052]總線2，cl-c2ENB并行接至主控芯片的相同總線上，用于傳輸控制模擬開關(guān)S21-S22的導(dǎo)通與斷開的控制信號。
[0053]優(yōu)選地，主控芯片的1接口模塊還包括通信電路擴(kuò)展接口 1029、1030 ;接口 1029、1030分別與外接的擴(kuò)展通信電路的串行硬件流控制接口 Ctl_s_CST與清除信號接口 Ctl_s_DST相連。
[0054]與現(xiàn)有技術(shù)相比，本發(fā)明包括:控制電路連接于主通信電路之中；該控制電路包括:模數(shù)轉(zhuǎn)換AD芯片、主控芯片。AD芯片，包括相互連接的模數(shù)轉(zhuǎn)換模塊與數(shù)據(jù)接口模塊。模數(shù)轉(zhuǎn)換模塊，將對主通信電路中的網(wǎng)絡(luò)芯片供電電壓、網(wǎng)絡(luò)發(fā)送線路電壓、網(wǎng)絡(luò)接收線路電壓、串行發(fā)送線路電壓以及串行接收線路電壓的模擬量數(shù)據(jù)進(jìn)行實(shí)時(shí)采樣獲得的實(shí)時(shí)采樣數(shù)據(jù)轉(zhuǎn)化為數(shù)字量數(shù)據(jù)并發(fā)送給主控芯片。數(shù)據(jù)接口模塊，為AD芯片與外部電路之間的數(shù)據(jù)傳輸提供接口。主控芯片，包括相互連接的數(shù)據(jù)處理模塊與輸入輸出1接口模塊。數(shù)據(jù)處理模塊，通過1接口模塊接收AD芯片發(fā)送的數(shù)字量數(shù)據(jù)，并對數(shù)字量數(shù)據(jù)進(jìn)行快速傅利葉變換，將其分解為電壓波動監(jiān)控組數(shù)據(jù)和速率匹配監(jiān)控組數(shù)據(jù)分別進(jìn)行處理。1接口模塊，用于為主控芯片與外部電路之間的數(shù)據(jù)傳輸提供接口。通過本發(fā)明的方案，能夠在通信過程中支持有效的工作電壓，避免信號失真，提供可靠速率匹配，防止丟包。
【附圖說明】
[0055]下面對本發(fā)明實(shí)施例中的附圖進(jìn)行說明，實(shí)施例中的附圖是用于對本發(fā)明的進(jìn)一步理解，與說明書一起用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明保護(hù)范圍的限制。
[0056]圖1為本發(fā)明的基于網(wǎng)絡(luò)通信的控制電路框圖；
[0057]圖2為本發(fā)明的基于網(wǎng)絡(luò)通信的控制電路連接圖；
[0058]圖3為本發(fā)明的網(wǎng)絡(luò)發(fā)送線對匹配電阻電路圖；
[0059]圖4為本發(fā)明的網(wǎng)絡(luò)接收線對匹配電阻電路圖；
[0060]圖5為本發(fā)明的網(wǎng)絡(luò)接收線對通斷選擇控制電路圖；
[0061]圖6為本發(fā)明的串行接收線通斷選擇控制電路圖。
【具體實(shí)施方式】
[0062]為了便于本領(lǐng)域技術(shù)人員的理解，下面結(jié)合附圖對本發(fā)明作進(jìn)一步的描述，并不能用來限制本發(fā)明的保護(hù)范圍。
[0063]本發(fā)明旨在提供一種基于網(wǎng)絡(luò)通信的控制電路，所要解決的技術(shù)問題是，在依靠上述架構(gòu)所進(jìn)行的網(wǎng)絡(luò)通信過程中，可以根據(jù)通信線路上的實(shí)時(shí)數(shù)據(jù)量變化，包括線路電壓值的變化、低速率設(shè)備吞吐量的變化和網(wǎng)絡(luò)吞吐量的變化等，采用預(yù)測性調(diào)控方式，增加控制電路，實(shí)時(shí)監(jiān)測網(wǎng)絡(luò)線路電壓波動，以及高速網(wǎng)絡(luò)和低速設(shè)備的吞吐匹配，對網(wǎng)絡(luò)通信進(jìn)行智能控制。采用該控制電路，能夠大大提高工控系統(tǒng)網(wǎng)絡(luò)通信過程的魯棒性，減少數(shù)據(jù)的丟報(bào)和失聯(lián)。
[0064]本發(fā)明的控制電路連接于主通信電路之中，用于對主通信電路的電壓波動及通信速率進(jìn)行監(jiān)測；并根據(jù)電壓波動的偏離值選擇波動電壓的匹配電阻，根據(jù)監(jiān)測速率的大小向主通信電路的主控單元發(fā)送關(guān)于網(wǎng)絡(luò)線路及串行線路的通信速率的告警信息。
[0065]具體地，本發(fā)明提出一種基于網(wǎng)絡(luò)通信的控制電路01，如圖1、圖2所示，該控制電路連接于主通信電路之中，該控制電路包括:模數(shù)轉(zhuǎn)換AD芯片02、主控芯片03。
[0066]AD芯片02，包括相互連接的模數(shù)轉(zhuǎn)換模塊021與數(shù)據(jù)接口模塊022。
[0067]模數(shù)轉(zhuǎn)換模塊021，將對主通信電路中的網(wǎng)絡(luò)芯片供電電壓、網(wǎng)絡(luò)發(fā)送線路電壓、網(wǎng)絡(luò)接收線路電壓、串行發(fā)送線路電壓以及串行接收線路電壓的模擬量數(shù)據(jù)進(jìn)行實(shí)時(shí)采樣獲得的實(shí)時(shí)采樣數(shù)據(jù)轉(zhuǎn)化為數(shù)字量數(shù)據(jù)并發(fā)送主控芯片。
[0068]數(shù)據(jù)接口模塊022，為AD芯片與外部電路之間的數(shù)據(jù)傳輸提供接口。
[0069]主控芯片03，包括相互連接的數(shù)據(jù)處理模塊031與輸入輸出1接口模塊032。
[0070]數(shù)據(jù)處理模塊031，通過1接口模塊接收AD芯片發(fā)送的數(shù)字量數(shù)據(jù)，并對數(shù)字量數(shù)據(jù)進(jìn)行快速傅利葉變換，將其分解為電壓波動監(jiān)控組數(shù)據(jù)和速率匹配監(jiān)控組數(shù)據(jù)分別進(jìn)行處理。
[0071]數(shù)據(jù)處理模塊031還用于:
[0072]對于電壓波動組數(shù)據(jù)進(jìn)行處理，將實(shí)時(shí)獲取的電壓波動值與預(yù)設(shè)定的波動電壓基準(zhǔn)閾值進(jìn)行比較，取所獲取的所述電壓波動值中的最小值；如果電壓波動值的最小值偏離波動電壓基準(zhǔn)閾值的有效范圍，則重新對網(wǎng)絡(luò)芯片供電電壓，網(wǎng)絡(luò)發(fā)送線路電壓以及網(wǎng)絡(luò)接收線路電壓進(jìn)行多次采樣；如果在預(yù)定的時(shí)間內(nèi)，獲取的電壓波動值中的最小值持續(xù)偏離有效范圍，則啟動電壓波動控制動作，并記錄偏離值。
[0073]執(zhí)行電壓波動控制動作，根據(jù)不同的偏離值，選擇相對應(yīng)的匹配電阻進(jìn)行電壓匹配。
[0074]數(shù)據(jù)處理模塊031還用于:從速率匹配監(jiān)控組數(shù)據(jù)中實(shí)時(shí)檢測網(wǎng)絡(luò)接收緩存已滿和串行接收緩存已滿兩個信號。
[0075]通過速率匹配監(jiān)控組數(shù)據(jù)監(jiān)測網(wǎng)絡(luò)發(fā)送包速率和串行接收包速率以及網(wǎng)絡(luò)接收包速率和串行發(fā)送包速率，并對發(fā)送包速率與接收包速率進(jìn)行控制；并在檢測到網(wǎng)絡(luò)接收緩存已滿信號和/或串行接收緩存已滿信號時(shí)；向主控單元發(fā)送信號已滿的告警信號。
[0076]1接口模塊032，用于為主控芯片與外部電路之間的數(shù)據(jù)傳輸提供接口。
[0077]優(yōu)選地，AD芯片02的數(shù)據(jù)接口模塊022包括:
[0078]8位數(shù)字量輸出接口 DO?D7，通過總線分別與所述主控芯片的八個輸入輸出1管腳100?107相連。
[0079]8位地址線輸出接口 AO?A3，通過輸入總線分別與所述主控芯片的108?1010相連。
[0080]轉(zhuǎn)化完成信號輸出接口 eoc，與所述主控芯片的1ll相連。
[0081]轉(zhuǎn)換開始信號輸入接口 start、時(shí)鐘信號輸入接口 clk、地址鎖存信號輸入接口ale以及使能信號輸入接口 oe，分別與所述主控芯片的1012?1015管腳相連。
[0082]8路模擬量輸入接口 V1?Vi7，分別與主通信電路接口中的網(wǎng)絡(luò)供電電壓接口 V_η、網(wǎng)線輸出接口對n_tx_n與n_tx_p、網(wǎng)線輸入接口對n_rx_n與n_rx_p，連接串行接口部分的供電電壓接口 V_s、串行輸出接口 s_tx，串行輸入接口 s_rx相連。
[0083]優(yōu)選地，
[0084]1接口模塊的1026接口與主通信電路的網(wǎng)絡(luò)接收緩存滿輸出信號接口 Flg_nr_full相連。
[0085]1接口模塊的1027接口與主通信電路的串行接收緩存滿輸出信號接口 Flg_sr_full相連。
[0086]10接口模塊的1028接口與主通信電路的網(wǎng)絡(luò)發(fā)送太快輸入信號接口 Flg_fast_nt相連。
[0087]優(yōu)選地，控制電路還包括:網(wǎng)絡(luò)發(fā)送對匹配電阻選擇控制電路04、網(wǎng)絡(luò)接收對匹配電阻選擇控制電路05、網(wǎng)絡(luò)接收線通斷選擇控制電路06以及串行接收線通斷選擇控制電路07。如圖3-6所示。
[0088]1接口模塊的1016-1020接口通過網(wǎng)絡(luò)發(fā)送對匹配電阻選擇控制總線0，cl-c4ENB與網(wǎng)絡(luò)發(fā)送對匹配電阻選擇控制電路04相連。
[0089]1接口模塊的1021-1025接口通過網(wǎng)絡(luò)接收對匹配電阻選擇控制總線I，cl-c4ENB與網(wǎng)絡(luò)接收對匹配電阻選擇控制電路05相連。
[0090]1接口模塊的1031-1033接口通過網(wǎng)絡(luò)接收線通斷選擇控制總線2，cl_c2ENB與網(wǎng)絡(luò)接收線對通斷選擇控制電路06相連。
[0091]1接口模塊的1034-1036接口通過串行接收線通斷選擇控制總線3，cl_c2ENB與串行接收線通斷選擇控制電路07相連。
[0092]優(yōu)選地，
[0093]網(wǎng)絡(luò)發(fā)送對匹配電阻選擇控制電路04包括第一上拉電阻選擇電路041和第一下拉電阻選擇電路042。
[0094]第一上拉電阻選擇電路041包括:四個并列的上拉電阻R1-R4、上拉選擇開關(guān)S1-S4、總線 0，cl-c4ENBo
[0095]上拉電阻R1-R4的一端分別與網(wǎng)絡(luò)供電電壓接口 v_n相連；上拉電阻R1-R4的另一端分別通過上拉選擇開關(guān)S1-S4與網(wǎng)絡(luò)發(fā)送線的正信號接口 n_tx_p相連；上拉電阻R1-R4的阻值分別為R、2R、3R和4R。
[0096]第一下拉電阻選擇電路042包括:四個并列的下拉電阻R5-R8、下拉選擇開關(guān)S5-S8、所述總線 0，cl-c4ENB。
[0097]下拉電阻R5-R8的一端分別與網(wǎng)絡(luò)供電地GND相連，下拉電阻R5-R8的另一端分別通過所述下拉選擇開關(guān)S5-S8與網(wǎng)絡(luò)發(fā)送線的負(fù)信號接口 n_tx_n相連；下拉電阻R5-R8的阻值分別為R、2R、3R和4R。
[0098]其中，第一上拉電阻選擇電路041和第一下拉電阻選擇電路042中的總線O，cl-c4ENB并行接至主控芯片的相同總線上，用于傳輸控制上拉選擇開關(guān)S1-S4與下拉選擇開關(guān)S5-S8的導(dǎo)通與斷開的控制信號；網(wǎng)絡(luò)發(fā)送線的正信號接口 n_tx_p與網(wǎng)絡(luò)發(fā)送線的負(fù)信號接口 n_tx_n之間通過阻值為R的電阻RO相連；上拉選擇開關(guān)S1-S4與下拉選擇開關(guān)S5-S8同時(shí)選通同一阻值的上拉和下拉電阻。
[0099]優(yōu)選地，
[0100]網(wǎng)