專利名稱:改進(jìn)的同步/異步調(diào)制解調(diào)器的制作方法
本發(fā)明涉及用同步和異步通信方法傳輸信息，并具體公開了一種改進(jìn)的、用同步和異步方法有選擇地傳輸數(shù)據(jù)的裝置，它們用一個(gè)微處理器執(zhí)行異步到同步和同步到異步的數(shù)據(jù)格式的轉(zhuǎn)換。
調(diào)制解調(diào)器(調(diào)制器-解調(diào)器)可允許數(shù)字計(jì)算機(jī)之間通過(guò)音頻電話線路進(jìn)行通信，雖然許多數(shù)字通信系統(tǒng)使用異步數(shù)據(jù)傳輸，但還是有許多計(jì)算機(jī)利用同步數(shù)據(jù)傳輸方式進(jìn)行通信。同步數(shù)據(jù)傳輸本身并不是一個(gè)問題，因?yàn)槭袌?chǎng)上可以買到這種裝置，這些裝置既可提供同步傳輸、也可提供異步傳輸。
在異步通信中，一個(gè)字符被發(fā)出是根據(jù)一種規(guī)定的字符格式，串行傳輸多個(gè)比特，在一種典型的字符格式中，第一位叫作起始位，用以通知接收機(jī)下面要進(jìn)行數(shù)據(jù)傳輸。接著的七位叫作數(shù)據(jù)位，代表被傳輸?shù)淖址?。下一個(gè)比特位通常是一個(gè)奇偶校驗(yàn)位，用來(lái)檢查數(shù)據(jù)位中的錯(cuò)誤。最后一位叫終止位，用以告訴接收器此數(shù)據(jù)傳輸完畢。這樣，每個(gè)消息包含一個(gè)字符，然后這個(gè)順序?qū)橄乱粋€(gè)字符繼續(xù)執(zhí)行，一直執(zhí)行下去，直至所有字符都傳送出去。一個(gè)字符可以是，例如，一個(gè)字母，一個(gè)數(shù)字，一個(gè)標(biāo)點(diǎn)或控制信息。
可以使用各種字符格式。一般說(shuō)來(lái)，數(shù)據(jù)位的數(shù)量可以是5、6、7或8位。奇偶校驗(yàn)位可以是偶校驗(yàn)、奇校驗(yàn)或無(wú)校驗(yàn)，或者可能被刪除。終止位可以是1、1 1/2 或2位。另外，數(shù)據(jù)傳輸速率可以是以下幾種典型速率之一110、150、300、600、1200、2400、4800、9600或19200bps(每秒所傳的比特?cái)?shù))。
對(duì)于要通信的兩個(gè)裝置而言，它們必須使用同樣的字符格式和同樣的數(shù)據(jù)傳輸速率。
在同步通信中，一個(gè)信息可能包含許多字符，而不是一個(gè)。在一種典型同步消息格式中，前八位(通常叫作起始標(biāo)志)表示一個(gè)消息的開始。接著的8位是地址位，表示這個(gè)消息要去的站。再接下去的序列位代表被傳送的字符或信息。這個(gè)序列位可以有任何合理的長(zhǎng)度，它通常僅受到在發(fā)生錯(cuò)誤之前能被正常的接收的位數(shù)限制，再接下去的16位是幀檢驗(yàn)序列位，用以檢查誤碼。最后8位(通常叫作結(jié)束標(biāo)志)表示消息的結(jié)束。這樣，每個(gè)消息可包含多個(gè)字符。
正如在異步通信中那樣，在同步通信中也使用幾種不同的消息格式和波特率。對(duì)于兩個(gè)互相通信的裝置，它們雙方必須使用相同消息格式和相同的比特率。
有些計(jì)算機(jī)有一個(gè)通信插件的插座，用戶可以在插座中插入一個(gè)串行通信插件(然后此插件便接至一個(gè)調(diào)制解調(diào)機(jī)(modem engine))，或是插入一個(gè)含有完整調(diào)制解調(diào)器的插件。通常這樣的插件只承擔(dān)異步通信，并含有異步通信的部件，例如加里福尼亞，圣克拉拉(Santa Clara)的國(guó)家半導(dǎo)體公司(National Semiconductor Corporation)生產(chǎn)的INS8250A，還含有一個(gè)微處理器及其它使信號(hào)在一條電話線路中傳輸所需的部件。計(jì)算機(jī)與連接在插口的插件上的裝置之間的通信接口通常是異步的。
把INS8250A換成一個(gè)組合的同步/異步通信控制器例如加利福尼亞州坎貝爾(Campbell，California)的Zilog公司生產(chǎn)的Z8530便可以生產(chǎn)出既承擔(dān)同步又承擔(dān)異步通信的調(diào)制解調(diào)器。但是，這種通信控制器一般造價(jià)比異步通信部件昂貴，調(diào)制解調(diào)器生產(chǎn)家面臨著三種價(jià)格/性能比較的選擇。
如果調(diào)制解調(diào)器生產(chǎn)廠決定生產(chǎn)既有同步又有異步雙重能力的調(diào)制解調(diào)器，它將必須降低造價(jià)和利潤(rùn)以保持競(jìng)爭(zhēng)力。否則，只需要異步能力的潛在的客戶將去找其它的以低價(jià)出賣僅生產(chǎn)異步調(diào)制解調(diào)器的廠家。另外，同步能力的增加可使調(diào)制解調(diào)器與一些現(xiàn)有的異步數(shù)據(jù)通信程序不兼容。
如果調(diào)制解調(diào)器生產(chǎn)廠只生產(chǎn)異步調(diào)制解調(diào)器，它將失去需要同步和異步雙重能力解調(diào)器的潛在客戶。
如果調(diào)制解調(diào)器生產(chǎn)廠生產(chǎn)兩種調(diào)制解調(diào)器模塊，一種同步的，一種異步的，那么它要承擔(dān)開兩條生產(chǎn)線，而不是一條生產(chǎn)線的成本和問題。
調(diào)制解調(diào)器的用戶同樣面臨三種選擇買一個(gè)只有異步的調(diào)制解調(diào)器放棄同步通信;或買一個(gè)只有同步的調(diào)制解調(diào)器放棄異步通信;或買一個(gè)同步/異步調(diào)制解調(diào)器付出大價(jià)錢。
為此需要一種這樣的調(diào)制解調(diào)器，即利用異步通信部件、既承擔(dān)同步通信又承擔(dān)異步通信、比只有異步調(diào)制解調(diào)器具有價(jià)格競(jìng)爭(zhēng)力、具有與現(xiàn)有異步數(shù)據(jù)通信程序兼容性的調(diào)制解調(diào)器。
此外，人們知道在同步通信格式中，數(shù)據(jù)必須以一種適當(dāng)?shù)乃俾时惶峁?，以保證獲得上述的完整的消息。人們還希望提供一種同步/異步通信的標(biāo)準(zhǔn)接口，這種接口能使用戶遵循幾種簡(jiǎn)單的規(guī)則，以一種不依賴所使用的調(diào)制解調(diào)器的方式，便利地進(jìn)行同步或異步通信。
本發(fā)明提供一種下述的、改進(jìn)的調(diào)制解調(diào)器。
廣義地講，本發(fā)明提供一種方法，用這種方法，可使一個(gè)調(diào)制解調(diào)器只用異步通信所需的部件便可執(zhí)行同步和異步通信雙重功能，并保持與現(xiàn)有異步數(shù)據(jù)通信程序的兼容性。
而且，本發(fā)明作為一種方法廣義的特征是用這種方法，可使一個(gè)微處理器和一個(gè)異步通信部件產(chǎn)生和響應(yīng)同步和異步通信兩者所需的格式、控制和通信協(xié)議信號(hào)。
更具體地說(shuō)，本發(fā)明提供一種方法和一種裝置，通過(guò)該方法和裝置，可使具有一并行總線輸入/輸出(I/O)口和一串行I/O口的一個(gè)調(diào)制解調(diào)器，利用一異步地與并行總線接口進(jìn)行通信的部件，利用一個(gè)微處理器去控制進(jìn)出該異步通信部件的數(shù)據(jù)流，去增加、除掉和響應(yīng)通信協(xié)議信息，去控制進(jìn)出串行I/O口接口裝置(調(diào)制解調(diào)機(jī)modem engine)的數(shù)據(jù)流，以承擔(dān)串行I/O口上的同步和異步通信。
更具體地說(shuō)，本發(fā)明提供了一種用于增加或刪除異步通信所需的起始位、終止位和奇偶校驗(yàn)位用的和增加或刪除一些同步通信形式所需的零位用的方法和裝置。
為此，本發(fā)明的第一個(gè)目的是提供一種方法，借此，一個(gè)異步通信部件、一個(gè)處理器和一個(gè)調(diào)制解調(diào)機(jī)可以提供同步和異步通信。
本發(fā)明的第二個(gè)目的是提供一種調(diào)制解調(diào)器，它可以執(zhí)行同步和異步通信而價(jià)格低于利用同步/異步通信部件的調(diào)制解調(diào)器。
本發(fā)明的第三目的是提供一種調(diào)制解調(diào)器，它可以以幾種不同的同步數(shù)據(jù)格式，有選擇地進(jìn)行通信。
本發(fā)明的第四目的是以一種獨(dú)特方式使用異步通信控制線，以便控制同步通信。
本發(fā)明的第五目的是提供一種裝置，借此，調(diào)制解調(diào)器控制指令可以在第一點(diǎn)插入同步通信數(shù)據(jù)流，并以一種能保存原始數(shù)據(jù)流的方式在第二點(diǎn)從所述數(shù)據(jù)流中排除。
本發(fā)明的第六目的是提供一種裝置，借此，調(diào)制解調(diào)器參數(shù)狀態(tài)字可以在第一點(diǎn)插入同步通信數(shù)據(jù)流，并以一種能保持原始數(shù)據(jù)流的方式在第二點(diǎn)從所述數(shù)據(jù)流中排除。
本發(fā)明這些目的的實(shí)現(xiàn)將從以下最佳實(shí)施例的詳細(xì)說(shuō)明看得很清楚。
圖1是本發(fā)明最佳實(shí)施例的原理圖。
圖2是HDLC/SDLC數(shù)據(jù)格式的說(shuō)明。
圖3是BSC數(shù)據(jù)格式的說(shuō)明。
圖4是最佳實(shí)施例的發(fā)送器的狀態(tài)圖。
圖5是最佳實(shí)施例的接收器的狀態(tài)圖。
現(xiàn)在參見這些附圖。這些圖中相同的數(shù)字代表相同的部件。圖1是本發(fā)明最佳實(shí)施例的原理圖。
外部裝置9是一個(gè)計(jì)算裝置，譬如，一個(gè)計(jì)算機(jī)、處理器或數(shù)據(jù)終端，本發(fā)明最佳實(shí)施例設(shè)計(jì)得使用了一臺(tái)IBM個(gè)人計(jì)算機(jī)，因此應(yīng)當(dāng)理解，最佳實(shí)施例用的外部裝置9是一臺(tái)IBM PC。對(duì)于IBMPC的總線結(jié)構(gòu)和信號(hào)時(shí)序的詳細(xì)情況是本領(lǐng)域的技術(shù)人員公知的，并且在1984年4月出版的“IBM PC技術(shù)參考手冊(cè)”中說(shuō)明了，這本手冊(cè)在此作為參考。外部裝置9有一個(gè)傳送數(shù)據(jù)和命令的輸入/輸出(I/O)總線10。I/O總線10的數(shù)據(jù)總線11由八根導(dǎo)線組成，用來(lái)傳送八位并行字。數(shù)據(jù)總線11與雙向三態(tài)緩沖器12的I/O口A相連。緩沖器12的I/O口B通過(guò)八位數(shù)據(jù)總線13與通用異步接收器/發(fā)送器(UART)18的I/O口的D0～D7線相連。UART18也稱為異步通信部件(ACE)。在最佳實(shí)施例中，UART18是加利福尼亞州圣克拉拉的國(guó)家半導(dǎo)體公司生產(chǎn)的INS8250A。對(duì)于UART18的操作與內(nèi)部結(jié)構(gòu)的詳情是本領(lǐng)域技術(shù)人員公知的，從該公司出版的文字材料也是可以得到的，這里不再贅述。
地址總線14與地址解碼器16的輸入端相連。啟動(dòng)信號(hào)導(dǎo)線15連到地址解碼器16的啟動(dòng)輸入端(EN)。地址解碼器16的輸出通過(guò)導(dǎo)線17連至緩沖器12的啟動(dòng)“非”輸入端(
EN)(它啟動(dòng)緩沖器12的輸出)和UART18的片選2(CS2)“非”的輸入端，UART18的片選0和片選1(CS0、CS1)輸入端通過(guò)導(dǎo)線38與邏輯“1”相連。
地址總線20與UART18的A0～A2地址輸入端相連。這使外部裝置9能選擇UART18的寄存器是讀出還是寫入數(shù)據(jù)。數(shù)據(jù)輸入選通(
DISTR)導(dǎo)線22連至UART18的數(shù)據(jù)輸入選通“非”輸入端(DISTR)。數(shù)據(jù)輸出選通(DOSTR)導(dǎo)線21連至UART18的數(shù)據(jù)輸出選通“非”的輸入端(
DOSTR)。UART18的地址選通(ADS)“非”輸入端(
ADS)、正常數(shù)據(jù)輸入選通輸入端、正常數(shù)據(jù)輸出選通輸入端和數(shù)據(jù)設(shè)置準(zhǔn)備“非”輸入端(
DSR)通過(guò)導(dǎo)線19與邏輯0相連。
本領(lǐng)域技術(shù)人員能理解，數(shù)據(jù)總線11、地址總線14和20、地址啟動(dòng)線15和導(dǎo)線21及22上的數(shù)據(jù)選通信號(hào)被用來(lái)以直接方式在外部裝置9與UART18之間傳送數(shù)據(jù)。
本領(lǐng)域或者看過(guò)UART18的產(chǎn)品說(shuō)明的技術(shù)人員能理解UART18有11個(gè)可訪問的寄存器。外部裝置9通過(guò)把數(shù)據(jù)寫入這些寄存器，把命令發(fā)給UART18，并通過(guò)讀出這些寄存器中的數(shù)據(jù)來(lái)讀取UART18的狀態(tài)。
UART18的驅(qū)動(dòng)器不起動(dòng)(DDIS)輸出端通過(guò)導(dǎo)線25與緩沖器12的數(shù)據(jù)方向(DIR)輸入端及中斷邏輯電路24的第一輸入端相連。當(dāng)數(shù)據(jù)從UART18的數(shù)據(jù)口D0～D7讀出時(shí)，UART18在導(dǎo)線25上置邏輯0。導(dǎo)線25上的邏輯0指示緩沖器12端口B是輸入端，端口A是輸出端。導(dǎo)線25上的邏輯0還封鎖中斷邏輯電路24。導(dǎo)線25上的邏輯1允許數(shù)據(jù)從UART18傳送到外部裝置9，并且啟動(dòng)中斷邏輯電路24。從生產(chǎn)廠的說(shuō)明書中可知道當(dāng)數(shù)據(jù)從UART18讀到數(shù)據(jù)總線13時(shí)，UART18的DDIS輸出端是邏輯0。
UART18的第二輸出(OUT2)“非”和中斷輸出(INT)通過(guò)導(dǎo)線27和26分別與三態(tài)中斷邏輯電路24的第二和第三輸入端相連。如果UART18在導(dǎo)線27上置邏輯1，則中斷邏輯電路24將有一個(gè)高阻輸出。如果UART18在導(dǎo)線25上邏輯1，并在導(dǎo)線27上置邏輯0，則中斷邏輯電路24的輸出將跟隨UART18的中斷輸出。中斷邏輯電路24的輸出端通過(guò)導(dǎo)線23連到總線10。由UART18加到導(dǎo)線27上的OUT2信號(hào)受到外部裝置9給UART18的命令的控制。因此，外部裝置9可以起動(dòng)或封鎖UART18有中斷能力。
總線10的復(fù)位導(dǎo)線30連至UART18的復(fù)位輸入端和復(fù)位邏輯電路31的第一輸入端。UART18的第一輸出端(OUT1)“非”輸出端通過(guò)導(dǎo)線32連到復(fù)位邏輯電路31的第二輸入端。復(fù)位邏輯電路31的輸出端通過(guò)導(dǎo)線33連到處理器47的復(fù)位“非”輸入端和解碼邏輯電路和鎖存器77的復(fù)位“非”輸入端。導(dǎo)線30上的邏輯1使UART18、處理器47和解碼邏輯電路77復(fù)位。
另外，外部裝置9可以命令UART18在導(dǎo)線32上置邏輯0，并使處理器47和解碼邏輯電路77復(fù)位。只要邏輯1呈現(xiàn)在導(dǎo)線30上或邏輯0呈現(xiàn)在導(dǎo)線32上，復(fù)位邏輯電路31就提供一個(gè)單個(gè)的10微秒脈沖輸出。復(fù)位邏輯電路31的構(gòu)成方法對(duì)本領(lǐng)域技術(shù)人員是熟知的。
時(shí)鐘42的第一輸出端通過(guò)導(dǎo)線41接到UART18的XTAL1輸入端，該最佳實(shí)施例中該第一輸出端的頻率是1.843兆赫。時(shí)鐘42的第二輸出端通過(guò)導(dǎo)線43接到處理器47的XTAL1輸入端，該第二輸出端的互補(bǔ)端通過(guò)導(dǎo)線44接到處理器47的XTAL2輸入端，最佳實(shí)施例中該第二輸出端的頻率是7.372兆赫。
處理器47是諸如由加利福尼亞坎貝爾的齊洛克公司(Zitog Inc，Campbll，California)制造的Z8681這樣的微處理器。處理器47具有4個(gè)8位端口，稱之為端口0(P00～P07)、端口1(P10～P17)、端口2(P20～P27)和端口3(P30～P37)。Z8681的詳細(xì)操作情況可由制造商提供。
UART18的異步串行數(shù)據(jù)輸出端(SOUT)通過(guò)導(dǎo)線35接到處理器47的P30輸入端和雙重4對(duì)1多路轉(zhuǎn)換開關(guān)56的YO輸入端。處理器47的P20輸出端通過(guò)導(dǎo)線50接到信號(hào)多路轉(zhuǎn)換開關(guān)56的Y1和Y2輸入端。多路轉(zhuǎn)換開關(guān)56的Y3輸入端通過(guò)導(dǎo)線51接到邏輯1。多路轉(zhuǎn)換開關(guān)56的Y輸出端通過(guò)導(dǎo)線57接到調(diào)制解調(diào)機(jī)60的發(fā)送數(shù)據(jù)輸入端(CTXD)。
可以看出，到達(dá)調(diào)制解調(diào)機(jī)60的CTXD輸入端的數(shù)據(jù)可在來(lái)自UART18的SOUT數(shù)據(jù)、來(lái)自處理器47的P20數(shù)據(jù)、導(dǎo)線51上的輯1中選擇。這種對(duì)所發(fā)送的數(shù)據(jù)的選擇和路由的選擇要考慮選擇的適當(dāng)數(shù)據(jù)格式，所選的同步和異步數(shù)據(jù)傳輸?shù)耐ㄐ艆f(xié)議。
調(diào)制解調(diào)機(jī)60的接收數(shù)據(jù)輸出端(CRXD)通過(guò)導(dǎo)線55接到處理器47的P27輸入端和多路轉(zhuǎn)換開關(guān)56的X0和X2輸入端。處理器47的P37輸出端通過(guò)導(dǎo)線52接到多路轉(zhuǎn)換開關(guān)56的X1和X3輸入端。多路轉(zhuǎn)換開關(guān)56的X輸出端通過(guò)導(dǎo)線34接到UART18的異步串行數(shù)據(jù)輸入端(SIN)。
還可以看出，由調(diào)制解調(diào)機(jī)60接收的數(shù)據(jù)輸出端可有選擇地直接接到UART18的SIN輸入端或通過(guò)處理器47間接地接到UART18的SIN輸入端。接收的數(shù)據(jù)的這種選擇和規(guī)定路由為數(shù)據(jù)的同步和異步接收選擇適當(dāng)?shù)母袷胶屯ㄐ艆f(xié)議提供了條件。
調(diào)制解調(diào)機(jī)60包括有一個(gè)調(diào)制器、一個(gè)解調(diào)器、多個(gè)時(shí)鐘、多個(gè)操作狀態(tài)和操作控制邏輯電路和寄存器。調(diào)制解調(diào)機(jī)60的構(gòu)成方法是本領(lǐng)域內(nèi)技術(shù)人員公知的。具體地說(shuō)，調(diào)制解調(diào)機(jī)60常常采用多種調(diào)制解調(diào)芯片組的一種來(lái)實(shí)現(xiàn)或可用中規(guī)模和大規(guī)模集成電路(MSI、LSI)來(lái)構(gòu)成。
調(diào)制解調(diào)機(jī)60有兩個(gè)時(shí)鐘輸出端發(fā)送數(shù)據(jù)時(shí)鐘(CTXCLX)和接收數(shù)據(jù)時(shí)鐘(CRXCLK)。CTXCLK輸出端通過(guò)導(dǎo)線64連接至處理器47的P31輸入端，并且采用同步傳輸使數(shù)據(jù)從處理器47傳輸?shù)秸{(diào)制解調(diào)機(jī)60。CRXCLK輸出端通過(guò)導(dǎo)線65接到處理器47的P32輸入端，并且采用同步傳輸使接收數(shù)據(jù)從調(diào)制解調(diào)機(jī)60傳送到處理器47。CTXCLK輸出信號(hào)和CRXCLK輸出信號(hào)僅用于同步通信方式。
處理器47的P21和P22輸出端分別通過(guò)導(dǎo)線53和54連接至多路轉(zhuǎn)換開關(guān)56的A和B控制輸入端。從而，處理器47根據(jù)需要同步操作還要異步操作的要求控制多路轉(zhuǎn)換開關(guān)56的操作。
處理器47和P26輸出端通過(guò)導(dǎo)線66接到調(diào)制解調(diào)機(jī)60的復(fù)位“非”輸入端。處理器47的讀/寫“非”(R/
W)輸出端通過(guò)導(dǎo)線67接到讀/寫邏輯電路71的第一輸入端。處理器47的數(shù)據(jù)選通(DS)“非”輸出端(
DS)通過(guò)導(dǎo)線70接到讀/寫邏輯電路71的第二輸入端和解碼邏輯電路77的數(shù)據(jù)選通(DS)“非”輸入端(
DS)。讀/寫邏輯電路71的讀輸出端通過(guò)導(dǎo)線72接到調(diào)制解調(diào)機(jī)60的讀輸入端(READ)。讀寫邏輯電路71的寫“非”輸出端由導(dǎo)線73接到調(diào)制解調(diào)機(jī)的60的寫“非”輸入端(
WRITE)。讀/寫邏輯電路71將導(dǎo)線67上的單一讀/寫信號(hào)轉(zhuǎn)換為導(dǎo)線72和73上的兩個(gè)獨(dú)立的信號(hào)。讀/寫邏輯電路71由導(dǎo)線70上的邏輯0來(lái)啟動(dòng)。
處理器47的P0-P17輸入/輸出端通過(guò)8位雙向數(shù)據(jù)總線74接到調(diào)制解調(diào)機(jī)60的D0-D7輸入/輸出端、解碼邏輯電路77的地址/數(shù)據(jù)總線(ADB)的輸入端和只讀存儲(chǔ)器(ROM)90的D0-D7輸出端。調(diào)制解調(diào)機(jī)60具有操作狀態(tài)寄存器和操作控制寄存器。讀/寫邏輯電路71、解碼邏輯電路77和數(shù)據(jù)總線74使處理器47能夠讀出/寫入調(diào)制解調(diào)機(jī)60中的寄存器，由此能夠監(jiān)視和控制調(diào)制解調(diào)機(jī)60的操作。
處理器47的P00-P07輸出端通過(guò)8位地址總線75接到解碼邏輯電路77的地址總線(AB)輸入端和ROM90的5個(gè)最高有效位地址輸入端(A8-A12)。處理器47的地址選通(AS)“非”輸出端(
AS)通過(guò)導(dǎo)線76連接至解碼邏輯電路77的地址選通“非”輸入端(
AS)。解碼邏輯電路77接收出現(xiàn)在地址/數(shù)據(jù)總線74和地址總線75上的信號(hào)，以提供幾個(gè)輸出信號(hào)。
解碼邏輯電路77的第一控制輸出信號(hào)(C1)通過(guò)6芯導(dǎo)線87接到調(diào)制解調(diào)機(jī)60的六個(gè)控制輸入端(CONTROL)。在最佳實(shí)施例中，這六個(gè)控制輸入端用于選擇和啟動(dòng)在調(diào)制解調(diào)機(jī)60中的一個(gè)特定的寄存器，以進(jìn)行讀或?qū)懖僮鳌?br>解碼邏輯電路77的第二控制輸出端(C2)通過(guò)4芯導(dǎo)線86接到電話線路接口80的四個(gè)控制輸入端，以控制叉簧開關(guān)(未畫出)與電話線81的連接，以接通或斷開另一裝置(未畫出)與電話線81等的連接。
調(diào)制解調(diào)機(jī)60的已調(diào)發(fā)送數(shù)據(jù)輸出端(TXD)通過(guò)導(dǎo)線82接到線路接口80的已調(diào)發(fā)送數(shù)據(jù)輸入端(TXD)。線路接口80的已調(diào)接收據(jù)輸出端(RXD)通過(guò)導(dǎo)線85接到調(diào)制解調(diào)機(jī)60的已調(diào)接收數(shù)據(jù)輸入端。線路接口80的電話線終端(塞尖和振鈴)接到電話線81。由于電話線81是雙向串行數(shù)據(jù)傳輸裝置，線路接口80包含有一個(gè)雙工器(來(lái)示出)，以將TXD信號(hào)置于電話線上和把RXD信號(hào)從電話線81上取出。
調(diào)制解調(diào)機(jī)60含有一個(gè)雙音多頻(DTMF)音頻發(fā)生器，以提供電話號(hào)碼的音頻撥號(hào)。調(diào)制解調(diào)機(jī)60的DTMF輸出端通過(guò)導(dǎo)線83接到線路接口80的DTMF輸入端，線路接口80將這些DTMF信號(hào)置于電話線81上。調(diào)制解調(diào)機(jī)60還包含有一個(gè)脈沖發(fā)生器，以進(jìn)行電話號(hào)碼的脈沖撥號(hào)。調(diào)制解調(diào)機(jī)60的脈沖輸出端通過(guò)導(dǎo)線84接到線路接口80的脈沖輸入端，線路接口80還把這些撥號(hào)脈沖信號(hào)置于電話線81上。線路接口80的構(gòu)成方法是本領(lǐng)域內(nèi)的技術(shù)人員公知的。
電話線81接到遠(yuǎn)端裝置100的電話終端，遠(yuǎn)端裝置100一般是帶有同步和/或異步調(diào)制解調(diào)器的數(shù)據(jù)終端設(shè)備。不難看出，本發(fā)明的目的是使外部裝置9能夠與遠(yuǎn)端裝置100同步或異步地進(jìn)行通信。
解碼邏輯電路77還使處理器47能夠從ROM90中讀取數(shù)據(jù)。解碼邏輯電路的地址輸出端(A0～A7)通過(guò)ROM地址總線91接到ROM90的低8位(A0～A7)輸入端。解碼邏輯電路77的片選“非”輸出端(
CS)通過(guò)導(dǎo)線92接到ROM90的片選“非”輸入端(
CS)。解碼邏輯電路77的輸出啟動(dòng)(
OE)“非”輸出端(
OE)通過(guò)導(dǎo)線93接到ROM90的輸出啟動(dòng)“非”輸入端(
OE)。解碼邏輯電路77在總線90、導(dǎo)線92和93上提供適當(dāng)信號(hào)，并與總線75上的信號(hào)一起使處理器47通過(guò)總線74從ROM90讀取數(shù)據(jù)?？刂茝腞OM讀取數(shù)據(jù)用的解碼邏輯電路77的構(gòu)成方法是公知的。可以理解，ROM90含有為處理器47用的操作指令和數(shù)據(jù)常數(shù)。
解碼邏輯電路77的批準(zhǔn)到發(fā)送(CTS)“非”輸出端(CTS)通過(guò)導(dǎo)線45接到UART18的CTS“非”輸入端(CTS)，用該CTS“非”信號(hào)來(lái)控制數(shù)據(jù)流以同步方式從UART18傳到處理器47。當(dāng)處理器47準(zhǔn)備(經(jīng)過(guò)SOUT)接收來(lái)自UART18的另外的數(shù)據(jù)時(shí)，處理器47便將信號(hào)置于總線74及75和導(dǎo)線70及76上，以使解碼邏輯電路77在CTS“非”導(dǎo)線45上置邏輯0。
解碼邏輯電路77的數(shù)據(jù)載波檢測(cè)(DCD)“非”輸出端(
DCD)通過(guò)導(dǎo)線46接到UART18的DCD“非”輸入端(
DCD)。由調(diào)制解調(diào)機(jī)60檢測(cè)來(lái)自遠(yuǎn)端裝置100的呈現(xiàn)在電話線81上的數(shù)據(jù)載波，并使調(diào)制解調(diào)機(jī)60在其一個(gè)狀態(tài)寄存器中產(chǎn)生數(shù)據(jù)載波檢測(cè)(DCD)的標(biāo)志位。處理器47周期性地讀調(diào)制解調(diào)機(jī)60的狀態(tài)寄存器。如果在調(diào)解調(diào)機(jī)60中已經(jīng)建立了DCD標(biāo)志位，則處理器47就會(huì)使解碼邏輯電路77在導(dǎo)線46上置邏輯0。導(dǎo)線46上的邏輯0在UART18的狀態(tài)寄存器中建立DCD的標(biāo)志位。每當(dāng)UART18中DCD標(biāo)志位是增加或是減少，UART18將產(chǎn)生一個(gè)中斷信號(hào)。外部裝置9會(huì)服務(wù)于該中斷信號(hào)，讀UART18的狀態(tài)寄存器，并由此確定電話線81上數(shù)據(jù)載波的變化。
假如選定了2400bps(每秒傳送的位數(shù))的同步通信方式，則來(lái)自遠(yuǎn)端裝置100的數(shù)據(jù)便由調(diào)制解調(diào)機(jī)60以每秒2400位的速率來(lái)接收。然后已解調(diào)的數(shù)據(jù)由多路轉(zhuǎn)換開關(guān)56以這種速率發(fā)送到處理器47，處理器47再對(duì)接收的數(shù)據(jù)進(jìn)行解碼，增加起始位、終止位和奇偶檢驗(yàn)位;并通過(guò)多路轉(zhuǎn)換開關(guān)56異步地將接收的數(shù)據(jù)發(fā)送至UART18的SIN輸入端。同步接收的數(shù)據(jù)則以2400bps的速率從調(diào)制解調(diào)機(jī)60傳送至處理器47。處理器47必須進(jìn)行適當(dāng)?shù)亓阄粍h除和對(duì)輸入數(shù)據(jù)的不歸零/不歸零倒置(NRZ/NRZI)解碼，將起始位、終止位和奇偶檢驗(yàn)位加到被處理數(shù)據(jù)中并且異步地將數(shù)據(jù)傳送至UART18。此外，正如以下所說(shuō)明的，處理器47還必須將一個(gè)或多個(gè)狀態(tài)字插入到UART18的數(shù)據(jù)流中。因?yàn)樘幚砥?7必須發(fā)送給UART18的位數(shù)比處理器47從調(diào)制解調(diào)機(jī)60接收來(lái)的位數(shù)多，所以處理器47和UART18之間的數(shù)據(jù)傳輸速率必然比調(diào)制解調(diào)機(jī)60和處理器47之間的數(shù)據(jù)傳輸速率高。在最佳實(shí)施例中，處理器47和UART18之間的傳輸速率選定為9600bps。
在處理器47能夠?qū)惒絺鬏斔璧母郊游患拥経ART18之前，處理器47必須等待從調(diào)制解調(diào)機(jī)60接收到完整的數(shù)據(jù)字。這就意味著由調(diào)制解調(diào)機(jī)60接收到已調(diào)數(shù)據(jù)大約1毫秒之后，就能從UART18得到接收數(shù)據(jù)。當(dāng)從處理器47已接收到數(shù)據(jù)字時(shí)，UART18便會(huì)產(chǎn)生一個(gè)中斷。為了從UART18讀取新的數(shù)據(jù)，外部裝置9必須服務(wù)該中斷。因此，外部裝置9應(yīng)當(dāng)快速地服務(wù)來(lái)自UART18的中斷，并且從UART18中的讀數(shù)據(jù)。在中斷服務(wù)中或從UART18中讀數(shù)據(jù)過(guò)程中過(guò)量的延遲，當(dāng)將處理器47復(fù)位到BSC方式(下面將予以解釋)、在HDLC/SDLC方式中發(fā)一個(gè)異常中斷信號(hào)時(shí)(下文予以解釋)的搜索狀態(tài)時(shí)，會(huì)發(fā)生一些問題，或產(chǎn)生丟失所接收的信號(hào)。
同樣，UART18異步地將發(fā)送數(shù)據(jù)以9600bps的速率傳送到處理器47。處理器47必須刪除起始位、終止位和奇偶檢驗(yàn)位，對(duì)該數(shù)據(jù)進(jìn)行解碼，并且以2400的速率將數(shù)據(jù)發(fā)送到調(diào)制解調(diào)機(jī)60。處理器47具有有限的數(shù)據(jù)存儲(chǔ)空間，因?yàn)閿?shù)據(jù)是以9600bps的速率從UART18接收并且以2400bps的速率發(fā)送到調(diào)制解調(diào)機(jī)，處理器47便需要有一個(gè)用于中斷來(lái)自UART18的數(shù)據(jù)流的裝置。將CTS導(dǎo)線45用于UART18和處理器47之間的中間交接處理，這樣，從UART18進(jìn)入到處理器47的有效數(shù)據(jù)通過(guò)量近似等于從處理器47到調(diào)制解調(diào)機(jī)60的數(shù)據(jù)通過(guò)量。
UART18的數(shù)據(jù)終端準(zhǔn)備就緒(DTR)“非”輸出端(
DTR)通過(guò)導(dǎo)線36接到處理器47的P33輸入端。UART18的準(zhǔn)備就緒一發(fā)送(RTS)“非”輸出端(
TRS)通過(guò)導(dǎo)線37連接至處理器47的P25輸入端。處理器47的P23輸出端通過(guò)導(dǎo)線40接到UART18的振鈴指示(RI)“非”的輸入端(
RL)、這些信號(hào)的用途下面將會(huì)說(shuō)明(振鈴指示(Ring indicator))。
UART18的波特“非”輸出端(
BAUD)通過(guò)導(dǎo)線39接到UART18的接收器時(shí)鐘輸入端(RCLK)，這樣連接使UART18與處理器47以相同速率進(jìn)行數(shù)據(jù)的發(fā)送和接收。
其它的實(shí)施方案圖1的最佳實(shí)施例表示出與外部裝置9相連的并行數(shù)據(jù)總線10。然而可以理解，在某些應(yīng)用中，外部裝置9可包括有在虛線99左邊的那些部件，并且可具有標(biāo)準(zhǔn)RS-232接口(導(dǎo)線34、35、36、37、40、45和46)。在這種應(yīng)用中，由于或許不用復(fù)位線33，而用軟件指令處理器47復(fù)位，可以是處理器內(nèi)部的也可以是給解碼邏輯電路77附加一個(gè)可尋址的復(fù)位輸出端。而且，必須給配合的外部裝置9編制程序，使之能識(shí)別在某些導(dǎo)線上信號(hào)的不同含意。因此，本發(fā)明不限于應(yīng)用具有可尋地址的并行數(shù)據(jù)總線的外部裝置9。
程序設(shè)計(jì)在最佳實(shí)施例中，UART18的某些輸入信號(hào)和輸出信號(hào)的含意不是標(biāo)準(zhǔn)RS-232的含意。因此，將外部裝置9編制程序，以識(shí)別這些信號(hào)的以下含意。在同步方式中，處理器47處理發(fā)送數(shù)據(jù)和接收的數(shù)據(jù)，因此該處理器可以認(rèn)為包括有一個(gè)串行輸入、串行輸出的發(fā)送數(shù)據(jù)處理器和一個(gè)串行輸入、串行輸出的接收數(shù)據(jù)處理器，為方便起見，分別稱之為發(fā)送器和接收器。
在導(dǎo)線36上的DTR信號(hào)指示處理器47退出同步方式，進(jìn)入異步命令方式。當(dāng)處理器47從同步方式轉(zhuǎn)換到異步命令方式后，處理器47還必須指示調(diào)制解調(diào)機(jī)60和線路接口80，通過(guò)電話線81與遠(yuǎn)端裝置100的連接應(yīng)當(dāng)保持還是斷開。所以，外部裝置9必須預(yù)先就發(fā)生指令給處理器47，以根據(jù)用戶的要求來(lái)保持或斷開這一連接。
導(dǎo)線37上的RTS信號(hào)指示處理器47使處理器47中的接收器復(fù)位促使接收器進(jìn)入搜索狀態(tài)。導(dǎo)線40上的RI信號(hào)通知外部裝置9正在發(fā)送幀末端，而處理器47中的發(fā)送器即將進(jìn)入空閑狀態(tài)。
導(dǎo)線45上的CTS信號(hào)通知外部設(shè)備9處理器47此時(shí)不能夠接收更多的發(fā)送的數(shù)據(jù)。導(dǎo)線46上的DCD信號(hào)通知外部裝置9調(diào)制解調(diào)機(jī)60已經(jīng)檢測(cè)到電話線81上的數(shù)據(jù)載波。
外部裝置9給UART18編程序，以在RI、CTS和DCD信號(hào)的狀態(tài)改變時(shí)產(chǎn)生一個(gè)中斷。外部裝置9還必須指令處理器47，以便編制調(diào)制解調(diào)機(jī)60的程序。
正如下面要說(shuō)明的那樣，處理器47偶爾也通過(guò)UART18將狀態(tài)字傳送到外部裝置9。在最佳實(shí)施例中，狀態(tài)字包括有下列信息已接收到幀末端并且?guī)瑱z測(cè)順序良好、已接收到幀末端而幀檢測(cè)順序壞接收標(biāo)志空閑、接收標(biāo)號(hào)空閑、退出同步方式、進(jìn)入同步方式、RTS命令應(yīng)答(處理器47的接收器已被復(fù)位)以及收到數(shù)據(jù)中的異常中斷信號(hào)(abort signal)。
異步數(shù)據(jù)操作-概要在異步數(shù)據(jù)操作中，處理器47將邏輯0置于導(dǎo)線53和54上，這致使多路轉(zhuǎn)換開關(guān)56將其YO輸入端連接至其Y輸出端，將其XO輸入端連接至其X輸出端。這就使UART18的發(fā)送數(shù)據(jù)輸出端(SOUT)連到調(diào)制解調(diào)機(jī)60的發(fā)送數(shù)據(jù)輸入端(CTXD)使調(diào)制解調(diào)機(jī)60的接收數(shù)據(jù)輸出端(CRXD)連接到UART18的接收數(shù)據(jù)輸入端(SIN)。因此，發(fā)送和接收數(shù)據(jù)就在不受處理器47的影響條件下在UART18和調(diào)制解調(diào)機(jī)60之間傳輸。UART18和調(diào)制解調(diào)機(jī)60之間的數(shù)據(jù)傳輸是異步的，在導(dǎo)線64和65上由調(diào)制解調(diào)機(jī)60分別供給的發(fā)送數(shù)據(jù)時(shí)鐘(CTXCLK)和接收數(shù)據(jù)時(shí)鐘(CRXCLK)都不被UART18采用。
導(dǎo)線35上來(lái)自UART18的發(fā)送數(shù)據(jù)和導(dǎo)線55上來(lái)自調(diào)制解調(diào)機(jī)60的接收數(shù)據(jù)受處理器47的監(jiān)控，以便調(diào)整順序和操作指令等。
異步命令操作-概要通過(guò)使UART18將邏輯0置于DTR導(dǎo)線36上或通過(guò)經(jīng)由UART18的SOUT輸出端送出的一個(gè)命令，外部裝置9指示處理器47進(jìn)入異步命令方式。當(dāng)首先加上電源時(shí)，處理器47也會(huì)進(jìn)入異步命令方式。一旦處理器47已進(jìn)入異步命令方式，外部裝置9便依靠將適當(dāng)數(shù)據(jù)寫入處理器47的操作控制寄存器來(lái)為處理器47編制程序。外部裝置9依靠將適當(dāng)命令字寫入U(xiǎn)ART18的發(fā)送緩沖寄存器來(lái)完成這一任務(wù)。然而UART18異步地將這些命令送至處理器47。因?yàn)樘幚砥?7處于異步命令方式，處理器47便將這些字作為相應(yīng)的命令并響應(yīng)。這種方法還用來(lái)使外部裝置9能夠命令處理器47根據(jù)所需操作參數(shù)為調(diào)制解調(diào)機(jī)60編制程序。
同步操作-概述在同步操作中，處理器47在導(dǎo)線53上置邏輯0，并在導(dǎo)線54上置邏輯1。因此，多路轉(zhuǎn)換開關(guān)56將它的Y輸入到接到它的Y輸出端，并將它的X1輸入端接到它的X輸出端。
從UART18經(jīng)過(guò)導(dǎo)線到處理器47的發(fā)送數(shù)據(jù)流，由處理器47處理;然后通過(guò)導(dǎo)線50從處理器47流到調(diào)制解調(diào)機(jī)60多路轉(zhuǎn)換開關(guān)56以及導(dǎo)線57。從調(diào)制解調(diào)機(jī)60經(jīng)過(guò)導(dǎo)線55到處理器47的接收的數(shù)據(jù)流，由處理器47處理，然后通過(guò)導(dǎo)線52從處理器47流到UART18、多路轉(zhuǎn)換開關(guān)56以及導(dǎo)線34。
在同步操作中，在UART18和處理器47之間異步地傳輸數(shù)據(jù)，且在處理器47和調(diào)制解調(diào)機(jī)60之間同步地傳輸數(shù)據(jù)。
當(dāng)UART18中的發(fā)送緩沖器變空時(shí)，即在UART18中最后的發(fā)送字已經(jīng)被發(fā)送到處理器47時(shí)，UART18產(chǎn)生一個(gè)中斷。這就使得外部裝置9讀出該中斷，且經(jīng)過(guò)總線10將下一個(gè)發(fā)送字送到UART18。利用在導(dǎo)線45上UART18的CTS輸入端，異步地實(shí)現(xiàn)從外部裝置9到處理器47的發(fā)送數(shù)據(jù)流的控制。每次處理器47改變導(dǎo)線45上CTS信號(hào)的狀態(tài)，UART18都將產(chǎn)生一個(gè)中斷。外部裝置9服務(wù)中斷并確定導(dǎo)線45上CTS信號(hào)的狀態(tài)。當(dāng)處理器47為另外的數(shù)據(jù)作好準(zhǔn)備時(shí)，即它在導(dǎo)線45上置邏輯0。這就告訴外部裝置9，將下一個(gè)發(fā)送字符字經(jīng)過(guò)UART18送到處理器47。當(dāng)處理器47不允許接收另外的數(shù)據(jù)時(shí)，它就在導(dǎo)線45上置邏輯1，從而告訴外部裝置9，停止將任何另外的字符字通過(guò)UART18送到處理器47。在導(dǎo)線45上的CTS信號(hào)對(duì)UART18的SOUT發(fā)送器沒有影響，可以理解在處理器47改變CTS信號(hào)時(shí)間與外部裝置9服務(wù)中斷的時(shí)間之間將出現(xiàn)一個(gè)限定的延時(shí)，且以適當(dāng)?shù)姆绞交謴?fù)原狀。
如果處理器47僅有一個(gè)字的發(fā)送緩沖器，則由于延時(shí)，處理器47就可能發(fā)完發(fā)送數(shù)據(jù)，且開始誤送一個(gè)幀末端，或者是由于發(fā)送緩沖器的重寫，可能丟失發(fā)送數(shù)據(jù)，此后UART18就自動(dòng)地發(fā)送在它的傳輸保持寄存器中的任何發(fā)送數(shù)據(jù)。為了防止發(fā)生這些不希望的情況，對(duì)處理器編制程序，使之具備一個(gè)四字的發(fā)送FIFO(先進(jìn)先出)緩沖器。該四字的發(fā)送FIFO緩沖器補(bǔ)償其時(shí)間延遲，所以就明顯地降低了發(fā)生誤傳輸幀末端或傳輸發(fā)送數(shù)據(jù)字重寫的幾率。
處理器47使解碼輯電路77當(dāng)發(fā)送FIFO緩沖器中剩下一個(gè)或兩個(gè)字時(shí)，在CTS導(dǎo)線45上置邏輯0;且當(dāng)發(fā)送FIFO緩沖器包含多于兩個(gè)字時(shí)，在CTS導(dǎo)線45上置邏輯1。應(yīng)注意到，如果處理器47的發(fā)送FIFO緩沖器變空，則處理器47將把一個(gè)幀未端序列送到調(diào)制解調(diào)機(jī)60。
當(dāng)CTS“非”信號(hào)改變狀態(tài)時(shí)，UART18就在導(dǎo)線26上置一個(gè)中斷信號(hào)(邏輯1)。這就使中斷邏輯電路24在總線10的導(dǎo)線23上置一個(gè)中斷信號(hào)。當(dāng)外部裝置9看到在導(dǎo)線23上的一個(gè)中斷信號(hào)時(shí)，它因此也就要求一個(gè)來(lái)自UART18的中斷狀態(tài)字(讀出中斷識(shí)別寄存器的內(nèi)容)。由此，外部裝置9通過(guò)UART18監(jiān)測(cè)CTS“非”信號(hào)的狀態(tài)。
當(dāng)導(dǎo)體45上CTS“非”信號(hào)變?yōu)檫壿?時(shí)，外部裝置9在將下一個(gè)發(fā)送字符送到UART18以前，不應(yīng)延時(shí)太長(zhǎng)，因?yàn)槿缜八?，如果發(fā)送FIFO緩沖器變空時(shí)，則處理器47將把一個(gè)幀未端送到調(diào)制解調(diào)機(jī)60。如果發(fā)送FIFO緩沖器變空，則處理器47也將在振鈴指示器(RT)“非”的導(dǎo)線40上置邏輯1。這也使UART18在導(dǎo)線23上產(chǎn)生一個(gè)中斷信號(hào)。響應(yīng)于該中斷信號(hào)，外部裝置9要求來(lái)自UART18的中斷狀態(tài)字。由此，外部裝置9即可以確定一個(gè)幀未端正在發(fā)送。
如果外部裝置9檢測(cè)到正在誤送一個(gè)幀未端，即尚未完成發(fā)送信息，那么外部裝置9就在總線10上置一個(gè)指令(異常中斷BREAK)送到UART18，使UART18將一個(gè)異常中斷(abort)字符送到處理器47。仍正在將幀未端序列送到調(diào)制解調(diào)機(jī)60的處理器47，就停止發(fā)送幀末端，然后將異常中斷字符送到調(diào)制解調(diào)機(jī)60。異常中斷字符告訴遠(yuǎn)端裝置100在傳送給它的信息中已存在一個(gè)錯(cuò)誤。然后外部裝置9應(yīng)對(duì)所傳的消息構(gòu)形再將消息傳輸出去。
利用導(dǎo)線64上調(diào)制解調(diào)機(jī)60的發(fā)送數(shù)據(jù)時(shí)鐘(CTXCLK)輸出，完成同步發(fā)送數(shù)據(jù)流從處理器47傳到調(diào)制解調(diào)器60。在導(dǎo)線64上的每個(gè)時(shí)鐘脈沖都使處理器47將包含在發(fā)送FIFO緩沖器內(nèi)的發(fā)送字中的一位置于導(dǎo)線50上，再連接到調(diào)制解調(diào)機(jī)60的串行數(shù)據(jù)輸入端(CTXD)。
在送完發(fā)送FIFO緩沖器中一個(gè)發(fā)送字的所有位后，處理器47就開始將發(fā)送FIFO緩沖器中下一個(gè)發(fā)送字的所有位。一旦發(fā)送FIFO緩沖器中所有的發(fā)送字都隨著時(shí)鐘傳到調(diào)制解調(diào)機(jī)60且已沒有新字被接收，發(fā)送FIFO緩沖器就空了，這時(shí)處理器47就開始將一個(gè)幀末端送到調(diào)制解調(diào)機(jī)60。
靠接收導(dǎo)線65上調(diào)制解調(diào)機(jī)60的接收數(shù)據(jù)時(shí)鐘(CRXCLK)輸出，實(shí)現(xiàn)同步接收數(shù)據(jù)流從調(diào)制解調(diào)機(jī)60傳到處理器47。導(dǎo)線65上的每個(gè)時(shí)鐘脈沖都把接收數(shù)據(jù)字中的一位都送入處理器47。處理器47也有一個(gè)四個(gè)字接收FIFO緩沖器。在一個(gè)接收字中所有位都已被處理器47接收之后，處理器47就把該字置入接收FIFO緩沖器，然后處理器47就開始組合下一個(gè)接收字。
從處理器47到UART18的接收數(shù)據(jù)流是異步的。就象處理器47組合好一個(gè)接收字并通過(guò)接收FIFO緩沖器將它轉(zhuǎn)移那樣快，處理器47以異步格式通過(guò)導(dǎo)線52，多路轉(zhuǎn)換開關(guān)56和導(dǎo)線34將字送到UART18。
當(dāng)UART18從處理器47接收到一個(gè)完整的字時(shí)，UART18就產(chǎn)生一個(gè)中斷，該中斷使外部裝置9服務(wù)該中斷并讀出這個(gè)接收到的字。
同步格式處理器47根據(jù)所選擇的同步格式處理發(fā)送字和接收字。現(xiàn)已研究出許多同步數(shù)據(jù)格式。高級(jí)數(shù)據(jù)鏈路控制(HDLC)、同步數(shù)據(jù)鏈路控制(SDLC)以及二進(jìn)制同步通信(BSC)格式都被選用于最佳實(shí)施例，因?yàn)檫@些格式都是最廣泛采用的格式。然而可以理解，其它同步數(shù)據(jù)格式亦可便利地實(shí)施。
在圖2中示出了HDLC和SDLC操作的幀結(jié)構(gòu)。HDLC/SDLC標(biāo)志字符101具有二進(jìn)制值01111110。地址字符102是站的地址，信息將用于該站。
在接收數(shù)據(jù)方式中，外部裝置9可以指令處理器47去檢查或忽略地址字符102。如果指示處理器47去檢查地址字符102，如果這個(gè)地址字符102即不符合用戶站的地址，也不符合廣播通信地址(二進(jìn)制11111111)，則處理器47就將不往外部裝置9送任何消息。如果地址字符102即符合用戶站的地址，也符合廣播通信地址，或者如果指令處理器47忽略地址字符102，則處理器47就把地址字符102當(dāng)作數(shù)據(jù)來(lái)處理，并且將這個(gè)完整的消息送到外部裝置9。
在接收方式中，處理器47對(duì)N位數(shù)據(jù)(DATA)103和幀檢查序列(FCS)104進(jìn)行處理，并將它們送到外部裝置9。由于N是一個(gè)未定的變量，所以直到接收結(jié)束標(biāo)志字符105，處理器47才能辨別數(shù)據(jù)103和FCS104之間的差別。標(biāo)志字符(FLAG)105與標(biāo)志字符(FLAG)101相同。按照這樣規(guī)定，F(xiàn)CS104是上述標(biāo)志字符105的緊前面的16位。因此，當(dāng)處理器47檢測(cè)到標(biāo)志字符105時(shí)，處理器47完成了將數(shù)據(jù)103和FCS104發(fā)送到外部裝置9的任務(wù)，將為接收到的數(shù)據(jù)103而進(jìn)行的FCS計(jì)算結(jié)果與FCS104比較，并向外部裝置9發(fā)去一個(gè)狀態(tài)字。該狀態(tài)字告訴外部裝置9一個(gè)幀未端已接收到，以及FCS比較是合適還是不合適。
在發(fā)送數(shù)據(jù)方式中，外部裝置9產(chǎn)生地址字符102，處理器47正好按照數(shù)據(jù)103一樣處理地址字符102。
在發(fā)送方式中，當(dāng)發(fā)送FIFO緩沖器變空時(shí)，處理器47產(chǎn)生FCS104和FLAG105。如前所述，當(dāng)發(fā)送FIFO緩沖器變空時(shí)，處理器47也通知外部裝置9正在傳送一個(gè)幀末端?？梢岳斫猓粋€(gè)幀末端序列包括FCS104和FLAG105。因此，如果處理器47開始產(chǎn)生一個(gè)幀末端序列，且消息還不完整，則在送完FLAG105之前外部裝置9應(yīng)向處理器47發(fā)去異常中斷信號(hào)。
圖3示出了BSC格式的幀結(jié)構(gòu)。同步字符110和111總是相同的，且是可編程序的。外部裝置9按照同步字符110和111的值來(lái)指令處理器47。N個(gè)數(shù)據(jù)字符112a-112n中的每個(gè)長(zhǎng)度都是8位。
在發(fā)送方式中，當(dāng)處理器47接收到來(lái)自外部裝置9的第一個(gè)數(shù)據(jù)字符112a時(shí)，處理器47產(chǎn)生同步字符110和111，并把它們送到調(diào)制解調(diào)機(jī)60，然后開始將數(shù)據(jù)112送到調(diào)制解調(diào)機(jī)60。如果發(fā)送FIFO緩沖器變空，處理器47就按照在外部裝置9的控制下所選取的，產(chǎn)生并發(fā)送標(biāo)號(hào)空閑或同步字符。
在BSC格式中，處理器47經(jīng)過(guò)RI導(dǎo)線40和UART18通知外部裝置9發(fā)送FIFO緩沖器變空，但不產(chǎn)生幀末端序列〔CRC(循環(huán)余碼校驗(yàn))113和PAD(補(bǔ)充字符)114〕。外部裝置9產(chǎn)生幀末端且把它送到處理器47。然后處理器47將幀末端序列送到調(diào)制解調(diào)機(jī)60，好像它就是數(shù)據(jù)。PAD114具有二進(jìn)制值11111111。
在接收方式中，處理器47開始處于搜索狀態(tài)。因此，直到處理器47檢測(cè)到同步字符110和111時(shí)才向外部裝置9發(fā)去接收到的數(shù)據(jù)。處理器47從所接收到的消息中除去同步字符110和111，且而后將所接收到消息其余部分送到外部裝置9。
盡管這是可能的，但由于時(shí)間和ROM90的空間的限制，處理器47不對(duì)幀末端序列進(jìn)行檢測(cè)。因此，處理器47將向外部裝置9發(fā)去113，PAD114以及任何與幀有關(guān)的所有部分(包括同步標(biāo)志110和111)，直到外部裝置9指令處理器47再進(jìn)入搜索狀態(tài)為止。
在接收方式中，處理器47開始處于搜索狀態(tài)，直到標(biāo)志101接收到時(shí)才向外部裝置9發(fā)送所接收到的字。在接收緊急中斷序列或外部裝置9指令處理器47再進(jìn)入搜索狀態(tài)后，處理器47將再進(jìn)入搜索狀態(tài)。
在最佳實(shí)施方案中，外部裝置9借助于通過(guò)總線10向UART18發(fā)去一個(gè)指令，指令處理器47再進(jìn)入搜索狀態(tài)，這就使UART18在請(qǐng)求發(fā)送(RTS)“非”導(dǎo)線37上置邏輯0。這個(gè)“再進(jìn)入搜索狀態(tài)”的指令對(duì)HDLC，SDLC以及BSC格式都是有效的。處理器47借助于把一個(gè)狀態(tài)字通過(guò)UART18送到外部裝置9，對(duì)搜索指令予以應(yīng)答。
一旦處理器47是處于搜索狀態(tài)，它就維持在搜索狀態(tài)，直到處理器47檢測(cè)到兩個(gè)同步字符111和112時(shí)才向外部裝置9發(fā)去所接收到的數(shù)據(jù)，111和112后跟隨著除標(biāo)號(hào)空閑字符以外的一些字。
因此，外部裝置9應(yīng)該檢查輸入的數(shù)據(jù)流，以對(duì)來(lái)自數(shù)據(jù)112的CRC113和PAD114進(jìn)行檢測(cè)，并將它們分開;同時(shí)還指令處理器47再進(jìn)入搜索狀態(tài)。
可以理解，由于在處理器47和UART18之間的通信是異步的，因此在將發(fā)送字送到處理器47之前，UART18將把起始、終止和奇偶位加到總線10上的一個(gè)發(fā)送字上去。這些附加位對(duì)于同步傳輸而言，應(yīng)當(dāng)從發(fā)送字中除掉。為此，在把任何發(fā)送字送到調(diào)制解調(diào)機(jī)60之前，處理器47應(yīng)除掉起始、終止和奇偶位。
同樣，在接收方式中，在把接收到的字送到UART18之前，處理器47將起始、終止和奇偶位加到來(lái)自調(diào)制解調(diào)機(jī)60的每個(gè)接收字上去。在將接收字送到總線10上之前，UART應(yīng)刪除起始、終止和奇偶位。
在HDLC和SDLC格式的操作中，處理器47還在發(fā)送字中進(jìn)行零位插入和在接收字中進(jìn)行零位刪除?？梢岳斫猓贖DLC和SDLC格式中需要零位的插入/刪除，以防止地址字符102和/或數(shù)據(jù)103的組合具有FLAG101或105的二進(jìn)制值。為此，處理器47計(jì)算在來(lái)自UART18的發(fā)送數(shù)據(jù)字中的串行邏輯1的個(gè)數(shù)。在處理器47計(jì)算五個(gè)串行邏輯1之后它就在去調(diào)制解調(diào)機(jī)60的發(fā)送字中插入一個(gè)邏輯0。因此，在從調(diào)制解調(diào)機(jī)60來(lái)的接收的數(shù)據(jù)中，處理器47將刪除任何連續(xù)五個(gè)串行邏輯1后面的邏輯0。
不能從FLAG101和105中，或從一個(gè)異常中斷序列(二進(jìn)制值11111111)中插入或刪除零位。當(dāng)處理器47在接收的字中檢測(cè)到異常中斷序列時(shí)，它使UART18產(chǎn)生一個(gè)對(duì)外部裝置9的中斷，且還把被異常中斷序列截?cái)嗟膸氖Ｓ嗖糠趾雎浴?br>在BSC格式的操作中，不需要零位的插入/刪除。
外部裝置9指令處理器47或是使用不歸零(NRZ)編碼，或是使用不歸零倒置(NRZT)編碼。為此，處理器47在把發(fā)送字送到調(diào)制解調(diào)機(jī)60之前，對(duì)發(fā)送字進(jìn)行相應(yīng)的NRZ或NRZI編碼，并在把接收字送到UART18之前對(duì)對(duì)接收字進(jìn)行相應(yīng)的NRZ或NRZI解碼。
狀態(tài)圖圖4是HDLC/SDLC發(fā)送器的狀態(tài)圖，HDLC/SDLC發(fā)送器有五個(gè)狀態(tài)標(biāo)號(hào)空閑(Mark-Idle)120標(biāo)志(FLAG)121、數(shù)據(jù)(DATA)122，幀校驗(yàn)(FCS)123和異常中斷(Abort)124。發(fā)送器復(fù)位指令119使發(fā)送器進(jìn)入標(biāo)號(hào)空閑狀態(tài)120。
當(dāng)發(fā)送器空閑(即不發(fā)送數(shù)據(jù))時(shí)，可有選擇地認(rèn)為發(fā)送器處于標(biāo)號(hào)空閑狀態(tài)120或者標(biāo)志狀態(tài)121。在標(biāo)號(hào)空閑120狀態(tài)時(shí)，發(fā)送器在輸出端P20上設(shè)置且保持邏輯“1”。在這種狀態(tài)下，外部裝置9來(lái)的指令(異常中斷信號(hào)Break)將不影響發(fā)送器。發(fā)送器一旦接收到從UART18接收到待發(fā)數(shù)據(jù)，就將進(jìn)入標(biāo)志狀態(tài)121。
在標(biāo)志狀態(tài)121情況下，發(fā)送器連續(xù)產(chǎn)生并送出HDLC/SDLC標(biāo)志字符。外部裝置9可通過(guò)UART18指令發(fā)送器進(jìn)入異常中斷狀態(tài)124。一旦處理完異常中斷指令并且送完異常中斷字符后，發(fā)送器將重新開始送出標(biāo)志字符。一旦從UART18收到待發(fā)送數(shù)據(jù)，發(fā)送器就將進(jìn)入數(shù)據(jù)狀態(tài)122。如果標(biāo)志狀態(tài)121是由于接收到來(lái)自UART18的待發(fā)送數(shù)據(jù)的緣故而從標(biāo)號(hào)空閑狀態(tài)120進(jìn)入的，那么發(fā)送器停留在標(biāo)志狀態(tài)121上的時(shí)間只夠發(fā)送始端標(biāo)志，隨之即進(jìn)入數(shù)據(jù)狀態(tài)122。
在數(shù)據(jù)狀態(tài)122情況下，發(fā)送器連續(xù)接收來(lái)自UART18的待發(fā)送數(shù)據(jù)，按要求進(jìn)行0位插入，將數(shù)據(jù)置于輸出端P20上，并且刷新FCS，如果發(fā)送器已送完數(shù)據(jù)，它就前進(jìn)至FCS狀態(tài)123。如果外部裝置9送出異常中斷指令，發(fā)送器就前進(jìn)到異常中斷狀態(tài)124。
在FCS狀態(tài)123情況下，發(fā)送器“凍結(jié)”FCS，按需要進(jìn)行0位插入，并把FCS數(shù)據(jù)置于輸出端P20上。一旦FCS數(shù)據(jù)送完，發(fā)送器進(jìn)入標(biāo)志狀態(tài)121發(fā)送末端標(biāo)志。如果標(biāo)志空閑狀態(tài)被選中，則發(fā)送器將連續(xù)送出標(biāo)志空閑字符。如果標(biāo)號(hào)空閑狀態(tài)120被選中，則發(fā)送器發(fā)出末端標(biāo)志后進(jìn)入標(biāo)號(hào)空閑狀態(tài)。
從任何狀態(tài)都可以進(jìn)入異常中斷狀態(tài)124，包括從異常中斷狀態(tài)124重新進(jìn)入該狀態(tài)。在異常中斷狀態(tài)124情況下，發(fā)送器先送出一個(gè)異常中斷序列(8個(gè)連續(xù)的邏輯“1”)，然后根據(jù)選擇進(jìn)入標(biāo)號(hào)空閑狀態(tài)120或標(biāo)志空閑狀態(tài)121。如果外部裝置9指令發(fā)送器進(jìn)入異常中斷狀態(tài)124，發(fā)送器立即進(jìn)入異常中斷狀態(tài)124，并發(fā)出異常中斷字符不等到發(fā)送或發(fā)完它從UART18接收到的數(shù)據(jù)、FCS或者任何標(biāo)志才轉(zhuǎn)。
BSC發(fā)送器與HDLC/SDLC發(fā)送器相似，只有以下三點(diǎn)不同，(1)沒有狀態(tài)123，(2)當(dāng)某個(gè)發(fā)送FIFO緩沖器發(fā)生欠載時(shí)，BSC發(fā)送器送出發(fā)送FIFO緩沖器“空”信號(hào)，然后根據(jù)選擇進(jìn)入狀態(tài)120或者狀態(tài)121，(3)在狀態(tài)121，BSC發(fā)送器送出BSC同步字符110，111。
圖5是HDLC/SDLC接收器的狀態(tài)圖。HDLC/SDLC接收器也有五個(gè)狀態(tài)搜索標(biāo)志(Hunt for flag)130、標(biāo)志同步(Flag sync)131、地址(Address)132、數(shù)據(jù)(Data)133和幀末端(End of frame)134。接收器復(fù)位指令129使接收器進(jìn)入搜索狀態(tài)130。
在搜索狀態(tài)130中，接收器對(duì)輸入端P27上來(lái)自調(diào)制解調(diào)機(jī)置60的輸入數(shù)據(jù)進(jìn)行掃描，以尋找標(biāo)志字符。一旦檢測(cè)到標(biāo)志字符，接收器便進(jìn)入標(biāo)志同步狀態(tài)131。
在標(biāo)志同步狀態(tài)131情況下，接收器檢測(cè)到一個(gè)或多個(gè)標(biāo)志字符，就完成了字符同步化。接收器保持在這個(gè)狀態(tài)上，直到檢測(cè)到一個(gè)非標(biāo)志字符為止。如果這個(gè)非標(biāo)志字符包含7個(gè)或以上連續(xù)的邏輯“1”(就象標(biāo)號(hào)空閑字符那樣)，接收器將回到搜索狀態(tài)130。如果非標(biāo)志少于7個(gè)連續(xù)的邏輯“1”，則接收器就認(rèn)為這是地址字符102的第一字符，并進(jìn)入地址狀態(tài)132。
一旦進(jìn)入地址狀態(tài)132，接收器就使接收FCS發(fā)生器置成全部邏輯“1”。如果接收器為了地址識(shí)別已對(duì)地址編程，則它將把接收到的地址字符與編程的地址字符比較，還與“廣播”通信地址(二進(jìn)制值11111111)比較，如果接收到的地址字符既不與編程地址一致也不與“廣播”通信地址一致，接收機(jī)便回到搜索狀態(tài)130。如果接收到的地址字符與編程地址和“廣播”通信地址中的一個(gè)一致，或者接收器不為地址識(shí)別而編程，那么，接收器將進(jìn)入數(shù)據(jù)狀態(tài)133。
在數(shù)據(jù)狀態(tài)133情況下，接收器連續(xù)接收來(lái)自調(diào)制解調(diào)機(jī)60的串行接收數(shù)據(jù)流，按照需要進(jìn)行0位刪除，收集一個(gè)完整字符的各個(gè)位，并且把這個(gè)完整的字符放入接收數(shù)據(jù)FIEO緩沖器中，以傳輸給UART18。當(dāng)接收器檢測(cè)到一個(gè)完整字符是一個(gè)標(biāo)志字符時(shí)，它便進(jìn)入幀末端狀態(tài)134。如果接收器檢測(cè)到來(lái)自調(diào)制解調(diào)機(jī)60的串行接收數(shù)據(jù)流包含7位或更多位邏輯“1”時(shí)，接收器將其視為異常中斷狀態(tài)，并輸入搜索狀態(tài)130，把接收器狀態(tài)寄存器中的異常中斷狀態(tài)位置邏輯1。
一旦接收器進(jìn)入幀末端狀態(tài)134，將16位接收到的FCS與接收FCS發(fā)生器中的內(nèi)容比較，這個(gè)16位接收到的FCS也放入接收數(shù)據(jù)FIFO緩沖器中。將比較結(jié)果(FCS是好還是壞)和幀末端指示放入接收狀態(tài)字中。這個(gè)接收狀態(tài)字將和一個(gè)經(jīng)反相的奇偶校驗(yàn)位一起放入接收數(shù)據(jù)FIFO緩沖器中以傳輸給UART18。然后，接收器回到標(biāo)志狀態(tài)131。
BSC接收器與HDLC/SDLC接收器相似，只有以下幾點(diǎn)不同(1)由于沒有地址狀態(tài)132，所以BSC接收器直接進(jìn)入數(shù)據(jù)狀態(tài)133。(2)由于沒有幀末端狀態(tài)134，所以BSC接收器在數(shù)據(jù)狀態(tài)133上呆到它被復(fù)位為至，然后重新進(jìn)入搜索狀態(tài)130。(3)在搜索狀態(tài)130情況下，BSC接收器尋找二個(gè)同步字符110和111。(4)BSC接收器在檢測(cè)到同步字符110和111是跟在異步字符(數(shù)據(jù)112，CRC113或PAD114)時(shí)，將從標(biāo)志狀態(tài)131進(jìn)入數(shù)據(jù)狀態(tài)133。
輸入/輸出寄存器處于異步命令狀態(tài)時(shí)，外部裝置9送出指令，并通過(guò)16個(gè)8位寄存器讀出狀態(tài)信息。這些寄存器稱為發(fā)送器保持寄存器(THR)、接收緩沖寄存器(RBR)、異步寄存器A(ARA)、異步寄存器B(ARB)、中斷許可寄存器(IER)、中斷識(shí)別寄存器(IIR)、線路控制寄存器(LCR)、調(diào)制解調(diào)器寄存控制器(MCR)、線路狀態(tài)寄存器(LSR)、BSC同步化字符寄存器(BSCR)、調(diào)制解調(diào)器狀態(tài)寄存器(MSR)、HDLC/SDLC站地址寄存器(SAR)、鎖存寄存器(DLL和DLM)、調(diào)制解調(diào)裝置速率寄存器(MERR)和選擇寄存器(OR)。寄存器THR是只寫寄存器，寄存器RBR和IIR是只讀寄存器。上述其它寄存器均為讀/寫寄存器。寄存器BSCR，SAR和OR只在同步操作時(shí)才使用。
寄存器THR、RBR、IER、IIR、LCR、MCR、LSR、DLL、DLM和MSR均在UART18中。其余的寄存器在處理器47中。以上討論和對(duì)UART18的理解可以知道下列寄存器有些只適用在異步方式，有些只適用在同步方式，一些適用于上述兩種方式。
寄存器THR是UART18發(fā)送器的輸入寄存器。在同步方式下，向這個(gè)寄存器寫入一個(gè)字符就開始一幀的傳輸。當(dāng)這個(gè)字符送到處理器47的發(fā)送器時(shí)，它就被發(fā)送，離開發(fā)送數(shù)據(jù)FIFO緩沖器。
寄存器RBR是UART18接收器的輸出寄存器。每當(dāng)一個(gè)接收字符到達(dá)寄存器RBR時(shí)，將有一個(gè)得到中斷的接收數(shù)據(jù)被產(chǎn)生，除非這個(gè)中斷被寄存器IER所屏蔽。
寄存器IER根據(jù)以下條件使中斷許可/禁止得到接收數(shù)據(jù)、寄存器THR處于空狀態(tài)、調(diào)制解調(diào)器的狀態(tài)改變和線路狀態(tài)改變。
寄存器IIR提供中斷的優(yōu)先級(jí)別。在最佳實(shí)施例中，共有四種中斷優(yōu)先級(jí)別1-線路狀態(tài)，2-得到接收數(shù)據(jù)，3-寄存器THR空，4-調(diào)制解調(diào)器狀態(tài)。線路狀態(tài)事件是寄存器RBR中得到接收數(shù)據(jù);接收到的數(shù)據(jù)中的奇偶差錯(cuò);寄存器RBR過(guò)載;接收異常中斷;寄存器THR為空;成幀差錯(cuò);接收到幀末端序列;FCS檢查結(jié)果和UART18無(wú)數(shù)據(jù)送至處理器47。解制調(diào)調(diào)器狀態(tài)事件是任何下列信號(hào)的一個(gè)狀態(tài)變化導(dǎo)線45上的CTS，導(dǎo)線46上的DCD和導(dǎo)線40上的RI。寄存器IIR在被訪問時(shí)，凍結(jié)最高級(jí)別的中斷，其他中斷等最高級(jí)別的中斷外部裝置服務(wù)后才被告知。
寄存器LCR提供字選擇長(zhǎng)度、終止位的位數(shù)、奇偶選擇、因子鎖存地址位選擇、發(fā)送器復(fù)位、接收器復(fù)位、UART18寄存器尋址和HDLC/SDLC傳輸異常中斷指令。發(fā)送器復(fù)位指令立即把發(fā)送器復(fù)位到標(biāo)號(hào)空閑狀態(tài)120或者標(biāo)志空閑狀態(tài)121，這取決于寄存器OR中選擇的狀態(tài)。一旦發(fā)送器復(fù)位操作完成，這條指令就被自動(dòng)消除。接收器復(fù)位指令立即把接收器復(fù)位到搜索狀態(tài)130。一旦接收器復(fù)位操作完成，這條指令即被自動(dòng)消除。HDLC/SDLC發(fā)送異常中斷指令使發(fā)送器立即發(fā)送異常中斷字符，并進(jìn)入標(biāo)號(hào)空閑狀態(tài)120或者標(biāo)志空閑狀態(tài)121，這由寄存器OR選定。發(fā)送完異常中斷字符，發(fā)送器即進(jìn)入指定的空閑狀態(tài)，這條指令也被自動(dòng)消除。
寄存器MCR控制以下方面導(dǎo)線36上的DTR信號(hào)、導(dǎo)線37上的RTS信號(hào)、導(dǎo)線32上的OUT1信號(hào)。導(dǎo)線27上的OUT2信號(hào)和UART18回送。
寄存器LSR指示出上面列出的線路狀態(tài)事件。寄存器BSCR包含用于BSC操作的8位同步化字符。寄存器MSR指示出上述調(diào)制解調(diào)器的狀態(tài)事件。寄存器SAR包含有在HDLC/SDLC通信中外部裝置9的站地址。
寄存器DLL和DLM為UART18的SIN和SOUT設(shè)定數(shù)據(jù)速率。在同步方式下，這個(gè)數(shù)據(jù)速率為9600bps(比特/秒)在異步命令方式和異步數(shù)據(jù)方式下，是所需的數(shù)據(jù)速率(150、300、600等bps)。
寄存器ARA和ARB為處理器47的P30端和P37端設(shè)置數(shù)據(jù)速率，以和UART18的SIN和SOUT的數(shù)據(jù)速率一致。這個(gè)數(shù)據(jù)速率在同步方式下，是9600bps，在異步命令方式和異步數(shù)據(jù)方式下，是所需的數(shù)據(jù)速率(150、300、600等bps)。
寄存器MERR為處理器47的P20端和P27端設(shè)置數(shù)據(jù)速率，還為調(diào)制解調(diào)機(jī)60的TXD，RXD，CTXD和CRXD各端設(shè)定數(shù)據(jù)速率。這個(gè)數(shù)據(jù)速率是與遠(yuǎn)端裝置100進(jìn)行通信所需的數(shù)據(jù)速率。
寄存器OR選擇異步或同步方式，選擇BSC或HDLC/SDLC通信;許可或禁止HDLC/SDLC地址識(shí)別;選擇NRZ編碼或者NRZI編碼，并選擇標(biāo)號(hào)空閑或標(biāo)志/同步空閑。
控制和監(jiān)測(cè)處理器47通過(guò)調(diào)制解調(diào)機(jī)60的讀，寫“非”和各控制輸入端以及雙向數(shù)據(jù)輸入/輸出端(D1～D7)對(duì)調(diào)制解調(diào)機(jī)60的操作進(jìn)行控制和監(jiān)測(cè)。例如處理器47控制調(diào)制解調(diào)機(jī)60的以下操作參數(shù)數(shù)據(jù)速率、自動(dòng)應(yīng)答許可、模擬回送、字符長(zhǎng)度選擇、雙音多頻(DTMF)撥號(hào)、脈沖撥號(hào)、保護(hù)音調(diào)許可及接收長(zhǎng)空檔的間斷等等。例如處理器47還監(jiān)測(cè)調(diào)制解調(diào)機(jī)的以下列操作參數(shù)撥號(hào)數(shù)字寄存器空、振鈴指示器、接收載波檢測(cè)、音調(diào)檢測(cè)等等。
處理器47必須把所監(jiān)測(cè)出的調(diào)制解調(diào)機(jī)60的操作變化通知給外部裝置9。但是，處理器47只能通過(guò)UART18與外部裝置9進(jìn)行通信。因此，由處理器47所產(chǎn)生的接收的數(shù)據(jù)字和狀態(tài)字都要通過(guò)UART18。外部裝置9必須具有一種確定UART18放置在總線10上的字是接收字還是狀態(tài)字的方法。
我們記得，在同步方式時(shí)，處理器47在它送至UART18的字中加入了起始位，終止位和奇偶校驗(yàn)位。為了把數(shù)據(jù)字和狀態(tài)字區(qū)別開來(lái)，處理器47把狀態(tài)字中的奇偶位反相。這個(gè)反相的奇偶位使UART18產(chǎn)生一個(gè)中斷。當(dāng)外部裝置9服務(wù)這個(gè)中斷時(shí)，它便讀UART18的狀態(tài)寄存器，并判斷已發(fā)生奇偶錯(cuò)誤。這個(gè)奇偶錯(cuò)誤警告外部裝置9下一字是來(lái)自處理器47的狀態(tài)字，不是一個(gè)接收數(shù)據(jù)字。
在同步方式時(shí)，外部裝置9送到處理器47的所有字均作發(fā)送數(shù)據(jù)字而不作為指令處理。因此，為了把指令送到處理器47，外部裝置9指令UART18在數(shù)據(jù)終端準(zhǔn)備(DTR)“非”的導(dǎo)線36上置邏輯0。在導(dǎo)線36上的邏輯0使處理器47退出同步方式進(jìn)入異步命令方式。
一旦處理器47處于異步命令方式時(shí)，它把來(lái)自UART18的所有字當(dāng)作來(lái)自外部裝置9的指令來(lái)處理，直到它收到一個(gè)進(jìn)入同步方式或異步數(shù)據(jù)方式的指令為止。
當(dāng)處理器47處于異步命令狀態(tài)時(shí)，它在導(dǎo)線53和54上置邏輯1，這將使多路轉(zhuǎn)換開關(guān)56把X3輸入端與X輸出端相連，把Y3輸入端與Y輸出端相連。因?yàn)槎嗦忿D(zhuǎn)換開關(guān)56的Y3輸入端接到邏輯1，調(diào)制解調(diào)機(jī)60的CTXD輸入端上也置邏輯1。這使調(diào)制解調(diào)機(jī)60把標(biāo)號(hào)空閑狀態(tài)送給遠(yuǎn)端裝置100。
多路轉(zhuǎn)換開關(guān)56還把調(diào)制解調(diào)機(jī)60的CRXD輸出端連接到處理器47的接收數(shù)據(jù)輸入端。在最佳實(shí)施例中，處理器47在處于異步命令方式時(shí)忽略接收數(shù)據(jù)，但是也有某些應(yīng)用需要處理器47甚至在異步命令方式時(shí)起作用，或者說(shuō)發(fā)送接收的數(shù)據(jù)流。
如果處理器47在導(dǎo)線53上置邏輯1，在導(dǎo)線54上置邏輯0，多路轉(zhuǎn)換開關(guān)56將把它的X2輸入端與它的X輸出端相連，把它的Y2輸入端與它的Y輸出端相連。這使調(diào)制解調(diào)機(jī)60來(lái)的接收數(shù)據(jù)直接進(jìn)入U(xiǎn)ART18，并使發(fā)送數(shù)據(jù)從UART18經(jīng)處理器47到調(diào)制解調(diào)機(jī)60。在最佳實(shí)施例中并未使用這種狀態(tài)，但在這樣的情況下，提供這個(gè)狀態(tài)就是希望處理器47在發(fā)送數(shù)據(jù)為送給遠(yuǎn)端設(shè)備100而送入調(diào)制解調(diào)機(jī)60之前，對(duì)發(fā)送數(shù)據(jù)由處理器47以某種方式加以處理。
在某些應(yīng)用中，還可以希望不必先使處理器47退出同步方式就能把指令送給處理器47。為此，處理器47觀察來(lái)自UART18的發(fā)送字。如果發(fā)送字是個(gè)“DLE”字符，這就通知處理器47下個(gè)字是個(gè)指令字，不是用于傳輸?shù)臄?shù)據(jù)字。但是，如果接連收到二個(gè)DLE字符，處理器47便把其解釋為一條要送出一個(gè)DLE字符的指令，也就是說(shuō)，刪除掉第一個(gè)DLE字符并把第二個(gè)DLE字符送給調(diào)制解調(diào)機(jī)60。其就提供了一種把一個(gè)DLE字作為發(fā)送數(shù)據(jù)流的一部分發(fā)送出去的方法。
同樣，如果特殊應(yīng)用要求UART18中斷不用來(lái)指示狀態(tài)字，則處理器47在狀態(tài)字前把DLE字符插入正傳給UART18的接收數(shù)據(jù)流中，當(dāng)外部裝置9檢測(cè)到這個(gè)DLE字符時(shí)，它將把下一個(gè)當(dāng)作狀態(tài)字處理。處理器47還監(jiān)測(cè)來(lái)自調(diào)制解調(diào)機(jī)60的輸入接收數(shù)據(jù)流。如果處理器47就在第一個(gè)DLE字符之后在接收數(shù)據(jù)流中檢測(cè)到一個(gè)DLE字，它將把第二個(gè)DLE字符插入流向UART18的接收數(shù)據(jù)流中。外部裝置9將意識(shí)到二個(gè)連續(xù)DLE字表示接收數(shù)據(jù)流中的一個(gè)DLE字。
權(quán)利要求
1.一種同步和異步數(shù)據(jù)發(fā)送器/接收器，其特征在于包括第一數(shù)據(jù)轉(zhuǎn)換器，將輸出數(shù)據(jù)信號(hào)由并行數(shù)據(jù)格式轉(zhuǎn)換為異步串行數(shù)據(jù)格式，以提供第一串行數(shù)據(jù)信號(hào)；將第二串行數(shù)據(jù)信號(hào)由上述異步串行數(shù)據(jù)格式轉(zhuǎn)換為上述并行數(shù)據(jù)格式，提供輸入數(shù)據(jù)信號(hào)，與上述第一數(shù)據(jù)轉(zhuǎn)換器相連的第二數(shù)據(jù)轉(zhuǎn)換器，響應(yīng)上述第一串行數(shù)據(jù)信號(hào)中的第一指令，將上述第一數(shù)據(jù)信號(hào)保留在上述異步串行數(shù)據(jù)格式中，以提供第三串行數(shù)據(jù)信號(hào)；將第四數(shù)據(jù)信號(hào)保留在上述異步串行數(shù)據(jù)格式中，以提供所述第二串行數(shù)據(jù)信號(hào)；并響應(yīng)上述第一串行數(shù)據(jù)信號(hào)中的第二指令；將上述第一串行數(shù)據(jù)信號(hào)從上述異步串行數(shù)據(jù)格式轉(zhuǎn)換為同步串行數(shù)據(jù)格式，以提供上述第三串行數(shù)據(jù)信號(hào)；將上述第四串行數(shù)據(jù)信號(hào)從上述同步串行數(shù)據(jù)格式轉(zhuǎn)換為異步串行數(shù)據(jù)格式，以提供所述第二串行數(shù)據(jù)信號(hào)，與上述第二數(shù)據(jù)轉(zhuǎn)換器連接的調(diào)制器/解調(diào)器，響應(yīng)上述第三串行數(shù)據(jù)信號(hào)，將上述第三串行數(shù)據(jù)信號(hào)調(diào)制到載波上，以提供發(fā)送數(shù)據(jù)信號(hào)；還響應(yīng)接收數(shù)據(jù)已調(diào)信號(hào)，將上述接收數(shù)據(jù)已調(diào)信號(hào)解調(diào)，恢復(fù)成數(shù)據(jù)，以提供所述第四串行數(shù)據(jù)信號(hào)，上述第四串行數(shù)據(jù)信號(hào)可在上述異步串行數(shù)據(jù)格式中或在上述同步串行數(shù)據(jù)格式中。
2.根據(jù)權(quán)利要求
1所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第一數(shù)據(jù)轉(zhuǎn)換器包括一個(gè)通用異步接收器一發(fā)送器。
3.根據(jù)權(quán)利要求
1所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第二數(shù)據(jù)轉(zhuǎn)換器包括一個(gè)微處理器。
4.根據(jù)權(quán)利要求
3所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中所述第二數(shù)據(jù)轉(zhuǎn)換器還包括一個(gè)多路轉(zhuǎn)換開關(guān)。
5.根據(jù)權(quán)利要求
1所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述調(diào)制器/解調(diào)器包括一個(gè)調(diào)制解調(diào)機(jī)。
6.根據(jù)權(quán)利要求
1所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第一指令包括一個(gè)具有反相奇偶校驗(yàn)位的數(shù)據(jù)字。
7.根據(jù)權(quán)利要求
1所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第一指令包括一個(gè)預(yù)定的字符。
8.根據(jù)權(quán)利要求
7所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述預(yù)定的字符是換碼字符。
9.根據(jù)權(quán)利要求
1所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第二指令包括一個(gè)具有反相奇偶檢驗(yàn)位的數(shù)據(jù)字。
10.根據(jù)權(quán)利要求
1所述的同步和異步數(shù)據(jù)發(fā)送管/接收器，其中上述第二指令包括一個(gè)預(yù)定字符。
11.根據(jù)權(quán)利要求
1所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述預(yù)定的字符是換碼字符。
12.一種同步和異步數(shù)據(jù)發(fā)送器/接收器，其特征在于包括一個(gè)數(shù)據(jù)轉(zhuǎn)換器，它響應(yīng)輸出數(shù)據(jù)信號(hào)中的第一指令，上述輸出數(shù)據(jù)信號(hào)為異步串行數(shù)據(jù)格式，將上述輸出數(shù)據(jù)信號(hào)保留在上述異步串行數(shù)據(jù)格式中，以提供第一串行數(shù)據(jù)信號(hào);將第二串行數(shù)據(jù)信號(hào)保留在上述異步串行數(shù)據(jù)格式中，以提供輸入數(shù)據(jù)信號(hào);此數(shù)據(jù)轉(zhuǎn)換器或者響應(yīng)上述輸出數(shù)據(jù)信號(hào)中的第二指令，將上述輸出數(shù)據(jù)信號(hào)從上述異步串行數(shù)據(jù)格式轉(zhuǎn)換為同步串行數(shù)據(jù)格式，以提供所述第一串行數(shù)據(jù)信號(hào);并將所述第二串行數(shù)據(jù)信號(hào)從上述同步串行數(shù)據(jù)格式轉(zhuǎn)換為上述異步串行數(shù)據(jù)格式，以提供所述第二串行數(shù)據(jù)信號(hào)，此第二串行數(shù)據(jù)信號(hào)可在上述異步串行數(shù)據(jù)格式中或在上述同步串行數(shù)據(jù)格式中，與上述數(shù)據(jù)轉(zhuǎn)換器相連的調(diào)制器/解調(diào)器，響應(yīng)上述第一串行數(shù)據(jù)信號(hào)，將上述第一串行數(shù)據(jù)信號(hào)調(diào)制在載波上，以提供發(fā)送數(shù)據(jù)信號(hào);還響應(yīng)接收數(shù)據(jù)已調(diào)信號(hào)，解調(diào)上述被接收數(shù)據(jù)已調(diào)信號(hào)，恢復(fù)數(shù)據(jù)，以提供上述第二串行數(shù)據(jù)信號(hào)。
13.根據(jù)權(quán)利要求
12所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述調(diào)制器/解調(diào)器包括一個(gè)調(diào)制解調(diào)機(jī)。
14.根據(jù)權(quán)利要求
12所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述數(shù)據(jù)轉(zhuǎn)換器包括一個(gè)微處理器。
15.根據(jù)權(quán)利要求
14所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中所述數(shù)據(jù)轉(zhuǎn)換器還包括一個(gè)多路轉(zhuǎn)換開關(guān)。
16.根據(jù)權(quán)利要求
12所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第一指令包括一個(gè)具有反相奇偶校驗(yàn)位的數(shù)據(jù)字。
17.根據(jù)權(quán)利要求
12所述的同步異步數(shù)據(jù)發(fā)送器/接收器，其中所述第一指令包括一個(gè)預(yù)定的字符。
18.根據(jù)權(quán)利要求
17所述同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述預(yù)定的字符是換碼字符。
19.根據(jù)權(quán)利要求
12所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第二控制信號(hào)是反相的上述第一控制信號(hào)。
20.根據(jù)權(quán)利要求
12所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第二指令包括一個(gè)具有反相奇偶校驗(yàn)位的數(shù)據(jù)字。
21.根據(jù)權(quán)利要求
12所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述第二指令包括一個(gè)預(yù)定的字符。
22.根據(jù)權(quán)利要求
21所述的同步和異步數(shù)據(jù)發(fā)送器/接收器，其中上述預(yù)定的字是換碼字符。
23.一種雙向串行數(shù)據(jù)格式轉(zhuǎn)換器，用于有選擇地讓具有第一數(shù)據(jù)格式的第一輸入數(shù)據(jù)流和第二輸入數(shù)據(jù)流通過(guò)，或?qū)⑸鲜龅谝惠斎霐?shù)據(jù)流和所述第二輸入數(shù)據(jù)流轉(zhuǎn)換為第二數(shù)據(jù)格式，其中上述轉(zhuǎn)換器的特征在于包括一個(gè)處理器，它響應(yīng)上述第一輸入串行數(shù)據(jù)流中的第一指令，提供第一控制信號(hào);或響應(yīng)上述第一輸入串行數(shù)據(jù)流中的第二指令以提供第二控制信號(hào);將上述第一輸入數(shù)據(jù)流從上述第一數(shù)據(jù)格式轉(zhuǎn)換為上述第二數(shù)據(jù)格式以提供第一轉(zhuǎn)換了的數(shù)據(jù)流;還將上述第二輸入數(shù)據(jù)流從上述第一數(shù)據(jù)格式轉(zhuǎn)換為上述第二數(shù)據(jù)格式以提供第二轉(zhuǎn)換了的數(shù)據(jù)流，一個(gè)數(shù)據(jù)選擇器包括第一輸入端、與上述處理器連接的第二輸入端，第三輸入端、與上述處理器連接的第四輸入端、與上述處理器連接的控制輸入端、第一輸出端、第二輸出端，響應(yīng)上述第一控制信號(hào)將上述第一輸入串行數(shù)據(jù)從上述第一輸入端傳到上述第一輸出端，以提供具有上述第一數(shù)據(jù)格式的第一輸出串行數(shù)據(jù)流;并將上述第二輸入數(shù)據(jù)流從上述第三輸入端傳到上述第二輸出端，以提供具有上述第一數(shù)據(jù)格式的第二輸出串行數(shù)據(jù)流;或者響應(yīng)上述第二控制信號(hào)，將所述第一轉(zhuǎn)換了的數(shù)據(jù)流從上述第二輸入端傳到上述第一輸出端，以提供具有上述第二種數(shù)據(jù)格式的上述第一輸出數(shù)據(jù);還將上述第二轉(zhuǎn)換了的數(shù)據(jù)流從上述第四輸入端傳到上述第二輸出端，以提供具有上述第一數(shù)據(jù)格式的上述第二輸出串行數(shù)據(jù)流。
24.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述處理器包括一個(gè)微處理器。
25.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述數(shù)據(jù)選擇器包括一個(gè)雙通道多路轉(zhuǎn)換開關(guān)。
26.根據(jù)權(quán)利要求
23所述雙向串行格式轉(zhuǎn)換器，其中上述第一指令包括一個(gè)具有反相奇偶校驗(yàn)位的數(shù)據(jù)字。
27.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述第一指令包括一個(gè)預(yù)定的字符。
28.根據(jù)權(quán)利要求
27所述的雙向串行格式轉(zhuǎn)換器，其中上述預(yù)定的字符是換碼字符。
29.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述第二控制信號(hào)是反相的上述第一控制信號(hào)。
30.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述第一數(shù)據(jù)格式是異步串行數(shù)據(jù)格式。
31.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述第二數(shù)據(jù)格式是同步串行數(shù)據(jù)格式。
32.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述第二指令包括一個(gè)具有反相奇偶校驗(yàn)位的數(shù)據(jù)字。
33.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述第二指令包括一個(gè)預(yù)定字符。
34.根據(jù)權(quán)利要求
33所述的雙向串行格式轉(zhuǎn)換器，其中上述預(yù)定的字符是換碼字符。
35.根據(jù)權(quán)利要求
23所述的雙向串行格式轉(zhuǎn)換器，其中上述處理裝置還響應(yīng)多個(gè)指令，改變上述處理器的操作參數(shù)。
36.根據(jù)權(quán)利要求
35所述的雙向串行格式轉(zhuǎn)換器，其中上述操作參數(shù)包括波特速率。
37.根據(jù)權(quán)利要求
36所述的雙向串行格式轉(zhuǎn)換器，其中上述操作參數(shù)還包括可選擇的奇偶檢驗(yàn)位。
38.在一種操作系統(tǒng)的方法中，借此通過(guò)將上述信息數(shù)據(jù)編碼為一個(gè)信息數(shù)據(jù)字。上述信息數(shù)據(jù)字的特征在于第一預(yù)定的奇偶校驗(yàn)位，并通過(guò)將上述信息數(shù)據(jù)作為一串?dāng)?shù)據(jù)字來(lái)傳送，上述數(shù)據(jù)字串包括多個(gè)上述信息數(shù)據(jù)字，使信息數(shù)據(jù)在兩裝置之間交換，一種在上述裝置之間交換控制數(shù)據(jù)的方法，其特征在于包括發(fā)送過(guò)程的特征是(a)將上述控制數(shù)據(jù)編碼為一個(gè)控制數(shù)據(jù)字，其中，上述控制數(shù)據(jù)字是以第二預(yù)定的奇偶校驗(yàn)位為特征;(b)將上述控制數(shù)據(jù)字插入上述數(shù)據(jù)字串中;接收過(guò)程的特征是(c)檢驗(yàn)上述數(shù)據(jù)字串中的每個(gè)數(shù)據(jù)字的奇偶校驗(yàn)位;(d)將具有所述第二預(yù)定的奇偶校驗(yàn)位的每個(gè)上述數(shù)據(jù)字當(dāng)作一個(gè)上述控制數(shù)據(jù)字處理。
39.在一種操作系統(tǒng)的方法中，借此，通過(guò)將上述各數(shù)據(jù)編碼為一個(gè)信息數(shù)據(jù)字，并通過(guò)將上述信息數(shù)據(jù)當(dāng)作一串?dāng)?shù)據(jù)字來(lái)傳送，使信息數(shù)據(jù)在兩裝置之間交換，一種在上述兩裝置之間交換控制數(shù)據(jù)的方法，其特征在于包括發(fā)送過(guò)程的特征是(a)產(chǎn)生一個(gè)對(duì)應(yīng)于預(yù)定的字符的信號(hào)字;(b)產(chǎn)生一個(gè)對(duì)應(yīng)于所述控制數(shù)據(jù)的控制字;(c)將后面緊跟上述控制字的上述信號(hào)字插入上述數(shù)據(jù)字串中;與上述發(fā)送過(guò)程同時(shí)進(jìn)行的接收過(guò)程的特征是(d)檢驗(yàn)上述數(shù)據(jù)字串，找出上述信號(hào)字;(e)處理緊跟在一個(gè)上述信號(hào)字的后面的數(shù)據(jù)字當(dāng)作一個(gè)控制字來(lái)處理。
40.根據(jù)權(quán)利要求
39所述的方法，其中上述預(yù)定的字符是換碼字符。
41.在一種操作系統(tǒng)的方法中，借此，通過(guò)將上述信息數(shù)據(jù)編碼為一個(gè)信息數(shù)據(jù)字，并通過(guò)將上述信息數(shù)據(jù)當(dāng)作一串?dāng)?shù)據(jù)字來(lái)傳送使信息數(shù)據(jù)在兩裝置間交換，一種在上述裝置之間交換控制數(shù)據(jù)的方法，其特征在于包括發(fā)送過(guò)程的特征是(a)產(chǎn)生一個(gè)對(duì)應(yīng)于預(yù)定的字符的信號(hào)字;(b)產(chǎn)生一個(gè)對(duì)應(yīng)于上述控制數(shù)據(jù)的控制字;(c)將其后緊跟上述控制字的所述信號(hào)字插入上述數(shù)據(jù)字串中;(d)將每個(gè)上述信息數(shù)據(jù)字與上述信號(hào)字比較;(e)如果一個(gè)上述信息數(shù)據(jù)字是上述信號(hào)字，就將所述信號(hào)字插入上述信息數(shù)據(jù)字之后的上述數(shù)據(jù)字串中;與上述發(fā)送過(guò)程同時(shí)進(jìn)行的接收過(guò)程的特征是(f)檢驗(yàn)上述數(shù)據(jù)字串，找出上述信號(hào)字，(g)如果在上述數(shù)據(jù)串中的一個(gè)數(shù)據(jù)字是上述信號(hào)字，就將緊跟其后的數(shù)據(jù)字與所述信號(hào)字比較;(h)如果緊跟的數(shù)據(jù)字是除了所述信號(hào)字以外的字，就將上述緊跟的數(shù)據(jù)字作為控制字處理。
42.根據(jù)權(quán)利要求
41所述的方法，其中所述預(yù)定的字符為換碼字符。
43.在一種操作系統(tǒng)的方法中，該系統(tǒng)包括一個(gè)數(shù)據(jù)裝置和一個(gè)數(shù)據(jù)終端，上述數(shù)據(jù)裝置的第一端口連接到上述數(shù)據(jù)終端的第一端口，上述數(shù)據(jù)裝置和上述數(shù)據(jù)終端通過(guò)上述第一端口利用異步串行數(shù)據(jù)接口進(jìn)行通信，上述數(shù)據(jù)裝置還具有一個(gè)第二端口，可用于與一個(gè)外部裝置進(jìn)行同步通信，上述數(shù)據(jù)裝置至少可以以同步數(shù)據(jù)方式或異步命令方式工作，一種用上述異步串行數(shù)據(jù)接口來(lái)控制上述數(shù)據(jù)裝置的方式，并調(diào)整上述數(shù)據(jù)裝置與上述數(shù)據(jù)終端之間數(shù)據(jù)流的方法，其特征在于利用批準(zhǔn)發(fā)送線指示出上述數(shù)據(jù)裝置準(zhǔn)備從上述數(shù)據(jù)終端接收數(shù)據(jù);利用數(shù)據(jù)終端準(zhǔn)備就緒線使上述數(shù)據(jù)裝置退出所述同步數(shù)據(jù)方式，然后進(jìn)入上述異步命令方式;利用準(zhǔn)備發(fā)送線使上述數(shù)據(jù)裝置中的同步數(shù)據(jù)接收器進(jìn)入搜索狀態(tài);利用振鈴指示器線通知上述數(shù)據(jù)終端，上述數(shù)據(jù)裝置正從上述第二接口發(fā)送一個(gè)幀末端序列。
專利摘要
改進(jìn)的調(diào)制解調(diào)器可以有選擇地工作于同步通信方式、異步數(shù)據(jù)方式和異步命令方式。處理器47控制調(diào)制解調(diào)機(jī)的工作，對(duì)發(fā)送數(shù)據(jù)加上前后標(biāo)志及幀校驗(yàn)序到，搜索接收數(shù)據(jù)中的標(biāo)志和同步字，插入和刪除異步通信部件18通信時(shí)所需的起始、終止和奇偶校驗(yàn)位，對(duì)于HDLC/SDLC通信進(jìn)行零位的插入和刪除。處理器47還控制和顯示調(diào)制解調(diào)機(jī)60和工作參數(shù)。
文檔編號(hào)H04L7/00GK86107797SQ86107797
公開日1987年8月19日 申請(qǐng)日期1986年11月18日
發(fā)明者詹·保羅·當(dāng)肯森, 馬克·朗達(dá)爾·穆雷 申請(qǐng)人:黑斯微型計(jì)算機(jī)產(chǎn)品公司導(dǎo)出引文BiBTeX, EndNote, RefMan