本技術(shù)實施例涉及通信，具體涉及一種編碼方法、譯碼方法以及相關(guān)裝置。

背景技術(shù)：

1、當(dāng)前第五代移動通信技術(shù)(5th?generation?mobile?communicationtechnology，5g)、人工智能、虛擬現(xiàn)實等應(yīng)用，正驅(qū)動數(shù)據(jù)中心的流量持續(xù)高速增長。目前已有的400ge技術(shù)，無法滿足未來數(shù)據(jù)中心的底層互聯(lián)架構(gòu)。因此需要超過400gbps吞吐率的下一代以太網(wǎng)技術(shù)，滿足未來數(shù)據(jù)中心的帶寬需求。隨著以太網(wǎng)傳輸速率的提升，傳輸誤碼率增大，前向糾錯碼(forward?errorcorrection，fec)成為解決傳輸誤碼的關(guān)鍵核心技術(shù)。設(shè)計出高效、低復(fù)雜度、低時延的fec編碼算法與實現(xiàn)架構(gòu)，成為下一代以太網(wǎng)技術(shù)面臨的主要技術(shù)挑戰(zhàn)。

2、在相關(guān)現(xiàn)有的以太網(wǎng)通信架構(gòu)中，以太網(wǎng)通信架構(gòu)的物理子層可分為物理編碼子層(physical?coding?sublayer，pcs)、物理介質(zhì)接入子層(physical?medium?attachmentsublayer，pma)和物理介質(zhì)關(guān)聯(lián)層(physical?media?dependent，pmd)。在pcs層將數(shù)據(jù)流依次完成64b/66b編碼處理、256b/257b轉(zhuǎn)碼處理、對齊標(biāo)記插入處理、里德所羅門(reed-solomon，rs)編碼處理等主要數(shù)據(jù)流操作。然后，將rs編碼處理后得到的數(shù)據(jù)流分發(fā)到物理編碼子層通道(pcs?lane)，并通過多路復(fù)用器(multiplexer，mux)進行復(fù)用處理后，通過m個輸出通道將復(fù)用處理后得到的數(shù)據(jù)流發(fā)送到pma層。在pma層對所接收到的數(shù)據(jù)流進行時鐘數(shù)據(jù)恢復(fù)(clock?data?recovery，cdr)，發(fā)送端的比特復(fù)用，信號驅(qū)動等操作。并且從pma層輸出的數(shù)據(jù)流在pmd層完成數(shù)據(jù)的光調(diào)制，電光轉(zhuǎn)換等操作，將光信號輸出到傳輸媒介，完成整個發(fā)送端的數(shù)據(jù)操作。

3、然而，在相關(guān)現(xiàn)有的以太網(wǎng)通信架構(gòu)中，數(shù)據(jù)流在pcs層通過m個輸出通道傳輸至光模塊的pma層，物理通道之間會產(chǎn)生延遲偏斜。為了保證數(shù)據(jù)流對齊，要完成多條物理編碼子層通道的對齊、去偏斜、重排序等操作，需要極大地復(fù)雜度和時延代價。并且，現(xiàn)有的以太網(wǎng)通信架構(gòu)中只適用于400gbps吞吐率以內(nèi)的場景。而隨著以太網(wǎng)傳輸速率的提升，現(xiàn)有的以太網(wǎng)通信架構(gòu)無法滿足超過400gbps吞吐率的下一代以太網(wǎng)通信所要求的系統(tǒng)糾錯性能要求。

技術(shù)實現(xiàn)思路

1、本技術(shù)實施例公開了一種編碼方法、譯碼方法以及相關(guān)裝置，旨在通過對z路第二數(shù)據(jù)流中的每一路第二數(shù)據(jù)流進行獨立地內(nèi)碼編碼處理，無需對這z路第二數(shù)據(jù)流執(zhí)行去偏斜、重排序等操作，降低了操作復(fù)雜度并減少了時延。

2、第一方面，本技術(shù)實施例提供一種編碼方法，該編碼方法可以應(yīng)用在光模塊或者其他的編碼裝置。在該編碼方法中，通過m路輸入通道獲取m路第一數(shù)據(jù)流，m為正整數(shù)；對所述m路第一數(shù)據(jù)流進行處理，得到z路第二數(shù)據(jù)流，z均為正整數(shù)；對所述z路第二數(shù)據(jù)流中的每路第二數(shù)據(jù)流獨立進行編碼處理，得到z路第三數(shù)據(jù)流；對所述z路第三數(shù)據(jù)流進行復(fù)用處理，得到n路第四數(shù)據(jù)流，n均為正整數(shù)。需說明，在每一路第二數(shù)據(jù)流中,均可以包括y個待編碼數(shù)據(jù)塊，待編碼數(shù)據(jù)塊可以理解成待編碼的信息位。針對每一路第二數(shù)據(jù)流中的待編碼數(shù)據(jù)塊，其與rs碼字之間的映射關(guān)系滿足：y×待編碼數(shù)據(jù)塊的長度＝x×(n×rs碼字的碼字長度)/z，其中，y、x為大于或等于1的正整數(shù)。需說明，每一個待編碼數(shù)據(jù)塊的長度為k，校驗位長度為p以及總碼字長度為n，其中n、k和p之間滿足n＝k+p,n、k、p為大于0的整數(shù)。舉例來說，若待編碼數(shù)據(jù)塊的長度k為170比特，并添加10比特的校驗位后，該待編碼數(shù)據(jù)塊的總碼字長度為180比特。又或者，待編碼數(shù)據(jù)塊的長度k為170比特，并添加9比特的校驗位后，該待編碼數(shù)據(jù)塊的總碼字長度為179比特。又或者，待編碼數(shù)據(jù)塊的長度k為170比特，并添加11比特的校驗位后，該待編碼數(shù)據(jù)塊的總碼字長度為181比特。又或者，待編碼數(shù)據(jù)塊的長度k為120比特，并添加8比特的校驗位后，該待編碼數(shù)據(jù)塊的總碼字長度為128比特等等。此處僅作為例子進行說明，在本技術(shù)中不做具體限定。

3、通過上述方式，本技術(shù)實施例對z路第二數(shù)據(jù)流中的每一路第二數(shù)據(jù)流進行獨立地內(nèi)碼編碼處理，并且每個編碼后得到的第三數(shù)據(jù)流中的fec碼字含有邊界標(biāo)識，既保證了內(nèi)碼編碼與上層pcs層編碼后的數(shù)據(jù)解耦，又保證了內(nèi)碼編碼與下層pmd層的傳輸解耦，可以節(jié)省處理延遲偏斜和亂序的時延，使得本技術(shù)的內(nèi)碼編譯碼適用于對傳輸時延敏感的場景。

4、在一些可能的實施方式中，所述z路第二數(shù)據(jù)流中的每一路第二數(shù)據(jù)流包括待編碼數(shù)據(jù)塊。在該編碼方法中，對z路第二數(shù)據(jù)流進行編碼處理，可以采用如下方式：對第一數(shù)據(jù)塊進行內(nèi)碼編碼處理，得到fec碼字，所述第一數(shù)據(jù)塊為對應(yīng)的第二數(shù)據(jù)流中至少c/z個連續(xù)的待編碼數(shù)據(jù)塊，c為正整數(shù)，且c為z的整數(shù)倍。該編碼方法還包括：在所述fec碼字中的任意一個fec碼字的碼字邊界位置插入第一標(biāo)識，第一標(biāo)識用于標(biāo)識所述fec碼字的碼字邊界，插入所述第一標(biāo)識后的fec碼字的吞吐率或波特率為參考時鐘的整數(shù)倍。需說明，碼字邊界位置可以理解成碼字首和/或碼字尾，此處不做限定。通過第一標(biāo)識來標(biāo)識出fec碼字的碼字邊界，能夠為后續(xù)譯碼過程中，可以直接識別該第一標(biāo)識，即可明確每個fec碼字的邊界位置，避免了延遲偏斜以及未知數(shù)據(jù)起始位置情況下，內(nèi)碼譯碼失效的情況。

5、在另一些可能的實施方式中，所述z路第二數(shù)據(jù)流中的每一路第二數(shù)據(jù)流包括待編碼數(shù)據(jù)塊。在該編碼方法中，對z路第二數(shù)據(jù)流進行編碼處理，也可以采用如下方式：在第一數(shù)據(jù)塊中的每個待編碼數(shù)據(jù)塊插入第一標(biāo)識，得到第二數(shù)據(jù)塊，所述第一數(shù)據(jù)塊為對應(yīng)的第二數(shù)據(jù)流中至少c/z個連續(xù)的待編碼數(shù)據(jù)塊；對所述第二數(shù)據(jù)塊進行編碼處理，得到fec碼字，fec碼字的吞吐率或波特率為參考時鐘的整數(shù)倍。通過上述方式，通過第一標(biāo)識來標(biāo)識出編碼后的fec碼字的碼字邊界，能夠為后續(xù)譯碼過程中，可以直接識別該第一標(biāo)識，即可明確每個fec碼字的邊界位置，避免了延遲偏斜以及未知數(shù)據(jù)起始位置情況下，內(nèi)碼譯碼失效的情況。

6、在另一些可能的實施方式中，所述第一標(biāo)識為預(yù)設(shè)標(biāo)識序列。例如，第一標(biāo)識可以為“1”和“0”組成的序列，也可以選取為“101010”，“1010”等序列，或者也可以為其他的已知序列，此處不做限定說明。通過上述方式，將第一標(biāo)識設(shè)置為預(yù)設(shè)標(biāo)識序列，可以滿足不同場景需求。

7、在另一些可能的實施方式中，所述第一標(biāo)識為根據(jù)所述第一數(shù)據(jù)塊的第一比特的取值得到，所述第一比特為所述第一數(shù)據(jù)塊中至少一個比特中的任意一個；或者，所述第一標(biāo)識為根據(jù)所述第一數(shù)據(jù)塊中的至少l個第二比特的比特取值得到，所述l個第二比特中的每兩個相鄰的第二比特之間間隔s個比特，l≥2，s≥0，且l、s為整數(shù)。例如，第一比特可以為該第一數(shù)據(jù)塊中的第0比特。若第0比特的取值為“0”，通過對該第0比特的取值直接取反操作，即可得到該第一標(biāo)識，即“1”?；蛘?，若第0比特的取值為“1”，通過對該第0比特的取值直接取反操作，即可得到該第一標(biāo)識，即“0”，具體此處不做限定。在實際應(yīng)用中，第一比特也可以是該第一數(shù)據(jù)塊中的第1比特、第2比特等，此處不做限定。例如：第一數(shù)據(jù)塊的碼字長度是180比特，可選擇最后一個比特取反，即選取第179比特的取值直接取反操作，即可得到該第一標(biāo)識。通過在碼字的最開始位置或者最末尾處的比特進行取反操作得到第一標(biāo)識，利于接收端較快速地確定出碼字邊界。又或者，當(dāng)l＝4，s＝2時，從第一數(shù)據(jù)塊中所選取的4個第二比特，分別為第0比特、第2比特、第4比特以及第6比特。這樣，通過異或運算對第0比特、第2比特、第4比特以及第6比特對應(yīng)的比特取值進行處理，處理的結(jié)果即可作為第一標(biāo)識。需說明，在一些示例中，所選取的4個第二比特，也可以為第1比特、第3比特、第5比特以及第7比特等，此處不做限定說明。在實際應(yīng)用中，l也可以為8、s為3，或者l為6、s為4等等。在本技術(shù)中并不限定l的取值，也不限定s的取值。通過上述方式，根據(jù)第一數(shù)據(jù)塊中的比特來確定第一標(biāo)識，也能夠適用于不同的場景。

8、在另一些可能的實施方式中，對m路第一數(shù)據(jù)流進行處理，得到z路第二數(shù)據(jù)流，可以采用如下方式，即：根據(jù)第二比例對所述m路第一數(shù)據(jù)流進行解復(fù)用處理，得到z路第二數(shù)據(jù)流，所述第二比例為m與z之比。譬如說，若第一比例為16:4，此時第二比例應(yīng)為4:16。此處僅以4:16為例進行說明，在實際應(yīng)用中還可以是其他的取值，本技術(shù)不做限定。通過上述方式，直接對m路第一數(shù)據(jù)流進行解復(fù)用處理，為得到z路第二數(shù)據(jù)流提供了多種可能的實現(xiàn)方式。

9、在另一些可能的實施方式中，根據(jù)第二比例對所述m路第一數(shù)據(jù)流進行解復(fù)用處理，得到z路第二數(shù)據(jù)流，包括：根據(jù)所述第二比例對所述m路第一數(shù)據(jù)流進行解復(fù)用處理，得到z路第五數(shù)據(jù)流，并對所述z路第三數(shù)據(jù)流中的每一路第五數(shù)據(jù)流獨立進行q級處理，以獲取z路第二數(shù)據(jù)流。其中，所述q級處理中的每一級處理包括：對前一級獲取的數(shù)據(jù)流進行輪循分發(fā)處理，以獲取至少兩路子數(shù)據(jù)流，并對第一子數(shù)據(jù)流進行延遲處理，以獲取第六數(shù)據(jù)流，并對第二子數(shù)據(jù)流和所述第六數(shù)據(jù)流進行復(fù)用處理，以獲取本級處理后的輸出數(shù)據(jù)流，所述第一子數(shù)據(jù)流為所述至少兩路子數(shù)據(jù)流中的至少一路子數(shù)據(jù)流，所述第二子數(shù)據(jù)流為所述至少兩路子數(shù)據(jù)流中未經(jīng)過延遲處理的一路子數(shù)據(jù)流，q為正整數(shù)，所述第二數(shù)據(jù)流為q級處理后的數(shù)據(jù)流。通過上述方式，為得到z路第二數(shù)據(jù)流提供了多種可能的實現(xiàn)方式。

10、在另一些可能的實施方式中，所述第六數(shù)據(jù)流的比特長度至少為(n×rs碼字的碼字長度)/(z×i)個比特,n為正整數(shù)，i為所述子數(shù)據(jù)流的個數(shù)。

11、在另一些可能的實施方式中，所述編碼方法還包括：通過所述m路物理通道獲取m路第七數(shù)據(jù)流；根據(jù)所述第二比例解復(fù)用處理所述m路第七數(shù)據(jù)流，得到z路第八數(shù)據(jù)流；對所述m路第一數(shù)據(jù)流進行處理，得到z路第二數(shù)據(jù)流，包括：對所述z路第二數(shù)據(jù)流和所述z路第八數(shù)據(jù)流進行復(fù)用處理，得到z路復(fù)用處理后的第二數(shù)據(jù)流。通過上述方式，為得到z路第二數(shù)據(jù)流提供了多種可能的實現(xiàn)方式。

12、在另一些可能的實施方式中，所述編碼方法還包括：識別每路所述第二數(shù)據(jù)流中的對齊標(biāo)記，所述對齊標(biāo)記用于標(biāo)識對應(yīng)第二數(shù)據(jù)流中的符號邊界，并且根據(jù)所述對齊標(biāo)記確定對應(yīng)第二數(shù)據(jù)流中的符號邊界。例如，在每一路第一數(shù)據(jù)流中都添加了120比特已知序列的am對齊塊，并且在這在這120比特已知序列的am對齊塊中，有48比特公共對齊標(biāo)記符。那么在只需要rs碼字符號邊界的操作中，識別出48比特公共對齊標(biāo)記符即可鎖定對齊。

13、在另一些可能的實施方式中，所述m路第一數(shù)據(jù)流為經(jīng)過第一比例對里德所羅門rs編碼后的z路數(shù)據(jù)流進行復(fù)用處理得到。需說明，第一比例可以理解成z與m之比。譬如說，第一比例為16:4，32:4，32:16，16:8等等，此處不做限定說明。此外，這m路第一數(shù)據(jù)流共同包括n個rs碼字，其中，每一路第一數(shù)據(jù)流中可以包括(n×rs碼字的碼字長度)/m個比特。

14、第二方面，本技術(shù)實施例提供一種譯碼方法，該譯碼方法可以應(yīng)用在光模塊或者其他的譯碼裝置。在該譯碼方法中，通過n路輸入通道獲取n路第四數(shù)據(jù)流；對所述n路第四數(shù)據(jù)流進行解復(fù)用處理，得到z路第三數(shù)據(jù)流；對所述z路第三數(shù)據(jù)流中的每一路第三數(shù)據(jù)流獨立進行譯碼處理，得到所述z路第二數(shù)據(jù)流；根據(jù)第一比例對所述z路第二數(shù)據(jù)流進行復(fù)用處理，得到所述m路第一數(shù)據(jù)流，所述第一比例與所述第二比例互為倒數(shù)。

15、在另一些可能的實施方式中，所述z路第三數(shù)據(jù)流中包括第一標(biāo)識，所述第一標(biāo)識用于標(biāo)識fec碼字的碼字邊界。在該譯碼方法中，該譯碼方法還包括：根據(jù)所述第一標(biāo)識和/或譯碼標(biāo)志位用于識別所述fec的碼字邊界，所述譯碼標(biāo)志位用于指示內(nèi)碼譯碼處理是否成功。

16、在另一些可能的實施方式中，在根據(jù)第一標(biāo)識和/或譯碼標(biāo)志位識別fec碼字的碼字邊界之前，該譯碼方法還包括：根據(jù)所述第一標(biāo)識和/或所述譯碼標(biāo)志位生成第一信號，所述第一信號用于確定數(shù)據(jù)時鐘信息。需說明，通過該第一信號能夠確定數(shù)據(jù)時鐘信息，使得cdr單元加速對數(shù)據(jù)和時鐘的恢復(fù)過程，提前確定出數(shù)據(jù)時鐘信息，減少系統(tǒng)鎖定所需的時間，利于提前確定系統(tǒng)傳輸?shù)念l率。此外，由于本技術(shù)的第一標(biāo)識在設(shè)計序列產(chǎn)生方式上，既考慮到該第一標(biāo)識對應(yīng)的序列的自相關(guān)特性，有助于該第一標(biāo)識更加快速地被檢測到；又考慮了第一標(biāo)識含有固定的0,1跳變特性，提高了cdr單元的數(shù)據(jù)時鐘恢復(fù)的收斂速度。需說明，若cdr單元在接收到第一信號之前，先接收到自身反饋的用于正?；謴?fù)數(shù)據(jù)和時鐘的信號，此時cdr單元可以基于該用于正?；謴?fù)數(shù)據(jù)和時鐘的信號進入鎖定狀態(tài)，以此完成對數(shù)據(jù)和時鐘的恢復(fù)操作。

17、第三方面，本技術(shù)實施例提供另一種編碼方法。在該編碼方法中，獲取待傳輸?shù)臄?shù)據(jù)流，并對所述待傳輸?shù)臄?shù)據(jù)流進行rs編碼處理，得到z路數(shù)據(jù)流，所述z路數(shù)據(jù)流中的每一路數(shù)據(jù)流對應(yīng)于一路所述物理編碼子層通道。然后，按照所述第一比例對所述z路數(shù)據(jù)流進行復(fù)用處理，得到所述m路第一數(shù)據(jù)流，并通過所述m路輸出通道發(fā)送所述m路第一數(shù)據(jù)流。

18、在另一些可能的實施方式中，該編碼方法還可以包括：對所述z路數(shù)據(jù)流中的每一路數(shù)據(jù)流進行q級處理，以獲取z路第九數(shù)據(jù)流。其中，所述q級處理中的每一級處理包括對前一級獲取的第九數(shù)據(jù)流進行輪循分發(fā)處理，以獲取至少兩路子數(shù)據(jù)流，并對第三子數(shù)據(jù)流進行延遲處理，以獲取第十?dāng)?shù)據(jù)流，并對第四子數(shù)據(jù)流和所述第十?dāng)?shù)據(jù)流進行復(fù)用處理，以獲取本級處理后的第九數(shù)據(jù)流，所述第三子數(shù)據(jù)流為所述至少兩路子數(shù)據(jù)流中的至少一路子數(shù)據(jù)流，所述第四子數(shù)據(jù)流為所述至少兩路子數(shù)據(jù)流中未經(jīng)過延遲處理的一路子數(shù)據(jù)流。然后，按照所述第一比例對z路第九數(shù)據(jù)流進行復(fù)用處理，得到所述m路第一數(shù)據(jù)流。

19、第四方面，本技術(shù)實施例提供了一種編碼裝置，該編碼裝置包括第一獲取單元和第一處理單元。其中，第一獲取單元用于通過m路輸入通道獲取m路第一數(shù)據(jù)流，m為正整數(shù)。第一處理單元，用于對所述m路第一數(shù)據(jù)流進行處理，得到z路第二數(shù)據(jù)流，z均為正整數(shù)；對所述z路第二數(shù)據(jù)流中的每路第二數(shù)據(jù)流獨立進行編碼處理，得到z路第三數(shù)據(jù)流；對所述z路第三數(shù)據(jù)流進行復(fù)用處理，得到n路第四數(shù)據(jù)流，n均為正整數(shù)。

20、在另一些可能的實施方式中，所述z路第二數(shù)據(jù)流中的每一路第二數(shù)據(jù)流包括待編碼數(shù)據(jù)塊；所述第一處理單元用于：對第一數(shù)據(jù)塊進行編碼處理，得到fec碼字，所述第一數(shù)據(jù)塊為對應(yīng)第二數(shù)據(jù)流中至少c/z個連續(xù)的所述待編碼數(shù)據(jù)塊，c為正整數(shù)，且c為z的整數(shù)倍；在所述fec碼字中的任意一個fec碼字的碼字邊界位置插入第一標(biāo)識，第一標(biāo)識用于標(biāo)識所述fec碼字的碼字邊界，插入所述第一標(biāo)識后的fec碼字的吞吐率或波特率為參考時鐘的整數(shù)倍。通過上述方式，通過第一標(biāo)識來標(biāo)識出編碼后的fec碼字的碼字邊界，能夠為后續(xù)譯碼過程中，可以直接識別該第一標(biāo)識，即可明確每個fec碼字的邊界位置，避免了延遲偏斜以及未知數(shù)據(jù)起始位置情況下，內(nèi)碼譯碼失效的情況。

21、在另一些可能的實施方式中，所述z路第二數(shù)據(jù)流中的每一路第二數(shù)據(jù)流包括待編碼數(shù)據(jù)塊；所述第一處理單元用于：在第一數(shù)據(jù)塊中的每個待編碼數(shù)據(jù)塊插入第一標(biāo)識，得到第二數(shù)據(jù)塊，所述第一數(shù)據(jù)塊為c/z個連續(xù)的所述待編碼數(shù)據(jù)塊，c為正整數(shù)，且c為z的整數(shù)倍；對所述第二數(shù)據(jù)塊進行編碼處理，得到fec碼字，所述fec碼字的吞吐率或波特率為參考時鐘的整數(shù)倍。通過上述方式，通過第一標(biāo)識來標(biāo)識出fec碼字的碼字邊界，能夠為后續(xù)譯碼過程中，可以直接識別該第一標(biāo)識，即可明確每個fec碼字的邊界位置，避免了延遲偏斜以及未知數(shù)據(jù)起始位置情況下，內(nèi)碼譯碼失效的情況。

22、在另一些可能的實施方式中，所述第一標(biāo)識為預(yù)設(shè)標(biāo)識序列。通過上述方式，將第一標(biāo)識設(shè)置為預(yù)設(shè)標(biāo)識序列，可以滿足不同場景需求。

23、在另一些可能的實施方式中，所述第一標(biāo)識為根據(jù)所述第一數(shù)據(jù)塊的第一比特的取值得到，所述第一比特為所述第一數(shù)據(jù)塊中至少一個比特中的任意一個；或者，所述第一標(biāo)識為根據(jù)所述第一數(shù)據(jù)塊中的至少l個第二比特的比特取值得到，所述l個第二比特中的每兩個相鄰的第二比特之間間隔s個比特，l≥2，s≥0，且l、s為整數(shù)。

24、在另一些可能的實施方式中，所述第一處理單元用于根據(jù)第二比例對所述m路第一數(shù)據(jù)流進行解復(fù)用處理，得到z路第二數(shù)據(jù)流，所述第二比例為m與z之比。

25、在另一些可能的實施方式中，所述第一處理單元用于根據(jù)所述第二比例對所述m路第一數(shù)據(jù)流進行解復(fù)用處理，得到z路第五數(shù)據(jù)流；對所述z路第五數(shù)據(jù)流中的每一路第五數(shù)據(jù)流獨立進行q級處理，以獲取z路第二數(shù)據(jù)流；其中，所述q級處理中的每一級處理包括：對前一級獲取的數(shù)據(jù)流進行輪循分發(fā)處理，以獲取至少兩路子數(shù)據(jù)流，并對第一子數(shù)據(jù)流進行延遲處理，以獲取第六數(shù)據(jù)流，并對第二子數(shù)據(jù)流和所述第六數(shù)據(jù)流進行復(fù)用處理，以獲取本級處理后的輸出數(shù)據(jù)流，所述第一子數(shù)據(jù)流為所述至少兩路子數(shù)據(jù)流中的至少一路子數(shù)據(jù)流，所述第二子數(shù)據(jù)流為所述至少兩路子數(shù)據(jù)流中未經(jīng)過延遲處理的一路子數(shù)據(jù)流，q為正整數(shù)，所述第二數(shù)據(jù)流為q級處理后的數(shù)據(jù)流。

26、在另一些可能的實施方式中，所述第六數(shù)據(jù)流的比特長度至少為(n×rs碼字的碼字長度)/(z×i)個比特，n為正整數(shù)，i為所述子數(shù)據(jù)流的個數(shù)。

27、在另一些可能的實施方式中，所述第一獲取單元還用于通過所述m路輸入通道獲取m路第七數(shù)據(jù)流。所述第一處理單元用于根據(jù)第二比例解復(fù)用處理所述m路第七數(shù)據(jù)流，得到z路第八數(shù)據(jù)流；對所述z路第二數(shù)據(jù)流和所述z路第八數(shù)據(jù)流進行復(fù)用處理，得到復(fù)用處理后的z路第二數(shù)據(jù)流。

28、在另一些可能的實施方式中，所述第一處理單元還用于識別每路所述第二數(shù)據(jù)流中的對齊標(biāo)記，所述對齊標(biāo)記用于標(biāo)識對應(yīng)第二數(shù)據(jù)流中的符號邊界；基于所述對齊標(biāo)記確定對應(yīng)第二數(shù)據(jù)流中的符號邊界。

29、在另一些可能的實施方式中，所述m路第一數(shù)據(jù)流為經(jīng)過第一比例對里德所羅門rs編碼后的z路數(shù)據(jù)流進行復(fù)用處理得到。

30、第五方面，本技術(shù)實施例提供了一種譯碼裝置，該譯碼裝置包括第二獲取單元和第二處理單元。其中，第二獲取單元，用于通過n路輸入通道獲取n路第四數(shù)據(jù)流。第二處理單元用于：對所述n路第四數(shù)據(jù)流進行解復(fù)用處理，得到z路第三數(shù)據(jù)流；對所述z路第三數(shù)據(jù)流中的每一路第三數(shù)據(jù)流獨立進行譯碼處理，得到所述z路第二數(shù)據(jù)流；根據(jù)第一比例對所述z路第二數(shù)據(jù)流進行復(fù)用處理，得到所述m路第一數(shù)據(jù)流，所述第一比例與所述第二比例互為倒數(shù)。

31、在另一些可能的實施方式中，所述z路第三數(shù)據(jù)流中包括第一標(biāo)識，所述第一標(biāo)識用于標(biāo)識fec碼字的碼字邊界；所述第二處理單元還用于：根據(jù)所述第一標(biāo)識和/或譯碼標(biāo)志位識別所述fec碼字的碼字邊界，所述譯碼標(biāo)志位用于指示譯碼處理是否成功。

32、在另一些可能的實施方式中,所述第二處理單元，還用于根據(jù)所述第一標(biāo)識和/或譯碼標(biāo)志位識別所述fec碼字的碼字邊界之前，根據(jù)所述第一標(biāo)識和/或所述譯碼標(biāo)志位生成第一信號，所述第一信號用于確定數(shù)據(jù)時鐘信息。需說明，通過該第一信號能夠確定數(shù)據(jù)時鐘信息，使得cdr單元加速對數(shù)據(jù)和時鐘的恢復(fù)過程，提前確定出數(shù)據(jù)時鐘信息，減少系統(tǒng)鎖定所需的時間，利于提前確定系統(tǒng)傳輸?shù)念l率。此外，由于本技術(shù)的第一標(biāo)識在設(shè)計序列產(chǎn)生方式上，既考慮到該第一標(biāo)識對應(yīng)的序列的自相關(guān)特性，有助于該第一標(biāo)識更加快速地被檢測到；又考慮了第一標(biāo)識含有固定的0,1跳變特性，提高了cdr單元的數(shù)據(jù)時鐘恢復(fù)的收斂速度。需說明，若cdr單元在接收到第一信號之前，先接收到自身反饋的用于正常恢復(fù)數(shù)據(jù)和時鐘的信號，此時cdr單元可以基于該用于正常恢復(fù)數(shù)據(jù)和時鐘的信號進入鎖定狀態(tài)，以此完成對數(shù)據(jù)和時鐘的恢復(fù)操作。

33、第六方面，本技術(shù)實施例提供了一種編碼裝置，可以包括：存儲器，用于存儲計算機可讀指令。還可以包括，與存儲器耦合的處理器，用于執(zhí)行存儲器中的計算機可讀指令從而使得編碼裝置執(zhí)行如第一方面或第一方面任意一種可能的實施方式中所描述的編碼方法。

34、第七方面，本技術(shù)實施例提供了一種譯碼裝置，可以包括：存儲器，用于存儲計算機可讀指令。還可以包括，與存儲器耦合的處理器，用于執(zhí)行存儲器中的計算機可讀指令從而使得譯碼裝置執(zhí)行如第二方面或第二方面任意一種可能的實施方式中所描述的方法。

35、第八方面，本技術(shù)實施例提供了一種計算機可讀存儲介質(zhì)，包括指令，當(dāng)其在計算機上運行時，使得計算機執(zhí)行如第一方面、第一方面任意一種、第二方面或第二方面任意一種可能實現(xiàn)方式的方法。

36、第九方面，本技術(shù)實施例提供了一種包含指令的計算機程序產(chǎn)品，當(dāng)其在計算機上運行時，使得計算機執(zhí)行如第一方面、第一方面任意一種、第二方面或第二方面任意一種可能實現(xiàn)方式的方法。

37、本技術(shù)第十方面提供一種芯片系統(tǒng)，該芯片系統(tǒng)可以包括處理器，用于支持編碼裝置實現(xiàn)上述第一方面或第一方面任意一種可能的實施方式中所描述的編碼方法中所涉及的功能，或者支持譯碼裝置實現(xiàn)上述第二方面或第二方面任意一種可能的實施方式中所描述的譯碼方法中所涉及的功能。

38、可選地，結(jié)合上述第十方面，在第一種可能的實施方式中，芯片系統(tǒng)還可以包括存儲器，存儲器，用于保存編碼裝置、譯碼裝置必要的程序指令和數(shù)據(jù)。該芯片系統(tǒng)，可以由芯片構(gòu)成，也可以包含芯片和其他分立器件。其中，芯片系統(tǒng)可以可以包括專用集成電路(application?specific?integrated?circuit，asic)、現(xiàn)成可編程門陣列(fieldprogrammable?gate?array，fpga)或者其他可編程邏輯器件等。進一步，芯片系統(tǒng)還可以可以包括接口電路等。

39、從以上技術(shù)方案可以看出，本技術(shù)實施例具有以下優(yōu)點：

40、在本技術(shù)實施例中，通過m路輸入通道獲取m路第一數(shù)據(jù)流，m為正整數(shù)，并對所述m路第一數(shù)據(jù)流進行處理，得到z路第二數(shù)據(jù)流，z均為正整數(shù)。然后，對所述z路第二數(shù)據(jù)流中的每路第二數(shù)據(jù)流獨立進行編碼處理，得到z路第三數(shù)據(jù)流，并對所述z路第三數(shù)據(jù)流進行復(fù)用處理，得到n路第四數(shù)據(jù)流，n均為正整數(shù)。通過上述方式，本技術(shù)實施例中在對z路第二數(shù)據(jù)流中的每一路第二數(shù)據(jù)流進行獨立地編碼處理，并且每個編碼后得到的第三數(shù)據(jù)流中的fec碼字含有邊界標(biāo)識，既保證了內(nèi)碼編碼與上層pcs層編碼后的數(shù)據(jù)解耦，又保證了內(nèi)碼編碼與下層pmd層的傳輸解耦，無需對這第二數(shù)據(jù)流執(zhí)行去偏斜、重排序等操作，節(jié)省處理延遲偏斜和亂序的時延，使得本技術(shù)的內(nèi)碼編譯碼適用于對傳輸時延敏感的場景。