本實(shí)用新型屬于集成電路和光通信領(lǐng)域，本實(shí)用新型OLT收發(fā)一體芯片是基于EPON和GPON的OLT端收發(fā)一體芯片。OLT(optical line terminal，光線路終端)，EPON(Ethernet Passive Optical Network，以太網(wǎng)無源光網(wǎng)絡(luò))，GPON(Gigabit-Capable Passive Optical Network，無源光網(wǎng)絡(luò))。

背景技術(shù)：

在光通信局端設(shè)備OLT中，突發(fā)LA(限幅放大器)完成對上一級TIA(跨阻放大器)傳送來的不同幅度電信號(hào)進(jìn)行限幅放大。LA中還包含LOS(Loss of Signal，光信號(hào)丟失)模塊，判斷LA輸入信號(hào)是噪聲還是符合要求的電平信號(hào)并作出關(guān)斷或者開啟主通道的操作。連續(xù)LD(激光驅(qū)動(dòng)器)將電信號(hào)的數(shù)據(jù)流轉(zhuǎn)化為調(diào)制電流驅(qū)動(dòng)激光器發(fā)光傳遞光信號(hào)。LD中包含閾值配置模塊配合APC(自動(dòng)光功率控制)和ATC(自動(dòng)溫度控制)模塊完成對LD的反饋控制。GPON技術(shù)的分光數(shù)要大于EPON技術(shù)的分光數(shù)，并且上行下行速度各有不同，因此出現(xiàn)了基于GPON的OLT光模塊和基于EPON的OLT光模塊。傳統(tǒng)基于GPON和EPON的OLT端光模塊的限幅放大器和激光驅(qū)動(dòng)器功能都是由兩顆電路芯片來實(shí)現(xiàn)，這在很大程度上提高了用戶的生產(chǎn)成本和周期。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型目的是為了解決傳統(tǒng)基于GPON和EPON的OLT端光模塊的限幅放大器和激光驅(qū)動(dòng)器功能都是有兩顆電路芯片來實(shí)現(xiàn)，導(dǎo)致生產(chǎn)成本高、周期長的問題，提供了兩種OLT收發(fā)一體芯片，以降低客戶的生產(chǎn)成本，提高生產(chǎn)效率。

本實(shí)用新型所述OLT收發(fā)一體芯片包括兩種技術(shù)方案。

第一種方案所述OLT收發(fā)一體芯片是基于EPON設(shè)計(jì)的，所述OLT收發(fā)一體芯片包括發(fā)射機(jī)和接收機(jī)，

所述發(fā)射機(jī)包括輸入緩沖器Buffer、NPN晶體管Q1、NPN晶體管Q2、從I²C電路I²C Slave、狀態(tài)寄存器組SR_S、模數(shù)轉(zhuǎn)換器ADC、數(shù)模轉(zhuǎn)換器組DAC_S、數(shù)模轉(zhuǎn)換器DAC1、電壓比較器COMP、計(jì)數(shù)器Counter、壓控電流源VCCS1、壓控電流源VCCS2和電阻R1；

輸入緩沖器Buffer正相輸入端連接芯片引腳發(fā)射機(jī)正輸入端TX_INP，其反相輸入端連接芯片引腳發(fā)射機(jī)負(fù)輸入端TX_INN；

輸入緩沖器Buffer正相輸出端連接NPN晶體管Q2基極，其反相輸出端連接NPN晶體管Q1基極；

NPN晶體管Q1的集電極連接芯片引腳發(fā)射機(jī)負(fù)輸出端TX_OUTP；

NPN晶體管Q2的集電極連接芯片引腳發(fā)射機(jī)正輸出端TX_OUTN；

NPN晶體管Q1的發(fā)射極和NPN晶體管的Q2的發(fā)射極同時(shí)連接壓控電流源VCCS1正端；

從I²C電路I²C Slave的信號(hào)時(shí)鐘端連接芯片時(shí)鐘信號(hào)引腳SCL；

從I²C電路I²C Slave的信號(hào)數(shù)據(jù)端連接芯片的一個(gè)數(shù)據(jù)信號(hào)引腳SDA；

從I²C電路I²C Slave的另一數(shù)據(jù)信號(hào)端連接狀態(tài)寄存器組SR_S的輸入輸出端；

模數(shù)轉(zhuǎn)換器ADC的輸出連接狀態(tài)寄存器組SR_S的輸入端；

狀態(tài)寄存器組SR_S的一個(gè)輸出端連接DAC1的數(shù)字信號(hào)輸入端；

狀態(tài)寄存器組SR_S的另一個(gè)輸出端連接數(shù)模轉(zhuǎn)換器組DAC_S的數(shù)字信號(hào)輸入端；

數(shù)模轉(zhuǎn)換器DAC1的模擬信號(hào)輸出端連接電壓比較器COMP的正相輸入端；

電壓比較器COMP的反相輸入端同時(shí)連接芯片引腳I_MON和電阻R1的一端；

電壓比較器COMP的輸出端連接計(jì)數(shù)器Counter的輸入端；

計(jì)數(shù)器Counter的輸出端連接數(shù)模轉(zhuǎn)換器組DAC_S的數(shù)字信號(hào)輸入端；

數(shù)模轉(zhuǎn)換器組DAC_S的兩個(gè)模擬信號(hào)輸出端分別連接壓控電流源VCCS1的信號(hào)控制端和壓控電流源VCCS2的信號(hào)控制端；

壓控電流源VCCS2的正端連接芯片偏置電流引腳I_BIAS；

壓控電流源VCCS1的負(fù)端、壓控電流源VCCS2的負(fù)端和電阻R1的另一端同時(shí)連接GND；

所述接收機(jī)包括限幅放大器LA、帶switch開關(guān)的輸出緩沖器Buffer0、運(yùn)算放大器Level Detect、電壓比較器COMP1、反相器Inverter；電阻Rref和電流源I1；

限幅放大器LA的正相輸入端連接芯片引腳接收機(jī)正輸入端RX_INP，其反相輸入端連接芯片引腳接收機(jī)負(fù)輸入端RX_INN；

限幅放大器LA的正相輸出端同時(shí)連接輸出緩沖器Buffer0的正相輸入端和運(yùn)算放大器Level Detect的正相輸入端；

限幅放大器LA的反相輸出端同時(shí)連接輸出緩沖器Buffer0的反相輸入端和運(yùn)算放大器Level Detect的反相輸入端；

運(yùn)算放大器Level Detect的輸出端連接電壓比較器COMP1的反相輸入端；

電壓比較器COMP1的正相輸入端連接芯片內(nèi)部判決LOS信號(hào)的閾值電壓引腳LOSTH；

電壓比較器COMP1的輸出端連接芯片LOS信號(hào)輸出引腳；

反相器Inverter的輸入端連接接收機(jī)使能信號(hào)引腳EN；

反相器Inverter的輸出端連接輸出緩沖器Buffer0內(nèi)部的switch開關(guān)；

輸出緩沖器Buffer0的正相輸出端連接芯片引腳接收機(jī)正輸出端RX_OUTP；

輸出緩沖器Buffer0的反相輸出端連接芯片引腳接收機(jī)負(fù)輸出端RX_OUTN；

電阻Rref的一端同時(shí)連接電流源I1正端和芯片參考電壓引腳Vref；

電阻Rref的另一端連接電源VDD；

電流源I1的負(fù)端連接地。

第二種方案所述OLT收發(fā)一體芯片是基于GPON設(shè)計(jì)的，所述OLT收發(fā)一體芯片包括發(fā)射機(jī)和接收機(jī)，

所述發(fā)射機(jī)包括輸入緩沖器Buffer、NPN晶體管Q1、NPN晶體管Q2、從I²C電路I²C Slave、狀態(tài)寄存器組SR_S、模數(shù)轉(zhuǎn)換器ADC、數(shù)模轉(zhuǎn)換器組DAC_S、數(shù)模轉(zhuǎn)換器DAC1、電壓比較器COMP、計(jì)數(shù)器Counter、壓控電流源VCCS1、壓控電流源VCCS2和電阻R1；

輸入緩沖器Buffer正相輸入端連接芯片引腳發(fā)射機(jī)正輸入端TX_INP，其反相輸入端連接芯片引腳發(fā)射機(jī)負(fù)輸入端TX_INN；

輸入緩沖器Buffer正相輸出端連接NPN晶體管Q2基極，其反相輸出端連接NPN晶體管Q1基極；

NPN晶體管Q1的集電極連接芯片引腳發(fā)射機(jī)負(fù)輸出端TX_OUTP；

NPN晶體管Q2的集電極連接芯片引腳發(fā)射機(jī)正輸出端TX_OUTN；

NPN晶體管Q1的發(fā)射極同時(shí)連接NPN晶體管的Q2的發(fā)射極和壓控電流源VCCS1正端；

從I²C電路I²C Slave的信號(hào)時(shí)鐘端連接芯片時(shí)鐘信號(hào)引腳SCL；

從I²C電路I²C Slave的信號(hào)數(shù)據(jù)端連接芯片的一個(gè)數(shù)據(jù)信號(hào)引腳SDA；

從I²C電路I²C Slave的另一數(shù)據(jù)信號(hào)端連接狀態(tài)寄存器組SR_S輸入輸出端；

模數(shù)轉(zhuǎn)換器ADC的輸出連接狀態(tài)寄存器組SR_S的輸入；

狀態(tài)寄存器組SR_S的一個(gè)輸出連接數(shù)模轉(zhuǎn)換器DAC1的數(shù)字信號(hào)輸入端；

狀態(tài)寄存器組SR_S的另一輸出端連接數(shù)模轉(zhuǎn)換器組DAC_S的數(shù)字信號(hào)輸入端；

數(shù)模轉(zhuǎn)換器DAC1的模擬信號(hào)輸出端連接電壓比較器COMP的正相輸入端；

電壓比較器COMP的反相輸入端同時(shí)連接芯片引腳I_MON和電阻R1的一端；

電壓比較器COMP的輸出端連接計(jì)數(shù)器Counter的輸入端；

計(jì)數(shù)器Counter的輸出端連接數(shù)模轉(zhuǎn)換器組DAC_S的數(shù)字信號(hào)輸入端；

數(shù)模轉(zhuǎn)換器組DAC_S的兩個(gè)模擬信號(hào)輸出端分別連接壓控電流源VCCS1的信號(hào)控制端和壓控電流源VCCS2的信號(hào)控制端；

壓控電流源VCCS2的正端連接芯片偏置電流引腳I_BIAS；

壓控電流源VCCS1的負(fù)端、壓控電流源VCCS2的負(fù)端和電阻R1的另一端同時(shí)連接GND；

所述接收機(jī)包括幅放大器LA、輸出緩沖器Buffer0、運(yùn)算放大器Level Detect、電壓比較器COMP1、反相器Inverter、選擇器S、輸出緩沖器Buffer1、同或門B、或門D、與門E；電容C1、電容C2、電阻R4、電阻R5、電阻R8、電阻R9、開關(guān)switch3、開關(guān)switch4、電阻Rref和電流源I1；

限幅放大器LA的正相輸入端連接芯片引腳接收機(jī)正輸入端RX_INP，其反相輸入端連接芯片引腳接收機(jī)負(fù)輸入端RX_INN；

限幅放大器LA的正相輸出端同時(shí)連接輸出緩沖器Buffer0的正相輸入端和運(yùn)算放大器Level Detect的正相輸入端；

限幅放大器LA的反相輸出端同時(shí)連接輸出緩沖器Buffer0的反相輸入端和運(yùn)算放大器Level Detect的反相輸入端；

運(yùn)算放大器Level Detect的輸出連接電壓比較器COMP1的反相輸入端；

電壓比較器COMP1的正相輸入端連接芯片內(nèi)部判決LOS信號(hào)的閾值電壓引腳LOSTH；

電壓比較器COMP1的輸出端連接與門E的一個(gè)輸入端；

與門E的另一輸入端連接芯片自動(dòng)復(fù)位引腳AUTO RESET；

或門D的一個(gè)輸入端連接芯片手動(dòng)復(fù)位引腳RESET；

或門D的另一個(gè)輸入端連接與門E的輸出端；

或門D輸出對輸入到接收機(jī)的電平信號(hào)幅度判決結(jié)果，或門D的輸出端同時(shí)連接反相器Inverter的輸入端和選擇器S的LOS信號(hào)端；

反相器Inverter的輸出端連接選擇器S的SD信號(hào)端；

選擇器S的通道選擇開關(guān)switch1同時(shí)連接同或門B的一個(gè)輸入端和芯片外部電平選擇引腳LOS/SDSEL；

選擇器S的輸出端連接輸出緩沖器Buffer1的輸入端；

輸出緩沖器Buffer1的輸出端連接芯片判決結(jié)果引腳LOS/SD；

同或門B的另一個(gè)輸入端連接芯片引腳JAM，連接芯片判決結(jié)果引腳LOS/SD；

同或門B的輸出端連接輸出緩沖器Buffer0內(nèi)部的switch開關(guān)；

電阻Rref的一端同時(shí)連接電流源I1正端和芯片參考電壓信號(hào)引腳Vref；

電阻Rref的另一端連接電源VDD；

電流源I1的負(fù)端連接地；

電容C1的一端連接跨阻放大器TIA的一個(gè)輸出端；

電容C2的一端連接跨阻放大器TIA的另一個(gè)輸出端；

電容C1的另一端同時(shí)連接電阻R5的一端、電阻R9的一端和芯片引腳接收機(jī)正輸入端RX_INP；

電容C2的另一端同時(shí)連接電阻R4的一端、電阻R8的一端和芯片引腳接收機(jī)負(fù)輸入端RX_INN；

芯片參考電壓引腳Vref同時(shí)連接電阻R9的另一端、電阻R8的另一端、開關(guān)switch3的一端和開關(guān)switch4的一端；

開關(guān)switch3的另一端連接電阻R4的另一端；

開關(guān)switch4的另一端連接電阻R5的另一端；

復(fù)位信號(hào)線RESET同時(shí)連接芯片手動(dòng)復(fù)位引腳RESET、開關(guān)switch3的控制端和開關(guān)switch4的控制端。

本實(shí)用新型的有益效果是：提出基于GPON的OLT收發(fā)一體芯片電路結(jié)構(gòu)和基于EPON的OLT收發(fā)一體芯片電路結(jié)構(gòu)，可以減少模塊廠商所需芯片數(shù)量，顯著提高生產(chǎn)效率，并降低成本。為了滿足基于GPON技術(shù)嚴(yán)格的時(shí)序要求，在基于GPON的OLT收發(fā)一體芯片內(nèi)部的接收機(jī)LOS響應(yīng)模塊中置入快速手動(dòng)復(fù)位RESET功能以縮短數(shù)據(jù)傳輸?shù)却龝r(shí)間。

附圖說明

圖1是基于EPON的OLT收發(fā)一體芯片；

圖2是基于GPON的OLT收發(fā)一體芯片；

圖3是基于GPON的OLT收發(fā)一體芯片關(guān)鍵的外圍電路。

具體實(shí)施方式

具體實(shí)施方式一：下面結(jié)合圖1說明本實(shí)施方式，本實(shí)施方式所述基于EPON的OLT收發(fā)一體芯片的具體結(jié)構(gòu)如圖1所示，其工作原理為：

光纖通訊中使用到的激光器必須在閾值附近偏置，以便電流迅速地增加來接通激光器，因此激光驅(qū)動(dòng)器必須提供一個(gè)偏置電流Ibias和一個(gè)調(diào)制電流Imod。對于激光器的溫度變化和老化，一般需要一個(gè)自適應(yīng)偏置電流Ibias，而調(diào)制電流Imod通常是常數(shù)。

數(shù)據(jù)流從芯片引腳TX_INP和TX_INN輸入到緩沖器Buffer的正負(fù)輸入端，緩沖器的兩輸出端分別連接NPN晶體管Q1和Q2的基極，來控制兩晶體管的導(dǎo)通、關(guān)斷和在它們的集電極交替產(chǎn)生電流來控制芯片外部的激光器L0的發(fā)光和熄滅?？偟恼{(diào)制電流Imod即為NPN晶體管Q1和Q2的發(fā)射極電流。激光器L0所發(fā)出的光被監(jiān)測光電二極管D0接收并產(chǎn)生監(jiān)視電流Imon。

芯片上電后，上位機(jī)MC通過芯片引腳SDA配合時(shí)鐘引腳SCL，把初始各項(xiàng)數(shù)字閾值(例如調(diào)制電調(diào)制電流閾值，偏置電流閾值，平均光功率閾值，溫度閾值等)通過芯片內(nèi)部的從I²C電路I²C Slave寫入SR_S寄存器組，SR_S寄存器組的數(shù)字閾值傳遞給DAC_S數(shù)模轉(zhuǎn)換器組，把數(shù)字閾值轉(zhuǎn)換成為模擬閾值，DAC_S數(shù)模轉(zhuǎn)換器組的輸出作為信號(hào)控制線控制壓控電流源VCCS1、VCCS2的壓控信號(hào)線，完成了對調(diào)制電流Imod和偏置電流Ibias的配置。

平均光功率的數(shù)值閾值由SR_S寄存器組傳遞給DAC1數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成為模擬閾值，數(shù)模轉(zhuǎn)換器DAC1的輸出連接電壓比較器COMP的正相輸入端與Imon監(jiān)視電流和R1形成的電壓進(jìn)行比較。如果Imon大于模擬閾值，比較器COMP輸出低電平。如果Imon小于模擬閾值，比較器COMP輸出高電平。比較器COMP得出的結(jié)果放入多位計(jì)數(shù)器中，計(jì)數(shù)器隨著時(shí)鐘節(jié)拍不斷的進(jìn)行加一減一，來調(diào)整DAC_S數(shù)模轉(zhuǎn)換器組的輸入量，數(shù)模轉(zhuǎn)換器組輸出的模擬量也會(huì)時(shí)刻進(jìn)行調(diào)整以控制壓控電流源VCCS2所流過電流Ibias的大小。完成了自動(dòng)光功率的控制(APC)。

ADC將實(shí)際工作中的芯片內(nèi)部信息，例如偏置電流，調(diào)制電流，監(jiān)視電流，環(huán)境溫度等，由模擬量轉(zhuǎn)換成為數(shù)字量，放入SR_S寄存器組內(nèi)相對應(yīng)的寄存器。上位機(jī)MC可以通過芯片內(nèi)部從I²C電路I²C Slave讀取SR_S寄存器組內(nèi)的芯片信息，芯片使用人員可以比較和優(yōu)化芯片信息，將修改后的數(shù)字閾值再次通過芯片內(nèi)部的從I²C電路I²C Slave寫入SR_S寄存器組覆蓋之前由從I²C電路I²C Slave配置的數(shù)值閾值。

基于EPON的OLT收發(fā)一體芯片中的發(fā)射機(jī)閾值配置方式，即通過芯片外部的上位機(jī)MC配合芯片內(nèi)部的從I²C電路I²C Slave完成上電后的閾值配置，芯片工作后可以再次通過芯片內(nèi)部的從I²C電路I²C Slave完成優(yōu)化閾值配置，最終得到合理的激光器L0總電流。

接收機(jī)中LA的正相與反相兩輸入端接收來自上一級TIA(跨阻放大器)的輸出電壓，經(jīng)過LA的一定增益放大，放大后的電壓傳送給電平檢測器Level Detect，進(jìn)行電平檢測。通過調(diào)節(jié)芯片外部電阻R0的阻值，得到不同的LOS閾值電壓，該電壓通過芯片引腳LOSTH傳送給電壓比較器COMP1的正相輸入端。

1、如果電平檢測器Level Detect的輸出端即電壓比較器COMP1的反相輸入端電壓小于LOS閾值電壓，電壓比較器COMP1將輸出高電平，芯片引腳LOS為高電平，與之連接的芯片引腳EN也為高電平。該高電平信號(hào)經(jīng)過反相器Inverter輸出低電平控制主通道中的輸出緩沖器Buffer0中的使能開關(guān)switch并關(guān)閉主通道的數(shù)據(jù)傳送。

2、如果電平檢測器Level Detect的輸出端即電壓比較器COMP1的反相輸入端電壓大于LOS閾值電壓，電壓比較器COMP1將輸出低電平，芯片引腳LOS為低電平，與之連接的芯片引腳EN也為低電平。該低電平信號(hào)經(jīng)過反相器Inverter輸出高電平控制主通道中的輸出緩沖器Buffer0中的使能開關(guān)switch并開啟主通道的數(shù)據(jù)傳送。

芯片引腳Vref對LA的兩輸入端所連接的電容C1、C2下拉到地進(jìn)行電荷泄放，達(dá)到重建直流工作點(diǎn)的作用。

具體實(shí)施方式二：下面結(jié)合圖2和圖3說明本實(shí)施方式，本實(shí)施方式所述基于GPON的OLT收發(fā)一體芯片，其具體結(jié)構(gòu)如圖2所示，圖3為其關(guān)鍵外圍電路結(jié)構(gòu)。

工作原理為：

光纖通訊中使用到的激光器必須在閾值附近偏置，以便電流迅速地增加來接通激光器，因此激光驅(qū)動(dòng)器必須提供一個(gè)偏置電流Ibias和一個(gè)調(diào)制電流Imod。對于激光器的溫度變化和老化，一般需要一個(gè)自適應(yīng)偏置電流Ibias，而調(diào)制電流Imod通常是常數(shù)。

數(shù)據(jù)流從芯片引腳TX_INP和TX_INN輸入到緩沖器Buffer的正負(fù)輸入端，緩沖器的兩輸出端分別連接NPN晶體管Q1和Q2的基極，來控制兩晶體管的導(dǎo)通、關(guān)斷和在它們的集電極交替產(chǎn)生電流來控制芯片外部的激光器L0的發(fā)光和熄滅?？偟恼{(diào)制電流Imod即為NPN晶體管Q1和Q2的發(fā)射極電流。激光器L0所發(fā)出的光被監(jiān)測光電二極管D0接收并產(chǎn)生監(jiān)視電流Imon。

芯片上電后，上位機(jī)MC通過芯片引腳SDA配合時(shí)鐘引腳SCL，把初始各項(xiàng)數(shù)字閾值(例如調(diào)制電調(diào)制電流閾值，偏置電流閾值，平均光功率閾值，溫度閾值等)通過芯片內(nèi)部的從I²C電路I²C Slave寫入SR_S寄存器組，SR_S寄存器組的數(shù)字閾值傳遞給DAC_S數(shù)模轉(zhuǎn)換器組，把數(shù)字閾值轉(zhuǎn)換成為模擬閾值，DAC_S數(shù)模轉(zhuǎn)換器組的輸出作為信號(hào)控制線控制壓控電流源VCCS1、VCCS2的壓控信號(hào)線，完成了對調(diào)制電流Imod和偏置電流Ibias的配置。

平均光功率的數(shù)值閾值由SR_S寄存器組傳遞給DAC1數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成為模擬閾值，數(shù)模轉(zhuǎn)換器DAC1的輸出連接電壓比較器COMP的正相輸入端與Imon監(jiān)視電流和R1形成的電壓進(jìn)行比較。如果Imon大于模擬閾值，比較器COMP輸出低電平。如果Imon小于模擬閾值，比較器COMP輸出高電平。比較器COMP得出的結(jié)果放入多位計(jì)數(shù)器中，計(jì)數(shù)器隨著時(shí)鐘節(jié)拍不斷的進(jìn)行加一減一，來調(diào)整DAC_S數(shù)模轉(zhuǎn)換器組的輸入量，數(shù)模轉(zhuǎn)換器組輸出的模擬量也會(huì)時(shí)刻進(jìn)行調(diào)整以控制壓控電流源VCCS2所流過電流Ibias的大小。完成了自動(dòng)光功率的控制(APC)。

ADC將實(shí)際工作中的芯片內(nèi)部信息，例如偏置電流，調(diào)制電流，監(jiān)視電流，環(huán)境溫度等，由模擬量轉(zhuǎn)換成為數(shù)字量，放入SR_S寄存器組內(nèi)相對應(yīng)的寄存器。上位機(jī)MC可以通過芯片內(nèi)部從I²C電路I²C Slave讀取SR_S寄存器組內(nèi)的芯片信息，芯片使用人員可以比較和優(yōu)化芯片信息，將修改后的數(shù)字閾值再次通過芯片內(nèi)部的從I²C電路I²C Slave寫入SR_S寄存器組覆蓋之前由從I²C電路I²C Slave配置的數(shù)值閾值。

基于GPON的OLT收發(fā)一體芯片中的發(fā)射機(jī)閾值配置方式，即通過芯片外部的上位機(jī)MC配合芯片內(nèi)部的從I²C電路I²C Slave完成上電后的閾值配置，芯片工作后可以再次通過芯片內(nèi)部的從I²C電路I²C Slave完成優(yōu)化閾值配置，最終得到合理的激光器L0總電流。

接收機(jī)中LA的正相與反相兩輸入端接收來自上一級TIA(跨阻放大器)的輸出電壓，經(jīng)過LA的一定增益放大，放大后的電壓傳送給電平檢測器Level Detect，進(jìn)行電平檢測。通過調(diào)節(jié)芯片外部電阻R0的阻值，得到不同的LOS閾值電壓，該電壓通過芯片引腳LOSTH傳送給電壓比較器COMP1的反相端。芯片引腳LOS/SDSEL連接外部電壓來調(diào)整高低電平以控制內(nèi)部選擇器S的通道選擇。

1、當(dāng)芯片引腳LOS/SDSEL為低電平，通道選擇器S的LOS通道導(dǎo)通且同或門B的一輸入端亦為低電平。

①如果電平檢測器Level Detect的輸出端即電壓比較器COMP1的反相輸入端電壓大于LOS閾值電壓，電壓比較器COMP1輸出低電平。

無論芯片引腳AUTO RESET是高電平還是低電平，與門E的輸出都會(huì)是低電平，芯片引腳RESET在該情況下不會(huì)出現(xiàn)高電平，只能是低電平，使得或門D輸出低電平即選擇器S的LOS信號(hào)線。選擇器S的輸出為低電平，緩沖器Buffer1的輸出為低電平，芯片引腳LOS/SD也為低電平。芯片引腳LOS/SD通過芯片外部導(dǎo)線連接至芯片引腳JAM，最終同或門B的兩輸入都為低電平并且輸出高電平，控制輸出緩沖器Buffer0內(nèi)部使能開關(guān)switch并開啟主通道的數(shù)據(jù)傳送。

②如果電平檢測器Level Detect的輸出端即電壓比較器COMP1的反相輸入端電壓小于LOS閾值電壓，電壓比較器COMP1輸出高電平。

當(dāng)芯片引腳AUTO RESET為低電平，則與門E的輸出為高電平，芯片引腳RESET所對應(yīng)的或門D輸入信號(hào)速度快于其另一輸入即與門E的輸出；當(dāng)芯片引腳RESET為低電平時(shí)，或門D響應(yīng)與門E的輸出且輸出為高電平該過程具有較長的響應(yīng)時(shí)間，在或門D響應(yīng)與門E的高電平之前，如果芯片引腳RESET突然為高電平，或門D將響應(yīng)芯片引腳RESET的高電平輸入且輸出高電平該過程具有較短的響應(yīng)時(shí)間；

當(dāng)芯片引腳AUTO RESET為高電平時(shí)，與門E的輸出為低電平，芯片內(nèi)部的AUTO RESET功能關(guān)閉，只響應(yīng)手動(dòng)復(fù)位RESET信號(hào)，只有當(dāng)芯片引腳RESET為高電平時(shí)，或門D快速的響應(yīng)自動(dòng)復(fù)位信號(hào)RESET并輸出高電平。

最終選擇器S的LOS信號(hào)輸入為高電平，選擇器S的輸出為高電平，緩沖器Buffer1的輸出為高電平，芯片引腳LOS/SD也為高電平。芯片引腳LOS/SD通過芯片外部導(dǎo)線連接至芯片引腳JAM，最終同或門B的兩輸入分別為高低電平并且輸出低電平，控制輸出緩沖器Buffer0內(nèi)部使能開關(guān)switch并關(guān)閉主通道的數(shù)據(jù)傳送。

2、當(dāng)芯片引腳LOS/SDSEL為高電平，通道選擇器S的SD通道導(dǎo)通且同或門B的一輸入端亦為高電平。

①如果電平檢測器Level Detect的輸出端即電壓比較器COMP1的反相輸入端電壓大于LOS閾值電壓，電壓比較器COMP1輸出低電平。

無論芯片引腳AUTO RESET是高電平還是低電平，與門E的輸出都會(huì)是低電平，芯片引腳RESET在該情況下不會(huì)出現(xiàn)高電平，只能是低電平，使得或門D輸出低電平。選擇器S的SD信號(hào)線為高電平。選擇器S的輸出為高電平，緩沖器Buffer1的輸出為高電平，芯片引腳LOS/SD也為高電平。芯片引腳LOS/SD通過芯片外部導(dǎo)線連接至芯片引腳JAM，最終同或門B的兩輸入都為高電平并且輸出高電平，控制輸出緩沖器Buffer0內(nèi)部使能開關(guān)switch并開啟主通道的數(shù)據(jù)傳送。

②如果電平檢測器Level Detect的輸出端即電壓比較器COMP1的反相輸入端電壓小于LOS閾值電壓，電壓比較器COMP1輸出高電平。

當(dāng)芯片引腳AUTO RESET為低電平，則與門E的輸出為高電平，芯片引腳RESET所對應(yīng)的或門D輸入信號(hào)速度快于其另一輸入即與門E的輸出；當(dāng)芯片引腳RESET為低電平時(shí)，或門D響應(yīng)與門E的輸出且輸出為高電平該過程具有較長的響應(yīng)時(shí)間，在或門D響應(yīng)與門E的高電平之前，如果芯片引腳RESET突然為高電平，或門D將響應(yīng)芯片引腳RESET的高電平輸入且輸出高電平該過程具有較短的響應(yīng)時(shí)間。

當(dāng)芯片引腳AUTO RESET為高電平時(shí)，與門E的輸出為低電平，芯片內(nèi)部的AUTO RESET功能關(guān)閉，只響應(yīng)手動(dòng)復(fù)位RESET信號(hào)，只有當(dāng)芯片引腳RESET為高電平時(shí)，或門D快速的響應(yīng)自動(dòng)復(fù)位信號(hào)RESET并輸出高電平。

最終選擇器S的SD信號(hào)輸入為低電平，選擇器S的輸出為低電平，緩沖器Buffer1的輸出為低電平，芯片引腳LOS/SD為高電平。芯片引腳LOS/SD通過芯片外部導(dǎo)線連接至芯片引腳JAM，最終同或門B的兩輸入分別為高低電平并且輸出低電平，控制輸出緩沖器Buffer0內(nèi)部使能開關(guān)switch并關(guān)閉主通道的數(shù)據(jù)傳送。

芯片引腳Vref對LA兩輸入端的所連接的電容C1、C2進(jìn)行電荷泄放，當(dāng)復(fù)位信號(hào)線RESET為0時(shí)，開關(guān)switch3和開關(guān)switch4關(guān)斷，電容上的電荷通過電阻R8、R9(大阻值)緩慢的泄放到地；當(dāng)復(fù)位信號(hào)線RESET為1時(shí)，開關(guān)switch3和開關(guān)switch4開啟，電容上的電荷通過電阻R4、R5(小阻值)快速的泄放到地；達(dá)到重建直流工作點(diǎn)的作用。

芯片使用人員可以通過調(diào)整芯片引腳LOS/SDSEL的高低電平，以選擇LOS信號(hào)線還是SD信號(hào)線。當(dāng)接收機(jī)接受完數(shù)據(jù)后，芯片可以通過內(nèi)部模塊檢測電平信號(hào)，做出關(guān)斷輸出緩沖器Buffer0的操作，也可以通過芯片引腳RESET的高電平快速的關(guān)斷輸出緩沖器Buffer0。