本發(fā)明涉及視頻傳輸控制技術(shù)領(lǐng)域，特別是涉及一種fpd-link低電壓差分信號視頻傳輸中的雙向控制方法。

背景技術(shù)：

在視頻傳輸應(yīng)用里，視頻采集信號與信號處理芯片采用串行傳輸，需要采集和信號處理之間不光傳輸rgb和vsnyc、hsync信號，同時需要相互之間傳輸?shù)退俚目刂菩盘枴Ｈ绻兕~外增加一條傳輸線，會增加產(chǎn)品的重量。為了節(jié)省線纜，在高速接收器端增加低速信號發(fā)生器，在高速發(fā)送端增加低速信號接收器，高速和低速信號疊加在同一個線纜上完成雙向通信功能，如圖1所示。

常見的高速串行有效負(fù)載的參考解釋就像28位串行幀。28位串行幀的組成為：24位、2位嵌入式時鐘信息和2位用于鏈接的串行控制位。因此，對于每24位的數(shù)據(jù)，實(shí)際發(fā)送的是28位串行位，這就是基本鏈接的效率24/28（86%）。24位數(shù)據(jù)被修改為平衡的、隨機(jī)的和加擾的數(shù)據(jù)，這樣做是為了支持鏈接上的交流耦合，并在傳送相對靜態(tài)的數(shù)據(jù)時，有助于減少isi（碼間干擾）的影響。這兩個時鐘位是固定的，一位高（c1）一位低（c0）。兩個串行控制位，通常被標(biāo)注為dca(a)和dcb(b)，給des提供信息以恢復(fù)數(shù)據(jù)、鏈接狀態(tài)和模式。低速串行速率大概在2-4mhz，相對較低，以供能跟高速串行信號實(shí)現(xiàn)有效分離。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種fpd-link低電壓差分信號視頻傳輸中的雙向控制方法，能夠基于外部mcu輸入的i2c信號實(shí)現(xiàn)對前級設(shè)備、后級設(shè)備和遠(yuǎn)端設(shè)備的控制。

本發(fā)明的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的：一種fpd-link低電壓差分信號視頻傳輸中的雙向控制方法，其特征在于,包括正向控制和逆向控制；

所述正向控制包括：

des設(shè)備接收并解析來自mcu的第一i2c控制信號，然后判斷第一i2c控制信號的作用對象：

若第一i2c控制信號的作用對象為des設(shè)備，則des設(shè)備根據(jù)第一i2c控制信號進(jìn)行自身i2c配置；

若第一i2c控制信號的作用對象為ser設(shè)備或遠(yuǎn)端設(shè)備，則des設(shè)備生成第一i2c信息，并將該第一i2c信息編碼混頻到第一lvds信號，然后將第一lvds信號傳輸?shù)絪er設(shè)備；

ser設(shè)備接收并解析來自des設(shè)備的第一lvds信號，得到第一i2c信息，然后判斷第一i2c信息的作用對象：

若第一i2c信息的作用對象為ser設(shè)備，則ser設(shè)備根據(jù)第一i2c信息配置自身的內(nèi)部寄存器；

若第一i2c信息的作用對象為遠(yuǎn)端設(shè)備，則ser設(shè)備生成第一i2c指令對遠(yuǎn)端設(shè)備進(jìn)行i2c配置；

所述逆向控制包括：

ser設(shè)備接收并解析來自mcu的第二i2c控制信號，然后判斷第二i2c控制信號的作用對象：

若第二i2c控制信號的作用對象為ser設(shè)備，則sers設(shè)備根據(jù)第二i2c控制信號進(jìn)行自身i2c配置；

若第二i2c控制信號的作用對象為des設(shè)備或遠(yuǎn)端設(shè)備，則ser設(shè)備生成第二i2c信息，并將該第二i2c信息編碼混頻到第二lvds信號，然后將第二lvds信號傳輸?shù)絛es設(shè)備；

des設(shè)備接收并解析來自ser設(shè)備的第二lvds信號，得到第二i2c信息，然后判斷第二i2c信息的作用對象：

若第二i2c信息的作用對象為des設(shè)備，則des設(shè)備根據(jù)第二i2c信息配置自身的內(nèi)部寄存器；

若第二i2c信息的作用對象為遠(yuǎn)端設(shè)備，則des設(shè)備生成第二i2c指令對遠(yuǎn)端設(shè)備進(jìn)行i2c配置。

優(yōu)選的，所述des設(shè)備包括：

第一控制模塊，根據(jù)第一i2c信號或第二i2c信息執(zhí)行相應(yīng)操作；

高速接收器，接收所述第二lvds信號；

低速驅(qū)動器，發(fā)出所述第一lvds信號；

第一解碼器，對所述第二lvds信號進(jìn)行解碼；

第一編碼器，將第一控制模塊發(fā)送給ser設(shè)備的信息編碼混頻到第一lvds信號；

第一slave模塊，用于對接收到的數(shù)據(jù)進(jìn)行讀操作；

第一master模塊，用于對接收到的數(shù)據(jù)進(jìn)行寫操作。

優(yōu)選的，所述第一控制模塊在上電后由空閑狀態(tài)進(jìn)入先導(dǎo)狀態(tài)，并發(fā)送低速先導(dǎo)碼，然后進(jìn)入臨時先導(dǎo)狀態(tài)并發(fā)送預(yù)設(shè)長度的先導(dǎo)碼，然后進(jìn)入初始化狀態(tài)并將des設(shè)備的設(shè)定狀態(tài)信息發(fā)送給ser設(shè)備，然后進(jìn)入等待指令狀態(tài)；

在等待指令狀態(tài)中，若獲得des設(shè)備狀態(tài)信息改變的信息時，將des設(shè)備的設(shè)定狀態(tài)信息發(fā)送給ser設(shè)備，并等待ser設(shè)備的回應(yīng)信號，若在預(yù)設(shè)時間內(nèi)接收到該回應(yīng)信號則進(jìn)入等待指令狀態(tài)，否則再次將des設(shè)備的設(shè)定狀態(tài)信息發(fā)送給ser設(shè)備；

在等待指令狀態(tài)中，若des設(shè)備接收到需對后級設(shè)備或遠(yuǎn)端設(shè)備i2c操作時，將操作指令發(fā)送給第一解碼器并等待第一解碼器的確認(rèn)信息，若在預(yù)設(shè)時間內(nèi)接收到第一解碼器的確認(rèn)信息則進(jìn)入等待指令狀態(tài)，否則再次向第一解碼器發(fā)送操作指令；

在等待指令狀態(tài)中，若des設(shè)備接收到ser設(shè)備要對des設(shè)備或遠(yuǎn)端設(shè)備i2c操作時，進(jìn)入申請讀操作狀態(tài)，若第一slave模塊在預(yù)設(shè)時間內(nèi)響應(yīng)則將i2c信息發(fā)送給第一slave模塊讀操作，并在i2c信息發(fā)送完成后進(jìn)入等待指令狀態(tài)；若第一slave模塊在預(yù)設(shè)時間內(nèi)未響應(yīng)則進(jìn)入等待指令狀態(tài)。

優(yōu)選的，所述第一slave模塊對所述第一i2c信號進(jìn)行讀操作時：若第一i2c信號為對遠(yuǎn)端設(shè)備進(jìn)行i2c配置時，則des設(shè)備將i2c信號傳輸給ser設(shè)備；若第一i2c信號為des設(shè)備進(jìn)行自身配置或者對ser設(shè)備進(jìn)行i2c配置時，則des設(shè)備將數(shù)據(jù)按照start+設(shè)備地址+ack+子地址+ack+數(shù)據(jù)+ack+stop格式進(jìn)行寫操作。

優(yōu)選的，所述第一master模塊與遠(yuǎn)端設(shè)備進(jìn)行通信時，第二i2c指令的寫過程為start+發(fā)送寫slave芯片地址+ack+發(fā)送slave子地址+ack+數(shù)據(jù)+ack+stop；讀過程為start+發(fā)送寫slave芯片地址+ack+發(fā)送slave子地址+ack發(fā)送讀slave芯片地址+ack+數(shù)取的數(shù)據(jù)+ack+stop。

優(yōu)選的，所述第一編碼模塊上電后先發(fā)先導(dǎo)碼，在ser設(shè)備識別到先導(dǎo)碼后ser設(shè)備再通過高速通道通知des設(shè)備已經(jīng)識別到先導(dǎo)碼，然后des設(shè)備開始發(fā)正常數(shù)據(jù)格式的曼切斯特編碼。

優(yōu)選的，所述第一解碼模塊解碼數(shù)據(jù)的狀態(tài)機(jī)為：復(fù)位后為空閑狀態(tài)，復(fù)位后檢測到四個高電平進(jìn)入同步碼狀態(tài)，在同步碼狀態(tài)下檢測到多個低電平，然后進(jìn)入恢復(fù)碼狀態(tài)，在檢測到校驗(yàn)位出錯時停止解碼數(shù)據(jù)并進(jìn)入空閑狀態(tài)；并在接收到數(shù)據(jù)請求響應(yīng)時輸出第一種數(shù)據(jù)，否則輸出第二種數(shù)據(jù)。

優(yōu)選的，所述ser設(shè)備包括：

第二控制模塊，根據(jù)第二i2c信號或第一i2c信息執(zhí)行相應(yīng)操作；

低速接收器，接收所述第一lvds信號；

高速驅(qū)動器，發(fā)出所述第二lvds信號；

第二解碼器，對所述第一lvds信號進(jìn)行解碼；

第二編碼器，將第二控制模塊發(fā)送給des設(shè)備的信息編碼混頻到第二lvds信號；

第二slave模塊，用于對接收到的數(shù)據(jù)進(jìn)行讀操作；

第二master模塊，用于對接收到的數(shù)據(jù)進(jìn)行寫操作。

優(yōu)選的，所述第二控制模塊在上電后由空閑狀態(tài)進(jìn)入等待指令狀態(tài)；

在等待指令狀態(tài)中，若des設(shè)備接收到需對后級設(shè)備或遠(yuǎn)端設(shè)備i2c操作時，進(jìn)入申請讀操作狀態(tài)，若第二slave模塊在預(yù)設(shè)時間內(nèi)響應(yīng)則將數(shù)據(jù)發(fā)送給第二slave模塊讀操作，并在數(shù)據(jù)發(fā)送完成后進(jìn)入等待指令狀態(tài)；若第二slave模塊在預(yù)設(shè)時間內(nèi)未響應(yīng)則進(jìn)入等待指令狀態(tài)；

在等待指令狀態(tài)中，若des設(shè)備接收到ser設(shè)備要對des設(shè)備或遠(yuǎn)端設(shè)備i2c操作時，將操作指令發(fā)送給第二解碼器并等待第二解碼器的確認(rèn)信息，若在預(yù)設(shè)時間內(nèi)接收到第二解碼器的確認(rèn)信息則進(jìn)入等待指令狀態(tài)，否則再次向第二解碼器發(fā)送操作指令。

本發(fā)明的有益效果是：本發(fā)明采用通過lvds高低混頻特點(diǎn)傳輸，接收外部mcu的i2c信息后進(jìn)行編碼后以高速或低速通道傳遞給后級器件，后級器件經(jīng)高低分頻后接收相關(guān)的i2c編碼信息進(jìn)行解碼，獲得相關(guān)的i2c操作，并即時把響應(yīng)信息進(jìn)行編碼后經(jīng)高速或低速通道傳遞給前級器件，應(yīng)外部mcu需求后級器件可以與遠(yuǎn)端器件進(jìn)行i2c通訊，前級器件接收經(jīng)高低分頻后接收相關(guān)的i2c響應(yīng)編碼信息進(jìn)行解碼，獲得相關(guān)的響應(yīng)信息后與外部的mcu進(jìn)行響應(yīng)，以完成整個雙向i2c操作的流程。因而實(shí)現(xiàn)了基于外部mcu輸入的i2c信號實(shí)現(xiàn)對三級設(shè)備（前級設(shè)備、后級設(shè)備和遠(yuǎn)端設(shè)備）的控制。

附圖說明

圖1為高速和低速信號疊加在同一個線纜上完成雙向通信的示意圖；；

圖2為本發(fā)明中正向控制的一個實(shí)施例的流程示意圖；

圖3為本發(fā)明中des設(shè)備的一個實(shí)施例的示意圖；

圖4為本發(fā)明中第一控制模塊的狀態(tài)機(jī)過程示意圖；

圖5為本發(fā)明中ser設(shè)備的一個實(shí)施例的示意圖；

圖6為本發(fā)明中逆向控制的一個實(shí)施例的流程示意圖。

具體實(shí)施方式

下面結(jié)合附圖進(jìn)一步詳細(xì)描述本發(fā)明的技術(shù)方案，但本發(fā)明的保護(hù)范圍不局限于以下所述。

本申請所述的lvds（low-voltagedifferentialsignaling），即為低電壓差分信號。

如圖2所示，一種fpd-link低電壓差分信號視頻傳輸中的雙向控制方法，包括正向控制和逆向控制。

所述正向控制包括：

s01.des設(shè)備（lvds解碼器）接收并解析來自mcu的第一i2c控制信號，然后判斷第一i2c控制信號的作用對象：

若第一i2c控制信號的作用對象為des設(shè)備，則des設(shè)備根據(jù)第一i2c控制信號進(jìn)行自身i2c配置。

若第一i2c控制信號的作用對象為ser設(shè)備（lvds編碼器）或遠(yuǎn)端設(shè)備，則des設(shè)備生成第一i2c信息，并將該第一i2c信息編碼混頻到第一lvds信號，然后將第一lvds信號傳輸?shù)絪er設(shè)備。

如圖3所示，所述des設(shè)備包括第一控制模塊、高速接收器、低速驅(qū)動器、第一解碼器、第一編碼器、第一slave模塊和第一master模塊。其中，第一控制模塊根據(jù)第一i2c信號或第二i2c信息執(zhí)行相應(yīng)操作；高速接收器接收所述第二lvds信號；低速驅(qū)動器發(fā)出所述第一lvds信號；第一解碼器對所述第二lvds信號進(jìn)行解碼；第一編碼器將第一控制模塊發(fā)送給ser設(shè)備的信息編碼混頻到第一lvds信號；第一slave模塊用于對接收到的數(shù)據(jù)進(jìn)行讀操作；第一master模塊用于對接收到的數(shù)據(jù)進(jìn)行寫操作。

如圖3所示，所述第一控制模塊的狀態(tài)機(jī)過程為：在上電后由空閑狀態(tài)（idle）進(jìn)入先導(dǎo)狀態(tài)（preamble），并發(fā)送低速先導(dǎo)碼，然后進(jìn)入臨時先導(dǎo)狀態(tài)（preamble-tmp）并發(fā)送預(yù)設(shè)長度的先導(dǎo)碼，然后進(jìn)入初始化狀態(tài)（native-ini）并將des設(shè)備的設(shè)定狀態(tài)信息發(fā)送給ser設(shè)備，然后進(jìn)入等待指令狀態(tài)（cmd-free）。在等待指令狀態(tài)中，若獲得des設(shè)備狀態(tài)信息改變的信息時進(jìn)入自身配置狀態(tài)（nvtive-config），將des設(shè)備的設(shè)定狀態(tài)信息發(fā)送給ser設(shè)備，并進(jìn)入等待自身響應(yīng)狀態(tài)（wait_native_ack），等待自身響應(yīng)狀態(tài)下等待ser設(shè)備的回應(yīng)信號，若在預(yù)設(shè)時間內(nèi)接收到該回應(yīng)信號則進(jìn)入等待指令狀態(tài)，否則再次將des設(shè)備的設(shè)定狀態(tài)信息發(fā)送給ser設(shè)備。在等待指令狀態(tài)中，若獲得des_request解碼器請求操作（表示des設(shè)備接收到需對后級設(shè)備或遠(yuǎn)端設(shè)備i2c操作）時進(jìn)入指令申請狀態(tài)（cmd_request），將操作指令發(fā)送給第一解碼器，并進(jìn)入等待響應(yīng)狀態(tài)（wait_ack），在等待響應(yīng)狀態(tài)下等待第一解碼器的確認(rèn)信息，若在預(yù)設(shè)時間內(nèi)接收到第一解碼器的確認(rèn)信息則進(jìn)入等待指令狀態(tài)，否則再次向第一解碼器發(fā)送操作指令。在等待指令狀態(tài)中，若獲得ser_request編碼器請求操作（表示des設(shè)備接收到ser設(shè)備要對des設(shè)備或遠(yuǎn)端設(shè)備i2c操作）時，進(jìn)入申請讀操作狀態(tài)（request_slave），在申請讀操作狀態(tài)下，若第一slave模塊在預(yù)設(shè)時間內(nèi)響應(yīng)則進(jìn)入數(shù)據(jù)資料響應(yīng)狀態(tài)（data_ack_gen），數(shù)據(jù)資料響應(yīng)狀態(tài)下將i2c信息(i2c地址，i2c數(shù)據(jù)或i2c響應(yīng)信息)發(fā)送給第一slave模塊讀操作，并在i2c信息發(fā)送完成后進(jìn)入等待指令狀態(tài)；若第一slave模塊在預(yù)設(shè)時間內(nèi)未響應(yīng)則進(jìn)入等待指令狀態(tài)。

所述第一slave模塊對所述第一i2c信號進(jìn)行讀操作時：若第一i2c信號為對遠(yuǎn)端設(shè)備進(jìn)行i2c配置時，遠(yuǎn)端設(shè)備有各種風(fēng)格（子地址有8，16，32或更多，數(shù)據(jù)也有8，16，32或更多），所以這里讀寫過程則是把子地址和數(shù)據(jù)則當(dāng)成一個整體，des設(shè)備將i2c信號傳輸給ser設(shè)備，ser設(shè)備則是把它翻譯出來送給遠(yuǎn)端設(shè)備，這樣就可以做到無縫傳遞給遠(yuǎn)端設(shè)備，進(jìn)行對遠(yuǎn)端設(shè)備的操作。若第一i2c信號為des設(shè)備進(jìn)行自身配置或者對ser設(shè)備進(jìn)行i2c配置時，則des設(shè)備將數(shù)據(jù)按照start+設(shè)備地址（8位）+ack+子地址（8位）+ack+數(shù)據(jù)（8位）+ack+stop格式進(jìn)行寫操作。

所述第一master模塊與遠(yuǎn)端設(shè)備進(jìn)行通信時，第二i2c指令的寫過程為start+發(fā)送寫slave芯片地址（8位）+ack+發(fā)送slave子地址（8位）+ack+數(shù)據(jù)（8位）+ack+stop；讀過程為start+發(fā)送寫slave芯片地址（8位）+ack+發(fā)送slave子地址（8位）+ack發(fā)送讀slave芯片地址（8位）+ack+數(shù)取的數(shù)據(jù)（8位）+ack+stop。8位子地址+8位數(shù)據(jù)的寫過程狀態(tài)機(jī)：0→1→2→3→4→5→7→8→9→10→11→12→7→8→9→10→11→12→7→17→0；讀過程：0→1→2→3→4→5→7→8→9→10→11→12→7→1→2→3→4→5→7→13→14→15→16→7→17→0。如果是其他格式的子地址和數(shù)據(jù)寫過程時則只需那個7→8→9→10→11→12→7過程多幾個循環(huán)就行，這里子地址和數(shù)據(jù)沒有區(qū)別，都被當(dāng)成數(shù)據(jù)，按照順序發(fā)送就行。其他格式的讀過程也是一樣。

所述第一編碼模塊設(shè)計(jì)低速通道串行碼的編碼規(guī)則，上電后先發(fā)先導(dǎo)碼，就是全0的曼徹斯特編碼，在ser設(shè)備識別到先導(dǎo)碼后ser設(shè)備再通過高速通道通知des設(shè)備已經(jīng)識別到先導(dǎo)碼，然后des設(shè)備開始發(fā)正常數(shù)據(jù)格式的曼切斯特編碼。正常數(shù)據(jù)格式為30位：4’b1010+14位數(shù)據(jù)+5位gpio+4位crc碼+3’b101。14位數(shù)據(jù)由命令類別+命令+數(shù)據(jù)構(gòu)成，就可以進(jìn)行i2c相關(guān)信息的傳遞，以完成雙向i2c操作功能。第二解碼器相關(guān)的解碼以此規(guī)則來解碼，獲得相關(guān)i2c信息。

所述第一解碼模塊是對ser產(chǎn)生的串行數(shù)據(jù)進(jìn)行解碼，解碼數(shù)據(jù)的狀態(tài)機(jī)為：復(fù)位后為空閑狀態(tài)，復(fù)位后檢測到四個高電平進(jìn)入同步碼狀態(tài)，在同步碼狀態(tài)下檢測到多個低電平，然后進(jìn)入恢復(fù)碼狀態(tài)，在檢測到校驗(yàn)位出錯時停止解碼數(shù)據(jù)并進(jìn)入空閑狀態(tài)；并在接收到數(shù)據(jù)請求響應(yīng)時輸出第一種數(shù)據(jù)，否則輸出第二種數(shù)據(jù)。第二編碼器相關(guān)的編碼以此規(guī)則來編碼，把相關(guān)i2c信息編碼在這串行數(shù)據(jù)上。

s02.ser設(shè)備接收并解析來自des設(shè)備的第一lvds信號，得到第一i2c信息，然后判斷第一i2c信息的作用對象：

若第一i2c信息的作用對象為ser設(shè)備，則ser設(shè)備根據(jù)第一i2c信息配置自身的內(nèi)部寄存器。

若第一i2c信息的作用對象為遠(yuǎn)端設(shè)備，則ser設(shè)備生成第一i2c指令對遠(yuǎn)端設(shè)備進(jìn)行i2c配置。

如圖5所示，所述ser設(shè)備包括第二控制模塊、低速接收器、高速驅(qū)動器、第二解碼器、第二編碼器、第二slave模塊和第二master模塊。其中，第二控制模塊根據(jù)第二i2c信號或第一i2c信息執(zhí)行相應(yīng)操作；低速接收器接收所述第一lvds信號；高速驅(qū)動器發(fā)出所述第二lvds信號；第二解碼器對所述第一lvds信號進(jìn)行解碼；第二編碼器將第二控制模塊發(fā)送給des設(shè)備的信息編碼混頻到第二lvds信號；第二slave模塊用于對接收到的數(shù)據(jù)進(jìn)行讀操作；第二master模塊用于對接收到的數(shù)據(jù)進(jìn)行寫操作。

所述第二控制模塊在上電后由空閑狀態(tài)進(jìn)入等待指令狀態(tài)。在等待指令狀態(tài)中，若獲得des_request解碼器請求操作時，進(jìn)入申請讀操作狀態(tài)，若第二slave模塊在預(yù)設(shè)時間內(nèi)響應(yīng)則將數(shù)據(jù)發(fā)送給第二slave模塊讀操作，并在數(shù)據(jù)發(fā)送完成后進(jìn)入等待指令狀態(tài)；若第二slave模塊在預(yù)設(shè)時間內(nèi)未響應(yīng)則進(jìn)入等待指令狀態(tài)。在等待指令狀態(tài)中，若獲得ser_request編碼器請求操作時，將操作指令發(fā)送給第二解碼器并等待第二解碼器的確認(rèn)信息，若在預(yù)設(shè)時間內(nèi)接收到第二解碼器的確認(rèn)信息則進(jìn)入等待指令狀態(tài)，否則再次向第二解碼器發(fā)送操作指令。

所述第二slave模塊對所述第二i2c信號進(jìn)行讀操作時：若第二i2c信號為對遠(yuǎn)端設(shè)備進(jìn)行i2c配置時，遠(yuǎn)端設(shè)備有各種風(fēng)格（子地址有8，16，32或更多，數(shù)據(jù)也有8，16，32或更多），所以這里讀寫過程則是把子地址和數(shù)據(jù)則當(dāng)成一個整體，ser設(shè)備將i2c信號傳輸給des設(shè)備，des設(shè)備則是把它翻譯出來送給遠(yuǎn)端設(shè)備，這樣就可以做到無縫傳遞給遠(yuǎn)端設(shè)備，進(jìn)行對遠(yuǎn)端設(shè)備的操作。若第二i2c信號為ser設(shè)備進(jìn)行自身配置或者對des設(shè)備進(jìn)行i2c配置時，則ser設(shè)備將數(shù)據(jù)按照start+設(shè)備地址（8位）+ack+子地址（8位）+ack+數(shù)據(jù)（8位）+ack+stop格式進(jìn)行寫操作。

所述第二master模塊與遠(yuǎn)端設(shè)備進(jìn)行通信時，第一i2c指令的寫過程為start+發(fā)送寫slave芯片地址（8位）+ack+發(fā)送slave子地址（8位）+ack+數(shù)據(jù)（8位）+ack+stop；讀過程為start+發(fā)送寫slave芯片地址（8位）+ack+發(fā)送slave子地址（8位）+ack發(fā)送讀slave芯片地址（8位）+ack+數(shù)取的數(shù)據(jù)（8位）+ack+stop。8位子地址+8位數(shù)據(jù)的寫過程狀態(tài)機(jī)：0→1→2→3→4→5→7→8→9→10→11→12→7→8→9→10→11→12→7→17→0；讀過程：0→1→2→3→4→5→7→8→9→10→11→12→7→1→2→3→4→5→7→13→14→15→16→7→17→0。如果是其他格式的子地址和數(shù)據(jù)寫過程時則只需那個7→8→9→10→11→12→7過程多幾個循環(huán)就行，這里子地址和數(shù)據(jù)沒有區(qū)別，都被當(dāng)成數(shù)據(jù)，按照順序發(fā)送就行；其他格式的讀過程也是一樣。

如圖6所示，所述逆向控制包括：

s11.ser設(shè)備接收并解析來自mcu的第二i2c控制信號，然后判斷第二i2c控制信號的作用對象：

若第二i2c控制信號的作用對象為ser設(shè)備，則sers設(shè)備根據(jù)第二i2c控制信號進(jìn)行自身i2c配置；

若第第二i2c控制信號的作用對象為des設(shè)備或遠(yuǎn)端設(shè)備，則ser設(shè)備生成第二i2c信息，并將該第二i2c信息編碼混頻到第二lvds信號，然后將第二lvds信號傳輸?shù)絛es設(shè)備。

s12.des設(shè)備接收并解析來自ser設(shè)備的第二lvds信號，得到第二i2c信息，然后判斷第二i2c信息的作用對象；

若第二i2c信息的作用對象為des設(shè)備，則des設(shè)備根據(jù)第二i2c信息配置自身的內(nèi)部寄存器；

若第二i2c信息的作用對象為遠(yuǎn)端設(shè)備，則des設(shè)備生成第二i2c指令對遠(yuǎn)端設(shè)備進(jìn)行i2c配置。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)理解本發(fā)明并非局限于本文所披露的形式，不應(yīng)看作是對其他實(shí)施例的排除，而可用于各種其他組合、修改和環(huán)境，并能夠在本文所述構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識進(jìn)行改動。而本領(lǐng)域人員所進(jìn)行的改動和變化不脫離本發(fā)明的精神和范圍，則都應(yīng)在本發(fā)明所附權(quán)利要求的保護(hù)范圍內(nèi)。