技術(shù)總結(jié)
一種基于FPGA的多業(yè)務(wù)高速光纖傳輸系統(tǒng)，包括業(yè)務(wù)適配模塊、總線傳輸模塊、總線交叉模塊和光收發(fā)模塊和網(wǎng)管控制模塊，業(yè)務(wù)適配模塊、總線傳輸模塊、總線交叉模塊和光收發(fā)模塊依次通過雙向傳輸信號(hào)連接并分別和網(wǎng)管控制模塊通過雙向傳輸信號(hào)連接，網(wǎng)管控制模塊由CPU通過SPI對(duì)所述業(yè)務(wù)板適配模塊的配置和狀態(tài)信息以及所述總線交叉模塊的交叉信息及狀態(tài)和光通道狀態(tài)進(jìn)行配置和監(jiān)控，同時(shí)進(jìn)行遠(yuǎn)端設(shè)備的遠(yuǎn)程控制。采用本發(fā)明的技術(shù)方案可以傳輸高速數(shù)據(jù)，需要傳輸?shù)臉I(yè)務(wù)可根據(jù)需要進(jìn)行網(wǎng)管進(jìn)行交叉配置，能夠傳輸12Gbps的高速ADC數(shù)據(jù)，可使高速ADC數(shù)據(jù)在遠(yuǎn)端采集后通過光纖傳輸?shù)街行恼军c(diǎn)進(jìn)行處理，簡(jiǎn)化終端的復(fù)雜度和可靠性。

技術(shù)研發(fā)人員：龔華達(dá);覃勇;熊建新
受保護(hù)的技術(shù)使用者：中國(guó)電子科技集團(tuán)公司第三十四研究所
文檔號(hào)碼：201710051433
技術(shù)研發(fā)日：2017.01.20
技術(shù)公布日：2017.06.13