本實(shí)用新型涉及加密芯片技術(shù)領(lǐng)域，尤其涉及一種基于AES算法的加密芯片。

背景技術(shù)：

高級(jí)加密標(biāo)準(zhǔn)AES算法由于速度塊、安全級(jí)別高的特點(diǎn)正日益成為加密各種電子數(shù)據(jù)的實(shí)際標(biāo)準(zhǔn)，被廣泛應(yīng)用于電子商務(wù)、智能IC卡、數(shù)字機(jī)頂盒、安防設(shè)備、監(jiān)控器等領(lǐng)域中；加密算法的實(shí)現(xiàn)方式分為硬件實(shí)現(xiàn)和軟件實(shí)現(xiàn)，現(xiàn)有技術(shù)一般采用軟件實(shí)現(xiàn)，但軟件實(shí)現(xiàn)不可能由物理保護(hù)，攻擊者可能通過各種調(diào)試軟件工具，竊取密鑰甚至修改算法，而硬件實(shí)現(xiàn)不僅具有速度上的優(yōu)勢(shì)還能將算法和密鑰安全的封裝起來，具有更高的安全性。

新型內(nèi)容

鑒于采用軟件實(shí)現(xiàn)加密的缺陷，本實(shí)用新型提供了一種基于AES算法的加密芯片，該芯片包含一個(gè)硬件鎖信號(hào)Flag用來避免第三方ROM繞過芯片，且芯片提供56位可編程的芯片識(shí)別號(hào)，用于客戶授權(quán)管理，還集成了脈寬調(diào)制、上電復(fù)位和看門狗功能，具有結(jié)構(gòu)簡(jiǎn)單、使用方便且安全可靠性高的優(yōu)點(diǎn)。

本實(shí)用新型的目的可以通過一下技術(shù)方案來實(shí)現(xiàn)：

一種基于AES算法的加密芯片，包括主控芯片和外置電路，所述主控芯片采用小型SOT23-6 6L管腳封裝，所述管腳包括硬件鎖信號(hào)輸出及脈寬調(diào)制輸出FLAG管腳、接地端GND管腳、串行時(shí)鐘輸入SCK管腳、電源電壓VCC管腳、編程電壓VPP管腳和串行數(shù)據(jù)輸入輸出SDA管腳，所述主控芯片內(nèi)部提供56位可編程芯片識(shí)別號(hào)，所述主控芯片還包括內(nèi)置電路模塊，所述內(nèi)置電路模塊包括脈寬調(diào)制PWM模塊、上電復(fù)位POR模塊、看門狗Watchdog模塊、內(nèi)部存儲(chǔ)器模塊、振蕩器模塊、AES算法模塊和串行總線模塊；所述外置電路包括第一電阻、第二電阻和第三電阻，所述第一電阻一端與工作電壓VCC管腳相連，另一端與硬件鎖信號(hào)輸出及脈寬調(diào)制輸出FLAG管腳相連，所述第二電阻一端與電源電壓VCC管腳相連，另一端與串行時(shí)鐘輸入SCK管腳相連，所述第三電阻一端與電源電壓VCC管腳相連，另一端與串行數(shù)據(jù)輸入輸出SDA管腳相連；所述硬件鎖信號(hào)用來避免第三方ROM繞過本加密芯片，所述可編程芯片識(shí)別號(hào)用來幫助用戶進(jìn)行授權(quán)管理。

進(jìn)一步的，所述工作電壓VCC管腳輸入的電壓為2.8V～5.5V。

進(jìn)一步的，所述AES算法模塊采用的算法是AES-128對(duì)稱加密算法，所述AES-128對(duì)稱加密算法為已公開算法，具有很強(qiáng)的加密性能以及操作上的靈活性。

進(jìn)一步的，所述第一電阻為100k。

進(jìn)一步的，所述第二電阻和第三電阻均為2.2k。

進(jìn)一步的，所述串行總線模塊采用兩線串行接口，所述串行接口速率可達(dá)400KHz，主處理器可通過此串行總線對(duì)該芯片進(jìn)行訪問。

本實(shí)用新型與現(xiàn)有技術(shù)相比所產(chǎn)生的有益效果是：該芯片包含一個(gè)硬件鎖信號(hào)Flag用來避免第三方ROM繞過芯片，且芯片內(nèi)部提供一個(gè)56位可編程的芯片識(shí)別號(hào)，用于客戶授權(quán)管理，還集成了脈寬調(diào)制、上電復(fù)位和看門狗功能，具有結(jié)構(gòu)簡(jiǎn)單、使用方便、安全可靠性高能有效防止非法拷貝等優(yōu)點(diǎn)，能廣泛應(yīng)用于安防設(shè)備、數(shù)字機(jī)頂盒、平板電腦、打印機(jī)、監(jiān)控器、便攜式媒體播放器等電子設(shè)備中。

附圖說明

圖1是本實(shí)用新型電路原理圖。

具體實(shí)施方式

下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。

如圖1所示，一種基于AES算法的加密芯片，包括主控芯片10和外置電路，所述主控芯片10采用小型SOT23-6 6L管腳封裝，所述管腳包括硬件鎖信號(hào)輸出及脈寬調(diào)制輸出FLAG管腳1、接地端GND管腳2、串行時(shí)鐘輸入SCK管腳3、電源電壓VCC管腳6、編程電壓VPP管腳5和串行數(shù)據(jù)輸入輸出SDA管腳4，所述主控芯片10內(nèi)部提供56位可編程芯片識(shí)別號(hào)，所述主控芯片10還包括內(nèi)置電路模塊，所述內(nèi)置電路模塊包括脈寬調(diào)制PWM模塊、上電復(fù)位POR模塊、看門狗Watchdog模塊、內(nèi)部存儲(chǔ)器模塊、振蕩器模塊、AES算法模塊和串行總線模塊；所述外置電路包括第一電阻7、第二電阻8和第三電阻9，所述第一電阻7一端與工作電壓VCC管腳6相連，另一端與硬件鎖信號(hào)輸出及脈寬調(diào)制輸出FLAG管腳1相連，所述第二電阻8一端與電源電壓VCC管腳6相連，另一端與串行時(shí)鐘輸入SCK管腳3相連，所述第三電阻9一端與電源電壓VCC管腳6相連，另一端與串行數(shù)據(jù)輸入輸出SDA管腳4相連；所述硬件鎖信號(hào)用來避免第三方ROM繞過本加密芯片，所述可編程芯片識(shí)別號(hào)用來幫助用戶進(jìn)行授權(quán)管理。

進(jìn)一步的，所述工作電壓VCC管腳6輸入的電壓為2.8V～5.5V。

進(jìn)一步的，所述AES算法模塊采用的算法是AES-128對(duì)稱加密算法，所述AES-128對(duì)稱加密算法為已公開算法，具有很強(qiáng)的加密性能以及操作上的靈活性。

進(jìn)一步的，所述第一電阻7為100k。

進(jìn)一步的，所述第二電阻8和第三電阻9均為2.2k。

進(jìn)一步的，所述串行總線模塊采用兩線串行接口，所述串行接口速率可達(dá)400KHz，主處理器可通過此串行總線對(duì)該芯片進(jìn)行訪問。