1.一種全畫幅圖像傳感器系統(tǒng)，其特征在于，包括：像素陣列、讀出電路、通道選擇電路、接口電路、控制電路、電源輸入輸出接口以及輔助電路；其中，
以所述像素陣列為中心，在所述像素陣列兩側(cè)分別對稱設(shè)置有讀出電路、通道選擇電路、接口電路；成對的讀出電路分別從像素陣列兩側(cè)與像素陣列相電連；在像素陣列的同一側(cè)的通道選擇電路與讀出電路相電連；在像素陣列的同一側(cè)的接口電路與通道選擇電路相電連；
像素陣列，用于探測圖像，并將得到的圖像信號輸出給讀出電路；
讀出電路，用于從像素陣列中獲取圖像信號，并將圖像信號放大后轉(zhuǎn)換為數(shù)字信號，并且輸出給通道選擇電路；
通道選擇電路，用于將數(shù)字信號放大后進(jìn)行選擇性傳輸；
接口電路，用于向外界輸出數(shù)字信號；
控制電路與讀出電路、通道選擇電路、接口電路相電連，用于控制各個電路的傳輸和工作時序；
電源輸入輸出接口分別設(shè)置于像素陣列的上方和下方，用于各個電路輸入或輸出電源信號；
輔助電路分別設(shè)置于像素陣列的上方和下方，用于為整個電路提供參考基準(zhǔn)和復(fù)位電壓。
2.根據(jù)權(quán)利要求1所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，像素陣列兩側(cè)的讀出電路分為上層讀出電路和下層讀出電路、通道選擇電路分為上層通道選擇電路和下層通道選擇電路、接口電路分為上層接口電路和下層接口電路，讀出電路的一側(cè)的上部分與像素陣列的上層區(qū)域相電連，讀出電路的另一側(cè)的上部分與上層通道選擇電路的一側(cè)相電連，上層通道選擇電路的另一側(cè)與上層接口電路相電連；讀出電路的一側(cè)的下部分與像素陣列的下層區(qū)域相電連，讀出電路的另一側(cè)的下部分與下層通道選擇電路的一側(cè)相電連，下層通道選擇電路的另一側(cè)與下層接口電路相電連。
3.根據(jù)權(quán)利要求1或2所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，所述像素陣列包括用于獲取圖像探測信號的有效像素陣列、用于提供無光下的基準(zhǔn)信號的暗像素陣列、用于保護(hù)有效像素陣列的冗余像素陣列、用于提供參考信號的參考像素陣列、以及用于隔離各個像素陣列的屏障陣列；其中，將有效像素陣列的圖像探測信號分別減去暗像素陣列的基準(zhǔn)信號和參考像素陣列的參考信號后，得到最終的用于輸出到讀出電路的圖像信號；所述冗余像素陣列圍繞所述有效像素陣列排布，在所述有效像素陣列的同一側(cè)向外依次設(shè)置有所述暗像素陣列和所述參考像素陣列；所述屏障陣列圍繞所述暗像素陣列、所述參考像素陣列和所述冗余像素陣列設(shè)置。
4.根據(jù)權(quán)利要求3所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，所述像素陣列的總像素大小為(3684～4512)×(5400～6600)，所述有效像素陣列的像素大小為(3600～4400)×(5400～6600)，所述暗像素陣列的像素大小為(80～96)×(3604～6616)，所述冗余像素陣列和所述屏障陣列的像素為22～36行，所述參考像素陣列的像素為4～16行。
5.根據(jù)權(quán)利要求1所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，所述讀出電路包括與像素陣列的行一一相對應(yīng)的讀出電路鏈路；每個讀出電路鏈路由程序全局電路(PGA)和數(shù)模轉(zhuǎn)換電路(ADC)組成；程序全局電路(PGA)將圖像信號進(jìn)行放大，數(shù)模轉(zhuǎn)換電路(ADC)將放大后的圖像信號轉(zhuǎn)換為數(shù)字信號。
6.根據(jù)權(quán)利要求1所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，所述通道選擇電路包括數(shù)字信號放大電路(digital gain)和列選擇電路(column selector)；數(shù)字放大電路用于將讀出電路輸出的數(shù)字信號進(jìn)行放大，列選擇電路用于將經(jīng)數(shù)字放大電路放大后的數(shù)字信號進(jìn)行選擇性傳輸。
7.根據(jù)權(quán)利要求1所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，所述接口電路包括低電壓差分信號接口(LVDS)、接口電路控制信號通道和接口電路時鐘信號通道；低電壓差分信號接口用于輸出數(shù)字?jǐn)?shù)據(jù)，接口電路控制通道控制低電壓差分信號接口的設(shè)置、幀頻信息，接口電路時鐘信號通道向接口電路控制通道提供時鐘信息。
8.根據(jù)權(quán)利要求1所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，所述控制電路由行解碼電路(row decoder)和數(shù)字信號控制電路(digital)組成；行解碼電路控制讀出電路、通道選擇電路和接口電路的行方向的傳輸，數(shù)字信號控制電路用于控制讀出電路、通道選擇電路和接口電路的時序、曝光時間、讀出方式、讀出模式。
9.根據(jù)權(quán)利要求1所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，所述輔助電路包括：基準(zhǔn)時鐘電路、基準(zhǔn)電壓電路、基準(zhǔn)脈沖電路、上電復(fù)位電路；其中，控制電路兩側(cè)分別設(shè)置一個基準(zhǔn)時鐘電路；在控制電路兩側(cè)的基準(zhǔn)時鐘電路分別連接一個基準(zhǔn)電壓電路；在像素陣列兩側(cè)的讀出電路上方分別設(shè)置一個基準(zhǔn)脈沖電路，基準(zhǔn)脈沖電路與其下方相對應(yīng)的讀出電路相電連；上電復(fù)位電路為一個；
基準(zhǔn)時鐘電路用于為整個系統(tǒng)提供時鐘信號，基準(zhǔn)電壓電路用于為整個系統(tǒng)提供基準(zhǔn)電壓，基準(zhǔn)脈沖電路用于為整個系統(tǒng)提供基準(zhǔn)脈沖信號，上電復(fù)位電路用于整個系統(tǒng)在上電后或電源存在跳變時，對數(shù)字信號控制電路進(jìn)行復(fù)位；所述基準(zhǔn)時鐘電路由鎖相環(huán)模塊組成，所述基準(zhǔn)電壓電路由帶隙式基準(zhǔn)電壓模塊組成，所述基準(zhǔn)脈沖電路由斜坡發(fā)生電路和邏輯驅(qū)動電路組成；斜坡發(fā)生電路用于產(chǎn)生基準(zhǔn)脈沖波形，邏輯驅(qū)動電路為基準(zhǔn)脈沖電路提供驅(qū)動力。
10.根據(jù)權(quán)利要求1所述的全畫幅圖像傳感器系統(tǒng)，其特征在于，所述電源輸入輸出接口包括：電源正極接口、電源接地接口、電源開關(guān)、整個系統(tǒng)的控制電源接口、測試接口、以及各個電路的電源正極接口和接地接口。