本發(fā)明屬于星上實(shí)時(shí)圖像處理領(lǐng)域，提出了一種遙感相機(jī)星上實(shí)時(shí)處理算法上注更新平臺(tái)，可用于在軌相機(jī)圖像數(shù)據(jù)的實(shí)時(shí)處理進(jìn)行目標(biāo)檢測(cè)與識(shí)別。

背景技術(shù)：

隨著遙感相機(jī)分辨率和幅寬的不斷提高，導(dǎo)致遙感相機(jī)所產(chǎn)生的原始圖像數(shù)據(jù)量成幾何級(jí)數(shù)的增長(zhǎng)。受到星地鏈路帶寬的限制，無(wú)法將全部原始數(shù)據(jù)都及時(shí)傳輸?shù)降孛嬖傩刑幚?。必須依靠星上?shí)時(shí)處理算法提取出重要的目標(biāo)信息數(shù)據(jù)，顯著降低數(shù)據(jù)量，將有效的圖像數(shù)據(jù)由衛(wèi)星傳輸?shù)降孛娼邮照?。由于?duì)遙感應(yīng)用需求快速響應(yīng)的要求越來(lái)越高，新的應(yīng)用需求和要求不斷涌現(xiàn)，功能事先確定且在軌工作后星上實(shí)時(shí)處理算法不變已經(jīng)無(wú)法滿足現(xiàn)今用戶的需求。必須通過(guò)遙感相機(jī)實(shí)時(shí)處理算法上注更新技術(shù)，才能充分發(fā)揮遙感相機(jī)的效能，更好地滿足遙感應(yīng)用需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問(wèn)題是：克服現(xiàn)有技術(shù)的不足，提供了一種遙感相機(jī)星上實(shí)時(shí)處理算法上注更新平臺(tái)，解決了現(xiàn)有的固化衛(wèi)星在軌實(shí)時(shí)處理算法不能對(duì)遙感應(yīng)用需求快速響應(yīng)，不適用新涌現(xiàn)的應(yīng)用要求的問(wèn)題，具有很好的使用價(jià)值。

本發(fā)明的技術(shù)解決方案是：一種遙感相機(jī)星上實(shí)時(shí)處理算法上注更新平臺(tái)，包括：上注更新控制模塊、星上圖像實(shí)時(shí)處理模塊，上注更新控制模塊包括固化存儲(chǔ)單元、非易失上注更新算法存儲(chǔ)單元、上傳數(shù)據(jù)接收單元、配置控制單元、星上相機(jī)數(shù)據(jù)獲取單元；其中

配置控制單元，在衛(wèi)星入軌后，當(dāng)接收到上傳數(shù)據(jù)接收單元轉(zhuǎn)發(fā)的圖像處理算法配置指令時(shí)，讀取固化存儲(chǔ)單元中的圖像處理算法，采用被動(dòng)并行配置方法寫(xiě)入星上圖像實(shí)時(shí)處理模塊；當(dāng)接收到上傳數(shù)據(jù)接收單元轉(zhuǎn)發(fā)的上注更新指令時(shí)，從非易失上注更新算法存儲(chǔ)單元讀取圖像處理算法，采用被動(dòng)并行配置方法寫(xiě)入星上圖像實(shí)時(shí)處理模塊；所述的圖像處理算法配置指令為令配置控制單元讀取固化存儲(chǔ)單元中的圖像處理算法對(duì)星上圖像實(shí)時(shí)處理模塊進(jìn)行配置的指令；所述的上注更新指令為令配置控制單元讀取非易失上注更新算法存儲(chǔ)單元中圖像處理算法對(duì)星上圖像實(shí)時(shí)處理模塊進(jìn)行配置的指令；

固化存儲(chǔ)單元，存儲(chǔ)衛(wèi)星發(fā)射前固化好的圖像處理算法；

非易失上注更新算法存儲(chǔ)單元，接收上傳數(shù)據(jù)接收單元轉(zhuǎn)發(fā)的圖像處理算法并存儲(chǔ)；

上傳數(shù)據(jù)接收單元，接收地面發(fā)送的圖像處理算法配置指令、上注更新指令并轉(zhuǎn)發(fā)至配置控制單元；接收地面發(fā)送的圖像處理算法并送至非易失上注更新算法存儲(chǔ)單元；

星上相機(jī)數(shù)據(jù)獲取單元，獲取星上遙感相機(jī)生成的原始圖像數(shù)據(jù)，并送至星上圖像實(shí)時(shí)處理模塊；接收目標(biāo)信息數(shù)據(jù)并發(fā)送至地面；

星上圖像實(shí)時(shí)處理模塊，根據(jù)配置控制單元寫(xiě)入的圖像處理算法進(jìn)行配置；根據(jù)配置的圖像處理算法對(duì)原始圖像數(shù)據(jù)進(jìn)行處理得到目標(biāo)信息數(shù)據(jù)、原始圖像背景塊數(shù)據(jù)，將目標(biāo)信息數(shù)據(jù)、原始圖像背景塊數(shù)據(jù)送至星上相機(jī)數(shù)據(jù)獲取單元。

所述的上注更新控制模塊采用反熔絲FPGA，星上圖像實(shí)時(shí)處理模塊采用SRAM型FPGA，SRAM型FPGA控制8組存儲(chǔ)器，每組存儲(chǔ)器存儲(chǔ)一幀原始圖像數(shù)據(jù)，SRAM型FPGA每處理相鄰8幀原始圖像數(shù)據(jù)生成當(dāng)前幀目標(biāo)有效圖像數(shù)據(jù)。

所述的星上相機(jī)數(shù)據(jù)獲取單元采用N+3路LVDS差分信號(hào)接收原始圖像數(shù)據(jù)，N+3路LVDS差分信號(hào)包括幀有效信號(hào)、行使能信號(hào)、像元時(shí)鐘信號(hào)、N位原始圖像數(shù)據(jù)，其中，N為原始圖像數(shù)據(jù)位數(shù)。

所述的星上相機(jī)數(shù)據(jù)獲取單元使用BRAM存儲(chǔ)星上遙感相機(jī)生成的原始圖像數(shù)據(jù)，使用并行LVTTL接口將原始圖像數(shù)據(jù)送至星上圖像實(shí)時(shí)處理模塊。

所述的固化存儲(chǔ)單元采用PROM。

所述的非易失上注更新算法存儲(chǔ)單元采用非易失EEPROM。

還包括三線接收總線、三線發(fā)送總線，三線接收總線接收地面發(fā)送的圖像處理算法配置指令、上注更新指令、圖像處理算法并轉(zhuǎn)發(fā)至上傳數(shù)據(jù)接收單元；三線發(fā)送總線，接收星上相機(jī)數(shù)據(jù)獲取單元發(fā)送的目標(biāo)有效圖像數(shù)據(jù)、原始圖像背景塊數(shù)據(jù)并送至地面。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于：

(1)本發(fā)明上注更新平臺(tái)通過(guò)高速LVDS并行數(shù)據(jù)接口、一次性固化存儲(chǔ)區(qū)、非易失上注更新存儲(chǔ)區(qū)、多達(dá)8幀的緩存區(qū)，具備充足靈活的存儲(chǔ)資源可以支持速率更快、數(shù)據(jù)量更大的星上實(shí)時(shí)圖像處理，適合瞬態(tài)目標(biāo)的檢測(cè)與識(shí)別；

(2)本發(fā)明上注更新平臺(tái)通過(guò)利用抗輻照反熔絲FPGA來(lái)接收并提取原始圖像數(shù)據(jù)，并完成與SRAM型FPGA處理輸出目標(biāo)信息數(shù)據(jù)組包編碼與輸出，提高在復(fù)雜空間輻照環(huán)境下的系統(tǒng)的可靠性；

(3)本發(fā)明上注更新平臺(tái)通過(guò)利用固化存儲(chǔ)區(qū)和SRAM型FPGA實(shí)現(xiàn)星上實(shí)時(shí)圖像處理，根據(jù)地面上傳的配置指令，能夠?qū)RAM型FPGA在軌配置經(jīng)地面充分驗(yàn)證過(guò)并發(fā)射前固化好的實(shí)時(shí)圖像處理算法，同時(shí)能夠接收星地鏈路上注更新優(yōu)化的星上實(shí)時(shí)處理新算法，在指令控制下對(duì)SRAM型FPGA配置新的算法，對(duì)用戶的新需求進(jìn)行及時(shí)響應(yīng)。

附圖說(shuō)明

圖1遙感相機(jī)星上實(shí)時(shí)處理算法上注更新技術(shù)的結(jié)構(gòu)示意圖；

圖2相機(jī)焦面數(shù)據(jù)信號(hào)時(shí)序關(guān)系圖；

圖3PROM、EEPROM存儲(chǔ)器與FPGA連接關(guān)系原理圖；

圖4被動(dòng)配置接口信號(hào)連接關(guān)系原理圖；

圖5被動(dòng)配置接口信號(hào)關(guān)系時(shí)序圖；

圖6為SRAM型FPGA控制的存儲(chǔ)器接口信號(hào)連接關(guān)系原理圖。

具體實(shí)施方式

本發(fā)明針對(duì)現(xiàn)有技術(shù)的不足，提出一種遙感相機(jī)星上實(shí)時(shí)處理算法上注更新平臺(tái)，包括上注更新控制模塊和星上圖像實(shí)時(shí)處理模塊，上注更新控制模塊通過(guò)高可靠性抗輻照反熔絲FPGA做為控制核心，完成遙感相機(jī)原始圖像數(shù)據(jù)接收、發(fā)射前固化好星上實(shí)時(shí)處理算法配置、星地鏈路上傳的新星上實(shí)時(shí)處理算法配置數(shù)據(jù)接收和存儲(chǔ)、新上傳的星上實(shí)時(shí)處理算法配置等功能。星上圖像實(shí)時(shí)處理模塊以SRAM型FPGA做為控制核心，完成實(shí)時(shí)瞬態(tài)目標(biāo)信息檢測(cè)與識(shí)別功能。上注更新控制模塊由五部分構(gòu)成，包括固化存儲(chǔ)單元、非易失上注更新算法存儲(chǔ)單元、上傳數(shù)據(jù)接收單元、配置控制單元、星上相機(jī)數(shù)據(jù)獲取單元。固化存儲(chǔ)單元包括一組PROM存儲(chǔ)器，PROM中存儲(chǔ)發(fā)射前固化的星上實(shí)時(shí)處理算法；非易失上注更新算法存儲(chǔ)單元包括一組EEPROM存儲(chǔ)器，EEPROM中存儲(chǔ)通過(guò)星地鏈路上傳的更新的星上實(shí)時(shí)處理算法。星地鏈路上傳經(jīng)過(guò)星上數(shù)傳系統(tǒng)1553B總線轉(zhuǎn)發(fā)更新的星上實(shí)時(shí)處理算法分塊數(shù)據(jù)，經(jīng)過(guò)設(shè)備內(nèi)部轉(zhuǎn)換再經(jīng)三線發(fā)送電路輸出，上傳數(shù)據(jù)接收單元的三線接收電路接收分塊數(shù)據(jù)塊。配置控制單元根據(jù)上傳數(shù)據(jù)接收單元轉(zhuǎn)發(fā)的配置指令，通過(guò)被動(dòng)并行配置模式可以將PROM固化好的星上實(shí)時(shí)處理算法配置到星上圖像實(shí)時(shí)處理模塊的SRAM型FPGA，也可以將EEPROM存儲(chǔ)的更新星上實(shí)時(shí)處理算法，配置到該SRAM型FPGA。星上相機(jī)數(shù)據(jù)獲取單元通過(guò)15路LVDS接收遙感相機(jī)原始圖像數(shù)據(jù)，包括幀有效信號(hào)、行使能信號(hào)、像元時(shí)鐘信號(hào)及12位數(shù)據(jù)，并且在實(shí)時(shí)接收焦面電路LVDS傳輸?shù)脑紙D像數(shù)據(jù)，既同時(shí)使用并行LVTTL接口轉(zhuǎn)發(fā)到執(zhí)行星上實(shí)時(shí)處理算法的SRAM型FPGA，又完成指定背景圖像數(shù)據(jù)塊的抽取。星上圖像實(shí)時(shí)處理模塊中的SRAM型FPGA具體執(zhí)行星上實(shí)時(shí)處理算法，它控制8組存儲(chǔ)器，每組存儲(chǔ)器可以存儲(chǔ)一幀原始圖像數(shù)據(jù)，每幀圖像最大是600×400像元。它接收了星上相機(jī)數(shù)據(jù)獲取單元轉(zhuǎn)發(fā)的原始圖像數(shù)據(jù)，在緩存到FPGA內(nèi)部BRAM同時(shí)，也將該幀原始圖像數(shù)據(jù)寫(xiě)入到一組存儲(chǔ)器中，利用緩存到FPGA內(nèi)部的當(dāng)前幀原始圖像數(shù)據(jù)和它控制的7組存儲(chǔ)器存儲(chǔ)的相鄰的8幀圖像數(shù)據(jù)，進(jìn)行星上實(shí)時(shí)處理算法，檢測(cè)、識(shí)別和提取出當(dāng)前幀中重要目標(biāo)信息數(shù)據(jù)，將目標(biāo)信息數(shù)據(jù)進(jìn)行組合編碼，再進(jìn)行并串轉(zhuǎn)換通過(guò)兩個(gè)FPGA之間的三線傳輸總線將編碼后的目標(biāo)信息數(shù)據(jù)傳輸給星上相機(jī)數(shù)據(jù)獲取單元，星上相機(jī)數(shù)據(jù)獲取單元將接收到目標(biāo)信息數(shù)據(jù)與之前從當(dāng)前幀抽取的原始背景圖像數(shù)據(jù)塊組合成一定格式的數(shù)據(jù)包后，再通過(guò)三線發(fā)送總線發(fā)送出去，數(shù)據(jù)包經(jīng)星上數(shù)傳系統(tǒng)下傳到地面接收站，下面結(jié)合附圖對(duì)本發(fā)明上注更新平臺(tái)進(jìn)行詳細(xì)的說(shuō)明。

綜上所述，本發(fā)明一種遙感相機(jī)星上實(shí)時(shí)處理算法上注更新平臺(tái)，包括上注更新控制模塊、星上圖像實(shí)時(shí)處理模塊，上注更新控制模塊包括固化存儲(chǔ)單元、非易失上注更新算法存儲(chǔ)單元、上傳數(shù)據(jù)接收單元、配置控制單元、星上相機(jī)數(shù)據(jù)獲取單元。

配置控制單元，在衛(wèi)星入軌后，當(dāng)接收到上傳數(shù)據(jù)接收單元轉(zhuǎn)發(fā)的圖像處理算法配置指令時(shí)，讀取固化存儲(chǔ)單元中的圖像處理算法，采用被動(dòng)并行配置方法寫(xiě)入星上圖像實(shí)時(shí)處理模塊；當(dāng)接收到上傳數(shù)據(jù)接收單元轉(zhuǎn)發(fā)的上注更新指令時(shí)，從非易失上注更新算法存儲(chǔ)單元讀取圖像處理算法，采用被動(dòng)并行配置方法寫(xiě)入星上圖像實(shí)時(shí)處理模塊；所述的圖像處理算法配置指令為令配置控制單元讀取固化存儲(chǔ)單元中的圖像處理算法對(duì)星上圖像實(shí)時(shí)處理模塊進(jìn)行配置的指令；所述的上注更新指令為令配置控制單元讀取非易失上注更新算法存儲(chǔ)單元中圖像處理算法對(duì)星上圖像實(shí)時(shí)處理模塊進(jìn)行配置的指令。

固化存儲(chǔ)單元，存儲(chǔ)衛(wèi)星發(fā)射前固化好的圖像處理算法。

非易失上注更新算法存儲(chǔ)單元，接收上傳數(shù)據(jù)接收單元轉(zhuǎn)發(fā)的圖像處理算法并存儲(chǔ)。

上傳數(shù)據(jù)接收單元，接收地面發(fā)送的圖像處理算法配置指令、上注更新指令并轉(zhuǎn)發(fā)至配置控制單元；接收地面發(fā)送的圖像處理算法并送至非易失上注更新算法存儲(chǔ)單元。

星上相機(jī)數(shù)據(jù)獲取單元，獲取星上遙感相機(jī)生成的原始圖像數(shù)據(jù)，并送至星上圖像實(shí)時(shí)處理模塊；接收目標(biāo)信息數(shù)據(jù)并發(fā)送至地面。

星上圖像實(shí)時(shí)處理模塊，根據(jù)配置控制單元寫(xiě)入的圖像處理算法進(jìn)行配置；根據(jù)配置的圖像處理算法對(duì)原始圖像數(shù)據(jù)進(jìn)行處理得到目標(biāo)信息數(shù)據(jù)、原始圖像背景塊數(shù)據(jù)，將目標(biāo)信息數(shù)據(jù)、原始圖像背景塊數(shù)據(jù)送至星上相機(jī)數(shù)據(jù)獲取單元。

如圖1所示為本發(fā)明遙感相機(jī)星上實(shí)時(shí)處理算法上注更新平臺(tái)的結(jié)構(gòu)示意圖，分成反熔絲FPGA進(jìn)行時(shí)序控制的電路部分和SRAM型FPGA進(jìn)行時(shí)序控制的電路部分。反熔絲FPGA控制電路部分包括相機(jī)焦面數(shù)據(jù)接收電路、轉(zhuǎn)發(fā)原始圖像數(shù)據(jù)接口、PROM電路、EEPROM電路、三線接收電路、三線發(fā)送電路、被動(dòng)配置接口共6個(gè)電路。SRAM型FPGA進(jìn)行時(shí)序控制電路部分包括8組存儲(chǔ)器、目標(biāo)信息數(shù)據(jù)發(fā)送接口。

相機(jī)焦面數(shù)據(jù)接收電路：相機(jī)焦面電路輸出15位LVDS格式的原始圖像數(shù)據(jù)，通過(guò)54LVDS032芯片完成差分轉(zhuǎn)單端轉(zhuǎn)換輸出到反熔絲FPGA內(nèi)部。如圖2是相機(jī)焦面數(shù)據(jù)信號(hào)時(shí)序關(guān)系圖，反熔絲FPGA轉(zhuǎn)發(fā)原始圖像數(shù)據(jù)給SRAM型FPGA信號(hào)時(shí)序關(guān)系圖與圖2相同。

如圖3所示為PROM電路、EEPROM電路與反熔絲FPGA信號(hào)連接關(guān)系原理圖，根據(jù)使用的SRAM型FPGA配置數(shù)據(jù)量，PROM組可以由1片到多片組成，本原理圖示例是兩片PROM，PROM是一次性燒寫(xiě)的存儲(chǔ)器，用于固化發(fā)射前地面充分驗(yàn)證過(guò)的星上實(shí)時(shí)處理算法程序數(shù)據(jù)，多片PROM采用菊花鏈方式進(jìn)行連接。EEPROM也是根據(jù)使用的SRAM型FPGA配置數(shù)據(jù)量確定，本原理圖示例是兩片EEPROM，EEPROM是非易失存儲(chǔ)器，可以在線擦除和燒寫(xiě)，掉電存儲(chǔ)的數(shù)據(jù)內(nèi)容不丟失，本發(fā)明用于把星地鏈路上傳來(lái)的新的實(shí)時(shí)處理算法配置程序數(shù)據(jù)保存在EEPROM中。多片EEPROM的地址總線和數(shù)據(jù)總線采用復(fù)用方式以節(jié)省FPGA的I/O管腳，各片EEPROM的控制信號(hào)都受FPGA的獨(dú)立控制。PROM和EEPROM信號(hào)時(shí)序關(guān)系根據(jù)使用的具體芯片型號(hào)數(shù)據(jù)手冊(cè)設(shè)計(jì)。

如圖4所示為反熔絲FPGA對(duì)SRAM型FPGA被動(dòng)配置接口信號(hào)連接關(guān)系原理圖，如圖5所示是被動(dòng)配置接口信號(hào)關(guān)系時(shí)序圖，CFG_CCLK是反熔絲FPGA輸出的配置時(shí)鐘信號(hào)，CFG_PROG_B啟動(dòng)配置信號(hào)，然后SRAM型FPGA反饋CFG_INIT_B表示準(zhǔn)備好，可以開(kāi)始接收配置數(shù)據(jù)，片選信號(hào)CFG_CS_B低電平有效，讀寫(xiě)信號(hào)CFG_RDWR_B低電平表示寫(xiě)操作，CFG_DATA<31..0>是32位配置數(shù)據(jù)位。CFG_BUSY低電平表示SRAM型FPGA可以繼續(xù)接收配置數(shù)據(jù)。當(dāng)全部配置數(shù)據(jù)都已經(jīng)寫(xiě)入SRAM型FPGA，且SRAM型FPGA配置成功后，SRAM型FPGA反饋CFG_DONE由低電平變成高電平，指示配置成功，SRAM型FPGA已經(jīng)按照配置程序正常運(yùn)行，結(jié)束配置過(guò)程。

三線接收電路、三線發(fā)送電路、目標(biāo)信息數(shù)據(jù)發(fā)送接口信號(hào)關(guān)系與SPI總線標(biāo)準(zhǔn)類似，包括使能信號(hào)、時(shí)鐘信號(hào)和一位數(shù)據(jù)位，區(qū)別在于SPI總線標(biāo)準(zhǔn)數(shù)據(jù)位是雙向的，本發(fā)明使用的三線電路是單向傳輸。故不再贅述。

如圖6所示為SRAM型FPGA控制的存儲(chǔ)器接口信號(hào)連接關(guān)系原理圖，使用了26位數(shù)據(jù)信號(hào)線，在一個(gè)存儲(chǔ)器單元存放了2個(gè)像元的數(shù)據(jù)，每12位數(shù)據(jù)是原始數(shù)據(jù)，第13位是累加和和數(shù)據(jù)用于校驗(yàn)。當(dāng)原始像元時(shí)鐘是100MHz時(shí)候，通過(guò)這個(gè)方式可以把存儲(chǔ)器讀寫(xiě)操作時(shí)鐘降低到50MHz。

本發(fā)明說(shuō)明書(shū)中未作詳細(xì)描述的內(nèi)容屬本領(lǐng)域技術(shù)人員的公知技術(shù)。