本發(fā)明涉及機(jī)頂盒智能CA卡供電安全技術(shù)領(lǐng)域，特別涉及一種機(jī)頂盒CA卡供電電路。

背景技術(shù)：

現(xiàn)有機(jī)頂盒的智能CA卡供電電壓為3.3V或5V，由于在插拔CA卡時(shí)，有可能意外短路，目前的供電電路很多不具有電源保護(hù)功能。而一般傳統(tǒng)的短路保護(hù)都是通過主芯片I/O口檢測(cè)外部短路后產(chǎn)生的控制電平，再關(guān)斷電壓輸出，待短路解除后再打開電壓。

這樣做的缺點(diǎn)：（1）需額外增加CPU的GPIO口檢測(cè)供電電路是否短路；（2） 當(dāng)短路發(fā)生時(shí)，主芯片需先檢測(cè)短路信號(hào)，然后再控制晶體管切斷電壓輸出。這屬于軟件保護(hù)，所有的軟件控制都有一定的延遲，很有可能出現(xiàn)CPU還沒切斷供電輸出，晶體管或CA卡已經(jīng)由于短路時(shí)間多長(zhǎng)被燒壞了，導(dǎo)致功能性不良。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明為了解決上述技術(shù)問題，提供一種機(jī)頂盒CA卡供電電路，采用晶體管的特性對(duì)CA卡供電進(jìn)行短路保護(hù)。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供以下技術(shù)方案：

一種機(jī)頂盒CA卡供電電路，其特征是，包括兩個(gè)PNP型硅管三極管，分別為第一三極管和第二三極管，所述第一三極管的集電極連接至電壓控制端，所述第一三極管的發(fā)射極連接至電源，所述電壓控制端通過第一電阻連接至所述第一三極管的發(fā)射極，所述第二三極管的基極連接到所述電壓控制端，所述第二三極管的發(fā)射極與所述第一三極管的基極連接并通過第二電阻連接至電源，所述第二三極管的集電極輸出至電壓輸出端供CA卡供電。

進(jìn)一步，所述電壓控制端通過第三電阻接入電路。

進(jìn)一步，所述電壓輸出端通過第四電阻和第一電容連接接地。

本發(fā)明的有益效果是：

（1）提供CA卡供電保護(hù)電路方案，防止意外短路燒卡。

（2）利用簡(jiǎn)單的晶體管以及外圍配合，采用硬件保護(hù)的模式，做到高效率短路保護(hù)，并保證較低的成本。

附圖說明

附圖1是本發(fā)明的電路圖。

具體實(shí)施方式

下面對(duì)本發(fā)明機(jī)頂盒CA卡供電電路的具體實(shí)施方式作詳細(xì)說明。

參見附圖1，電壓控制端CA_POWER_CONTROL通過第三電阻R3連接至第一三極管Q1的集電極，第一三極管Q1的發(fā)射極連接至電源POWER_IN，電壓控制端CA_POWER_CONTROL通過第一電阻R1連接至第一三極管Q1的發(fā)射極，第二三極管Q2的基極連接到電壓控制端CA_POWER_CONTROL，第二三極管Q2的發(fā)射極與第一三極管Q1的基極連接并通過第二電阻R2連接至電源POWER_IN，第二三極管Q2的集電極輸出至電壓輸出端CA_POWER_OUT供CA卡供電，第二三極管Q2的集電極通過第四電阻R4和第一電容C1連接接地。

電壓控制端CA_POWER_CONTROL低電平時(shí)，電壓輸出端CA_POWER_OUT輸出電壓。當(dāng)外部短路時(shí)，電壓輸出端CA_POWER_OUT為0V，此時(shí)，第二電阻R2上的分壓電壓輸出端大于0.7V，第一三極管Q1導(dǎo)通；第一三極管Q1的集電極拉高。此時(shí)第二三極管Q2的VEC電壓小于0.7V，第二三極管Q2截止。電壓輸出端CA_POWER_OUT電壓被切斷，達(dá)到短路保護(hù)的功能。同時(shí)，第二三極管Q2截止，導(dǎo)致第二電阻R2上的分壓小于0.7V，第一三極管Q1截止。第一三極管Q1截止后，第二三極管Q2的VEC電壓滿足0.7V的閥值要求，第二三極管Q2導(dǎo)通。如果外部短路已解除，則正常輸出電壓輸出端CA_POWER_OUT電壓。如果外部仍然短路，又回到最初的短路保護(hù)狀態(tài)，如此循環(huán)，直到外部短路解除后，正常輸出電壓輸出端CA_POWER_OUT電壓。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。